KR20030058732A - Circuit for driving a liquid crystal display device - Google Patents

Circuit for driving a liquid crystal display device Download PDF

Info

Publication number
KR20030058732A
KR20030058732A KR1020010089265A KR20010089265A KR20030058732A KR 20030058732 A KR20030058732 A KR 20030058732A KR 1020010089265 A KR1020010089265 A KR 1020010089265A KR 20010089265 A KR20010089265 A KR 20010089265A KR 20030058732 A KR20030058732 A KR 20030058732A
Authority
KR
South Korea
Prior art keywords
signal
gate
display panel
control signal
digital video
Prior art date
Application number
KR1020010089265A
Other languages
Korean (ko)
Inventor
이화정
이형필
오항석
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020010089265A priority Critical patent/KR20030058732A/en
Publication of KR20030058732A publication Critical patent/KR20030058732A/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A driving circuit for LCD is provided to remove a cause of the electromagnetic interference by preventing the output of a signal of a TTL level to the outside. CONSTITUTION: A driving circuit for LCD includes a scaler block(202), a source driving portion(204), and a gate driving portion(208). The scaler block is used for receiving an analog data signal, a synchronous signal, and a digital video input signal to control the resolution, generating a gate driving voltage and a gate control signal to drive gate lines, and outputting a data signal and a control signal to display images. The source driving portion receives the data signal and the control signal from the scaler block and provides the data signal and the control signal to a display panel. The gate driving portion receives the gate driving voltage and the gate control signal from the scaler block and drives gate lines of the display panel. The scaler block is formed with one IC.

Description

액정 표시 장치의 구동 회로{CIRCUIT FOR DRIVING A LIQUID CRYSTAL DISPLAY DEVICE}CIRCUIT FOR DRIVING A LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것으로서, 특히 전자파 장애(electromagnetic interference : 이하, "EMI"라고 함)을 줄일 수 있는 액정 표시 장치의 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a driving circuit of a liquid crystal display device capable of reducing electromagnetic interference (hereinafter referred to as "EMI").

대부분의 전기에너지 이용설비는 어느 정도의 전자파잡음을 발생시키며, 이러한 잡음은 공중을 통한 전자파 방사의 형태나 전원선 같은 도선을 통한 전도의 형태로 전달된다. 이러한 전자파잡음에 의해 다른 기기나 시스템이 동작에 장애를받는 경우, 이를 전자파장애(electromagnetic interference : 이하, "EMI"라고 함)라고 한다. 전자파장애 현상에는 3가지 요소가 존재하게 되는데, 이것은 전도나 방사 형태의 전자파 에너지를 방출하는 잡음원과, 전자파 에너지를 전달하는 전파매체와, 잡음에 의하여 방해를 받는 피해기기이다. 이러한 요소 중에서 어느 한 가지만 배제되어도 전자파장애(EMI) 현상은 일어나지 않게 된다.Most electrical energy facilities produce some amount of electromagnetic noise, which is transmitted in the form of electromagnetic radiation through the air or conduction through conductors such as power lines. When other devices or systems are disturbed by the operation of the electromagnetic noise, this is called electromagnetic interference (hereinafter referred to as "EMI"). There are three factors in the electromagnetic interference phenomenon: noise sources that emit electromagnetic energy in the form of conduction or radiation, radio media that deliver electromagnetic energy, and damage devices that are disturbed by noise. If only one of these factors is excluded, electromagnetic interference (EMI) does not occur.

액정 표시 장치는 액정으로 이루어진 표시패널과 이 표시패널을 구동하는 구동회로로 이루어져 있다. 도 1은 종래의 액정 표시 장치의 구동 회로의 블록도이다. 도 1에 도시되어 있는 바와 같이, 종래의 구동 회로(100)는 인터페이스 보드(interface board : 105)와 소오스 보드(110)와 게이트 보드(116)라는 3개의 보드 상에 실장된다. 인터페이스 보드(105) 상에는 아날로그/디지털 변환부(101)와 디지털 비디오 입력 수신부(102)와 스케일러(103)가 실장되어 있으며, 소오스 보드(110) 상에는 타이밍 제어부(107)와 소오스 구동부(109)가 실장되어 있다. 게이트 보드(116) 상에는 게이트 구동부(114)가 실장되어 있다. 그리고 인터페이스 보드(105) 상의 스케일러(103)와 소오스 보드(110) 상의 타이밍 제어부(107)는 케이블(106)에 의해 연결되어 있으며, 소오스 보드(110)와 게이트 보드(116)는 케이블(112)에 의해 연결되어 있다. 도 1에서 신호(AA)는 아날로그 데이터 신호이고, 신호(SS)는 동기 신호이며, 신호(DD)는 디지털 비디오 입력 신호이다. 이후에는 신호들(AA, SS, DD)을 합쳐서 입력신호라고 한다. 그리고 도 1에서 화살표는 신호의 흐름 방향을 표시한다.The liquid crystal display device includes a display panel made of liquid crystal and a driving circuit for driving the display panel. 1 is a block diagram of a driving circuit of a conventional liquid crystal display. As shown in FIG. 1, a conventional driving circuit 100 is mounted on three boards, an interface board 105, a source board 110, and a gate board 116. The analog / digital converter 101, the digital video input receiver 102, and the scaler 103 are mounted on the interface board 105, and the timing controller 107 and the source driver 109 are disposed on the source board 110. It is mounted. The gate driver 114 is mounted on the gate board 116. The scaler 103 on the interface board 105 and the timing controller 107 on the source board 110 are connected by a cable 106, and the source board 110 and the gate board 116 are connected by a cable 112. Connected by In Fig. 1, signal AA is an analog data signal, signal SS is a synchronization signal, and signal DD is a digital video input signal. Hereinafter, the signals AA, SS, and DD are collectively called an input signal. In addition, the arrows in FIG. 1 indicate the flow direction of the signal.

먼저 인터페이스 보드(105)에서 스케일러(103)는 표시패널에 최적화된 화상이 디스플레이 되도록 해상도를 조정하는 역할을 한다. 아날로그/디지털 변환부(101)는 아날로그 데이터 신호를 디지털 신호로 변환하면서, 스케일러(103)가 처리할 수 있는 신호 레벨로 변환해준다. 그리고 디지털 비디오 입력 수신부(102)는 외부로부터 디지털 비디오 입력 신호를 수신 받아서 스케일러(103)가 처리할 수 있는 신호 레벨로 변환해준다. 소오스 보드(110)에서 타이밍 제어부(107)는 표시패널을 구동하기 위한 데이터 신호와 제어신호를 생성하여 소오스 구동부(109)로 제공하고, 표시패널의 게이트라인을 구동하는 게이트 구동전압과 게이트 제어신호를 생성하여 게이트 구동부(114)로 제공한다. 그리고 소오스 구동부(109)는 타이밍 제어부(107)로부터 데이터 신호와 제어신호를 수신하여, 표시패널로 입력해줌으로써 표시패널에 화상이 디스플레이 되도록 한다. 게이트 보드(116)에서 게이트 구동부(114)는 타이밍 제어부(107)로부터 게이트 구동전압과 게이트 제어신호를 수신하여, 표시패널의 게이트라인을 온/오프 시킴으로써 게이트라인을 구동한다.First, the scaler 103 in the interface board 105 adjusts the resolution so that an image optimized for the display panel is displayed. The analog / digital converter 101 converts an analog data signal into a digital signal and converts the signal into a signal level that the scaler 103 can process. The digital video input receiver 102 receives the digital video input signal from the outside and converts the digital video input signal into a signal level that can be processed by the scaler 103. In the source board 110, the timing controller 107 generates a data signal and a control signal for driving the display panel, provides the source signal to the source driver 109, and drives a gate driving voltage and a gate control signal to drive a gate line of the display panel. Is generated and provided to the gate driver 114. The source driver 109 receives the data signal and the control signal from the timing controller 107 and inputs them to the display panel so that an image is displayed on the display panel. In the gate board 116, the gate driver 114 receives the gate driving voltage and the gate control signal from the timing controller 107 and drives the gate line by turning on / off the gate line of the display panel.

도 1에 도시되어 있는 바와 같이, 인터페이스 보드(105)에서 최종적으로 생성된 신호를 소오스 보드(110)에 위치해 있는 타이밍 제어부(107)로 입력해주기 위해서는 인터페이스 케이블(106)이 필요하게 된다. 그리고 소오스 보드(110)와 게이트 보드(116) 사이에서 인터페이스 역할을 하는 인터페이스 케이블(112)이 필요하다. 인터페이스 케이블(106, 112)을 보드(105, 110, 116) 상에 장착하기 위해서는 커넥터가 필요한데, 도 1에서는 인터페이스 케이블(106, 112)에 포함되어 도시되어 있는 것으로 한다.As shown in FIG. 1, an interface cable 106 is required to input a signal finally generated by the interface board 105 to the timing controller 107 located on the source board 110. In addition, an interface cable 112 that serves as an interface between the source board 110 and the gate board 116 is required. In order to mount the interface cables 106 and 112 on the boards 105, 110 and 116, connectors are required, which are illustrated as being included in the interface cables 106 and 112 in FIG.

신호(AA, SS)가 아날로그/디지털 변환부(101)로 수신되거나, 신호(DD)가 디지털 비디오 입력 수신부(102)로 수신되면, 아날로그/디지털 변환부(101)와 디지털 비디오 입력 수신부(102)는 수신된 신호를 스케일러(103)로 출력한다. 아날로그/디지털 변환부(101)와 디지털 비디오 입력 수신부(102)가 스케일러(103)로 동시에 출력하게 되어 있지는 않다. 스케일러(103)는 입력신호를 검사해서 아날로그/디지털 변환부(101)와 디지털 비디오 입력 수신부(102) 중 하나만 출력이 되도록 조정하는 신호를 아날로그/디지털 변환부(101)와 디지털 비디오 입력 수신부(102)로 보낸다. 이때 아날로그/디지털 변환부(101)와 디지털 비디오 입력 수신부(102)에서 출력되는 신호 레벨은 일반적으로 2.7V 내지 3.6V 정도의 신호 레벨(이후로 "TTL 레벨"이라고 함)이다. 이렇게 해서 스케일러(103)로 신호가 입력되면, 스케일러(103)는 표시패널에 맞도록 해상도를 조정해서 타이밍 제어부(107)로 TTL 레벨의 신호를 출력하게 된다. 타이밍 제어부(107)로 TTL 레벨의 신호가 입력되면, 타이밍 제어부(107)는 소오스 구동부(109)와 게이트 구동부(114)를 구동하기 위한 TTL 레벨의 신호를 출력하게 된다.When the signals AA and SS are received by the analog / digital converter 101 or the signal DD is received by the digital video input receiver 102, the analog / digital converter 101 and the digital video input receiver 102 are used. ) Outputs the received signal to the scaler 103. The analog / digital converter 101 and the digital video input receiver 102 are not intended to simultaneously output to the scaler 103. The scaler 103 inspects an input signal and adjusts a signal for adjusting only one of the analog / digital converter 101 and the digital video input receiver 102 to be output. The analog / digital converter 101 and the digital video input receiver 102 Send to). At this time, the signal level output from the analog / digital converter 101 and the digital video input receiver 102 is generally a signal level of about 2.7V to 3.6V (hereinafter referred to as a "TTL level"). In this way, when a signal is input to the scaler 103, the scaler 103 adjusts the resolution so as to fit the display panel and outputs a TTL level signal to the timing controller 107. When the TTL level signal is input to the timing controller 107, the timing controller 107 outputs a TTL level signal for driving the source driver 109 and the gate driver 114.

위와 같이 종래의 구동방식을 사용해서 액정 표시 장치로 화상을 디스플레이하게 될 때, TTL 레벨의 신호들을 사용함에 따라 전자파 장애가 많이 발생하게 되며, 이 전자파 장애 문제를 해결하기 위해 회로적으로나 기구적으로 많은 필터 회로들이나 마그네틱 재료들이나 쉴드(shield) 샤시 등의 추가 부품이 필요로 하게 되고, 최악의 경우에는 설계를 변경해야 되는 경우가 생기기 때문에 시간이나 비용상으로 많은 문제점을 안고 있다. 참고로 자사의 경험에 의해서 종래의 방식에서전자파 장애가 많이 발생해서 시간이나 비용상으로 문제가 생기고 설계 변경 요인이 발생하는 부분을 예로 들면 다음과 같다.When the image is displayed on the liquid crystal display using the conventional driving method as described above, a lot of electromagnetic interference occurs due to the use of signals of the TTL level, and in order to solve the electromagnetic interference problem, many circuits and mechanisms are used. Additional components, such as filter circuits, magnetic materials, shield chassis, etc. are required, and in the worst case, design changes are required, which is problematic in terms of time and cost. For reference, according to the company's experience, there are many problems with the electromagnetic wave in the conventional method, causing problems in terms of time and cost, and design change factors.

우선, 전자파 장애 측면에서 가장 많은 문제를 발생시켰던 부분은 케이블(106) 부분이다. 그래서, 일부에서는 스케일러(103)의 출력 부분에 신호 레벨을 줄이기 위한 부분(104), 타이밍 제어부(107)에 레벨이 줄여진 신호를 다시 증폭하기 위한 부분(108)을 추가해서, 전자파 장애를 개선하는 경우도 있었다. 이 해결 방법은 비용이 증가되는 단점을 안고 있으며, 해상도가 올라 갈수록 적용하는 경우가 더 많아지게 되고, 비용 증가폭도 커지게 된다. 지금까지는 액정 표시 장치를 개발하는 회사가 소오스 보드(110)와 게이트 보드(116)만을 개발하고, 인터페이스 보드(105)는 다른 회사에 의해 개발되었으므로 어쩔 수 없이 인터페이스 케이블(106)이 존재해야만 했다.First of all, the most problematic part in terms of electromagnetic interference is the cable 106 part. Thus, in some cases, the portion 104 for reducing the signal level is added to the output portion of the scaler 103 and the portion 108 for amplifying the signal having the reduced level again in the timing controller 107, thereby improving the electromagnetic interference. There was a case. This solution has the disadvantage of increasing cost, and the higher the resolution, the more often it is applied and the greater the cost increase. Until now, the company developing the liquid crystal display developed only the source board 110 and the gate board 116, and the interface board 105 was developed by another company, so that the interface cable 106 had to exist.

두 번째로 전자파 장애 측면에서 많은 문제를 일으키는 부분은 타이밍 제어부(107)와 소오스 구동부(109) 사이이다. 여기에서 발생하는 전자파 장애 문제를 해결하기 위해서 타이밍 제어부(107)의 출력을 2 분주 또는 4 분주해서 사용해야 하는 경우가 발생하게 되고, 추가로 필터 회로를 사용해야 되며, 기구적으로 전자파의 방사를 방지하기 위해 쉴드 샤시를 사용해야 하는 경우가 많이 발생하게 된다. 이 방법도 고해상도로 갈수록 비용의 증가폭이 커지게 된다.Secondly, a part that causes many problems in terms of electromagnetic interference is between the timing controller 107 and the source driver 109. In order to solve the electromagnetic interference problem, the output of the timing controller 107 needs to be divided into two or four divisions, and a filter circuit must be additionally used to mechanically prevent radiation of electromagnetic waves. There are many cases where you need to use a shield chassis. The higher the resolution, the greater the cost.

세 번째로 전자파 장애 측면에서 많은 문제를 일으키는 부분은 아날로그/디지털 변환부(101)로 아날로그 비디오 신호(AA)와 동기 신호(SS)가 입력되는 부분이다. 데이터(AA)의 입력 레벨은 1V 이하로 낮지만, 동기 신호(SS)는 TTL 레벨보다높은 레벨인 5V 정도의 레벨이 되는 신호가 함께 입력된다. 이 두 레벨이 섞여서 액정 표시 장치로 입력되므로, 데이터 입력 신호에 별도의 전자파 장애 필터 회로가 추가되거나, 입력 케이블에 전자파 장애 방지용 마그네틱 재료를 별도로 사용해야 하는 경우가 발생하고 있다. 위 세가지 원인 중 전자파 장애에 가장 영향이 작은 경우이고, 비용 상승도 가장 작은 경우이다.Third, a portion that causes a lot of problems in terms of electromagnetic interference is a portion in which the analog video signal AA and the synchronization signal SS are input to the analog / digital converter 101. Although the input level of the data AA is lower than 1V or less, the synchronization signal SS is input together with a signal having a level of about 5V, which is a level higher than the TTL level. Since these two levels are mixed and input to the liquid crystal display, a separate electromagnetic interference filter circuit is added to the data input signal, or a magnetic material for preventing electromagnetic interference needs to be separately used for the input cable. Of these three reasons, the least impact on the electromagnetic interference, and the smallest increase in costs.

이를 통해 볼 때 액정 표시 장치를 사용해서 모니터, 텔레비전 등의 디스플레이 장치를 제작할 때 전자파 장애가 발생하는 가장 큰 원인은 각 블록별로 전송되는 데이터 신호가 제어 신호들의 레벨에 있다고 할 수 있다. 그리고 이 문제를 해결하기 위해서 많은 시간과 비용의 추가 부담을 안고, 액정 표시 장치를 이용해서 디스플레이 장치를 개발하고 있는 실정이다.As a result, when the display device such as a monitor or a television is manufactured using a liquid crystal display device, the biggest cause of the electromagnetic interference is that the data signal transmitted for each block is at the level of the control signals. In order to solve this problem, a large amount of time and cost are added, and a display device using a liquid crystal display is being developed.

본 발명은 이와 같은 문제점을 해결하기 위하여 제안된 것으로서, 전술한 세 부분에서의 신호 레벨을 대폭 줄이고, 중복되는 부분도 통합해서 전자파 장애의 발생 원인을 줄일 수 있는 액정 표시 장치의 구동 회로를 제공하는 것을 목적으로 한다.The present invention has been proposed to solve such a problem, and provides a driving circuit of a liquid crystal display device capable of greatly reducing the signal level in the aforementioned three parts and integrating overlapping parts to reduce the cause of electromagnetic interference. For the purpose of

도 1은 종래의 액정 표시 장치의 구동 회로의 블록도.1 is a block diagram of a driving circuit of a conventional liquid crystal display device.

도 2는 본 발명의 일 실시예에 의한 액정 표시 장치의 구동 회로의 블록도.2 is a block diagram of a driving circuit of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 의한 액정 표시 장치의 구동 회로의 블록도.3 is a block diagram of a driving circuit of a liquid crystal display according to another exemplary embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예에 의한 액정 표시 장치의 구동 회로의 블록도.4 is a block diagram of a driving circuit of a liquid crystal display according to another exemplary embodiment of the present invention.

이러한 목적을 이루기 위한 본 발명은 액정으로 이루어진 표시패널을 갖는 액정 표시 장치의 구동 회로에 있어서, 아날로그 데이터 신호 및 동기 신호와 디지털 비디오 입력을 수신해서, 상기 표시패널에 맞도록 해상도를 조정하고, 상기 표시패널의 게이트라인을 구동하는 게이트 구동전압 및 게이트 제어신호와, 상기 표시패널에 화상을 디스플레이하는 데이터 신호와 제어신호를 생성하여 출력하는 스케일러 블록과, 상기 스케일러 블록으로부터 상기 데이터 신호와 상기 제어신호를 수신해서 상기 표시패널로 제공하는 소오스 구동부와, 상기 스케일러 블록으로부터 상기 게이트 구동전압과 상기 게이트 제어신호를 수신해서 상기 표시패널의 게이트라인을 구동하는 게이트 구동부를 구비하며, 상기 스케일러 블록은 하나의 집적회로로 구현되는 것을 일 특징으로 한다.In order to achieve the above object, the present invention provides a driving circuit for a liquid crystal display device having a display panel made of liquid crystal, which receives an analog data signal, a synchronization signal, and a digital video input, adjusts the resolution to fit the display panel, and A gate driving voltage and a gate control signal for driving a gate line of a display panel, a scaler block for generating and outputting a data signal and a control signal for displaying an image on the display panel, and the data signal and the control signal from the scaler block And a source driver configured to receive and provide the gate panel to the display panel, and a gate driver configured to receive the gate driving voltage and the gate control signal from the scaler block and to drive the gate line of the display panel. Implemented as an integrated circuit A is an aspect.

상기 스케일러 블록은 상기 아날로그 데이터 신호와 상기 동기 신호를 수신하여 신호 레벨을 변환하는 아날로그/디지털 변환부와, 상기 디지털 비디오 입력을 수신해서 신호 레벨을 변환하는 디지털 비디오 입력 수신부와, 상기 아날로그/디지털 변환부와 상기 디지털 비디오 입력 수신부의 출력 신호를 수신해서, 상기 표시패널에 맞도록 해상도를 조정하는 스케일링 수단과, 상기 스케일링 수단의 출력 신호를 수신해서 상기 게이트 구동전압 및 상기 게이트 제어신호와, 상기 데이터 신호 및 상기 제어신호를 생성하는 타이밍 제어부를 구비하여 구성될 수 있으며, 상기 아날로그/디지털 변환부와 상기 디지털 비디오 입력 수신부는 각각 수신된 신호를 상기 스케일링 수단이 처리할 수 있는 신호 레벨로 변환해준다. 상기 스케일러 블록의 출력 신호는 트랜지스터-트랜지스터 로직(TTL)의 신호 레벨의 1/5 내지 1/10의 신호 레벨을 갖는다.The scaler block includes an analog / digital converter for converting a signal level by receiving the analog data signal and the synchronization signal, a digital video input receiver for receiving a digital video input to convert a signal level, and the analog / digital conversion. Scaling means for receiving an output signal from the digital video input receiver and an output signal of the digital video input receiver, and receiving an output signal of the scaling means by receiving the output signal of the scaling means, and the data And a timing controller for generating a signal and the control signal, wherein the analog / digital converter and the digital video input receiver convert the received signal into a signal level that can be processed by the scaling means. The output signal of the scaler block has a signal level of 1/5 to 1/10 of the signal level of the transistor-transistor logic (TTL).

상기 소오스 구동부와 상기 스케일러 블록은 하나의 기판 상에 실장되는 것이 바람직하다. 상기 스케일러 블록으로부터 상기 게이트 구동부로 제공되는 상기 데이터 신호와 상기 제어 신호는 판넬을 통하여 패터닝되어 전송되는 것이 바람직하다. 상기 스케일러 블록은 타이밍 조건을 조정하기 위한 조정 수단을 포함하고 있는 것이 바람직하다.Preferably, the source driver and the scale block are mounted on one substrate. Preferably, the data signal and the control signal provided from the scaler block to the gate driver are patterned and transmitted through a panel. Preferably, the scaler block includes adjusting means for adjusting timing conditions.

또한 본 발명은 액정으로 이루어진 표시패널을 갖는 액정 표시 장치의 구동 회로에 있어서, 디지털 비디오 입력만을 수신해서, 상기 표시패널에 맞도록 해상도를 조정하고, 상기 표시패널의 게이트라인을 구동하는 게이트 구동전압 및 게이트 제어신호와, 상기 표시패널에 화상을 디스플레이하는 데이터 신호와 제어신호를 생성하여 출력하는 스케일러 블록과, 상기 스케일러 블록으로부터 상기 데이터 신호와 상기 제어신호를 수신해서 상기 표시패널로 제공하는 소오스 구동부와, 상기 스케일러 블록으로부터 상기 게이트 구동전압과 상기 게이트 제어신호를 수신해서 상기 표시패널의 게이트라인을 구동하는 게이트 구동부를 구비하며, 상기 스케일러 블록은 하나의 집적회로로 구현되는 것을 다른 특징으로 한다.In addition, the present invention provides a driving circuit for a liquid crystal display device having a display panel made of liquid crystal, the method comprising: receiving only a digital video input, adjusting a resolution to fit the display panel, and driving a gate line of the display panel; And a scale block for generating and outputting a gate control signal, a data signal for displaying an image on the display panel, and a control signal, and a source driver for receiving the data signal and the control signal from the scaler block and providing the data signal to the display panel. And a gate driver configured to receive the gate driving voltage and the gate control signal from the scaler block and drive the gate line of the display panel, wherein the scaler block is implemented as one integrated circuit.

이와 같은 본 발명의 구성에 의하면, TTL 레벨의 신호가 외부로 나오지 않도록 함으로써 전자파 장애의 1차 원인이 제거된다. 또한 스케일러와 소오스 구동부 사이의 신호들의 레벨이 TTL 레벨의 1/5 내지 1/10 정도로 줄어지므로 전자파 장애의 2차 원인이 제거된다. 또한 디지털 전용의 스케일러를 구성함으로써 전자파 장애의 3차 원인이 제거된다. 즉, 본 발명에 의하면 전자파 장애의 주요한 원인들이 모두 제거되게 된다. 또한 설계 시간이 기존의 절반 정도로 단축되고 화질과 신뢰성이 획기적으로 향상되며, 비용면에서도 절반 이상 절감되는 효과가 나타난다.According to the configuration of the present invention as described above, the primary cause of the electromagnetic interference is eliminated by preventing the TTL level signal from coming out. In addition, since the level of signals between the scaler and the source driver is reduced to about 1/5 to 1/10 of the TTL level, the secondary cause of the electromagnetic interference is eliminated. In addition, by configuring a digital dedicated scaler, the third cause of electromagnetic interference is eliminated. That is, according to the present invention, all major causes of electromagnetic interference are eliminated. It also reduces design time by half, dramatically improves image quality and reliability, and cuts costs by more than half.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다. 설명의 일관성을 위하여 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소 및신호를 가리키는 것으로 사용한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; In the drawings, the same reference numerals are used to refer to the same or similar components and signals for the sake of consistency of description.

도 2는 본 발명의 일 실시예에 의한 액정 표시 장치의 구동 회로의 블록도이다. 도 2에 도시되어 있는 바와 같이, 본 구동 회로(200)는 로우 레벨 소오스 보드(201)와 게이트 보드(210)와 인터페이스 케이블(206)로 이루어져 있다. 본 실시예에 의한 구동 회로(200)는 로우 레벨 출력 스케일러(202)로 아날로그 비디오 신호(AA) 및 동기 신호(SS)와 디지털 비디오 신호(DD)가 바로 입력된다는 점에서 구동 회로(도 1의 100)와 구별된다. 또한 로우 레벨 출력 스케일러(202)는 종전의 TTL 레벨의 1/5 내지 1/10배의 레벨을 갖는 신호를 로우 레벨 소오스 구동부(204)로 출력한다는 점에서 구별된다.2 is a block diagram of a driving circuit of a liquid crystal display according to an exemplary embodiment of the present invention. As shown in FIG. 2, the driving circuit 200 includes a low level source board 201, a gate board 210, and an interface cable 206. The driving circuit 200 according to the present embodiment is a driving circuit (Fig. 1) in that the analog video signal AA, the synchronization signal SS and the digital video signal DD are directly input to the low level output scaler 202. 100). In addition, the low level output scaler 202 is distinguished in that it outputs a signal having a level of 1/5 to 1/10 times the previous TTL level to the low level source driver 204.

로우 레벨 출력 스케일러(202)는 입력신호를 받아서 표시패널에 최적화된 해상도를 출력할 수 있도록 해상도를 조정하는 기능을 수행하고, 조정이 끝난 데이터 신호와 제어 신호의 레벨은 TTL 레벨과 비교했을 때 1/5 내지 1/10 정도의 레벨로 출력된다. 즉, 로우 레벨 출력 스케일러(202)는 도 1에서의 아날로그/디지털 변환부(101)와 디지털 비디오 입력 수신부(102)와 스케일러(103)와 타이밍 제어부(107)와 케이블(106)의 기능이 통합된 것이다. 이 통합 작업은 액정 표시 장치를 설계할 때 수행되어야 다소 용이해진다. 왜냐하면 액정 표시 장치는 회사마다 또는 같은 회사라도 모델별로 그 구동 특성이 약간씩 달라지게 되기 때문이다. 즉, 타이밍 제어부(107)에서 출력되는 제어 신호의 타이밍, 그리고 액정 표시 장치에서 디스플레이되는 광학적 특성을 최적화하기 위한 데이터의 출력 조건이 액정 표시 장치마다 달라지게 된다는 의미이다. 그래서, 이 통합 작업은 액정 표시 장치의 설계시 수행되어야 최적의 디스플레이 조건으로 출력 조정이 가능해지게 되는 것이다. 따라서 이 로우 레벨 출력 스케일러(202)는 약간의 타이밍 조건을 조정하기 위한 조정 수단을 포함하고 있는 것이 바람직하다. 어쨌든, 본 실시예에 의한 구동 장치(200)에 의하면 종래에 전자파 장애 발생 정도가 가장 컸던 인터페이스 케이블(도 1의 106)이 로우 레벨 출력 스케일러(202) 내로 들어가게 됨으로써 전자파 장애의 가장 큰 원인이 없어지게 되고, 또한 로우 레벨 출력 스케일러(202)의 출력 레벨을 종래의 TTL 레벨에 비해 1/5 내지 1/10배 줄임으로써 두 번째의 전자파 장애 원인이 없어지게 된다. 즉 본 실시예의 구동 회로(200)에 의해 전자파 장애의 가장 큰 발생 요인인 2가지 문제가 한꺼번에 해결된 것이다.The low level output scaler 202 adjusts the resolution so as to receive an input signal and output an optimized resolution to the display panel. The level of the adjusted data signal and the control signal is 1 when compared with the TTL level. The output is at a level of about 5 to 1/10. That is, the low level output scaler 202 integrates the functions of the analog / digital converter 101, the digital video input receiver 102, the scaler 103, the timing controller 107, and the cable 106 in FIG. It is. This integration work is rather easy to be performed when designing the liquid crystal display. This is because a liquid crystal display device may have slightly different driving characteristics for each model or even for the same company. That is, the timing of the control signal output from the timing controller 107 and the output condition of data for optimizing the optical characteristics displayed on the liquid crystal display may vary for each liquid crystal display. Therefore, this integration work must be performed in the design of the liquid crystal display device so that the output can be adjusted to the optimal display condition. Therefore, the low level output scaler 202 preferably includes adjusting means for adjusting some timing conditions. In any case, according to the driving apparatus 200 according to the present embodiment, the interface cable (106 in FIG. 1), which has a greatest degree of electromagnetic interference in the past, enters the low level output scaler 202, thereby eliminating the greatest cause of electromagnetic interference. In addition, by reducing the output level of the low-level output scaler 202 by 1/5 to 1/10 times the conventional TTL level, the second cause of electromagnetic interference is eliminated. In other words, the two problems, which are the biggest causes of electromagnetic interference, are solved at once by the driving circuit 200 of the present embodiment.

소오스 구동부(204)는 표시패널에 화상 데이터를 디스플레이하기 위해, 로우 레벨 출력 스케일러(202)에서 출력되는 로우 레벨의 데이터 신호와 제어 신호를 입력으로 받아서, 표시패널에 입력해주는 역할을 한다. 소오스 구동부(204)는 로우 레벨 출력 스케일러(202)와 함께 로우 레벨 소오스 보드(201)에 실장되어 있다. 게이트 구동부(208)는 종래와 같이 표시패널의 게이트를 구동하는 역할을 하며, 게이트 보드(210)에 실장되어 있다. 로우 레벨 출력 스케일러(202)로부터 출력되는 신호 중의 일부는 인터페이스 케이블(206)을 통해 게이트 보드(210)로 제공된다.The source driver 204 receives a low level data signal and a control signal output from the low level output scaler 202 and displays the image data on the display panel. The source driver 204 is mounted on the low level source board 201 together with the low level output scaler 202. The gate driver 208 drives the gate of the display panel as in the related art and is mounted on the gate board 210. Some of the signals output from the low level output scaler 202 are provided to the gate board 210 via the interface cable 206.

도 3은 본 발명의 다른 실시예에 의한 액정 표시 장치의 구동 회로의 블록도이다. 도 3에 도시되어 있는 바와 같이, 본 실시예에 의한 구동 회로(300)는 로우 레벨 출력 스케일러(302)가 디지털 비디오 입력만을 외부로부터 수신한다는 점에서 구동 회로(도 2의 200)와 구별된다. 다른 부분은 구동 회로(도 2의 200)의 경우와모두 동일하다.3 is a block diagram of a driving circuit of a liquid crystal display according to another exemplary embodiment of the present invention. As shown in FIG. 3, the drive circuit 300 according to the present embodiment is distinguished from the drive circuit (200 in FIG. 2) in that the low level output scaler 302 receives only a digital video input from the outside. The other parts are the same as in the case of the drive circuit (200 in FIG. 2).

전술한 바와 같이, 전자파 장애의 세 번째 원인은 아날로그 비디오 입력 신호와 동기 신호가 함께 입력되는 부분이다. 종래에 아날로그/디지털 변환부(도 1의 101)는 전자파 장애의 원인일 뿐만 아니라, 기술적으로 구성하기 어렵고, 화면 품위 불량의 중요한 원인이 되어 왔다. 본 실시예에서는 아날로그/디지털 변환부(도 1의 101)의 기능이 아예 제거된 디지털 전용의 로우 레벨 출력 스케일러(302)가 구성된다.As described above, the third cause of the electromagnetic interference is a portion where the analog video input signal and the synchronization signal are input together. Conventionally, the analog / digital converter (101 in FIG. 1) is not only a cause of electromagnetic interference, but also difficult to be technically configured, and has been an important cause of poor screen quality. In this embodiment, a digital dedicated low level output scaler 302 is constructed in which the function of the analog / digital converter (101 in FIG. 1) has been removed.

아날로그/디지털 변환부(도 1의 101)를 구성할 때 겪게 되는 펌웨어 설계 기술의 어려움이 본 실시예에서는 거의 없어지게 된다. 따라서 액정 표시 장치를 사용하여 디스플레이 장치를 개발할 때 가장 많은 시간을 필요로 하는 과정이 없어지므로 개발 기간이 획기적으로 단축된다. 또한 아날로그/디지털 변환부는 액정 표시 장치를 사용한 디스플레이 장치에서 화질 불량과 신뢰성 불량의 가장 큰 원인으로 되어 왔으므로, 본 실시예에 의한 구동 회로(300)를 사용하는 경우, 액정 표시 장치를 사용하여 개발된 디스플레이 장치의 화질과 신뢰성이 획기적으로 개선되게 된다.The difficulty of the firmware design technique encountered when configuring the analog / digital converter (101 in FIG. 1) is almost eliminated in this embodiment. Therefore, since the process that requires the most time when developing the display device using the liquid crystal display device is eliminated, the development period is drastically shortened. In addition, the analog / digital converter has been the biggest cause of poor image quality and reliability in a display device using a liquid crystal display device. The image quality and reliability of the displayed display device will be significantly improved.

도 4는 본 발명의 또 다른 실시예에 의한 액정 표시 장치의 구동 회로의 블록도이다. 도 4에서는 게이트 보드를 제거하여 인쇄 회로 기판을 1개만 사용하고 있다. 부수적으로 소오스 보드(401)에서 기존의 게이트 보드로 연결되는 인터페이스 케이블의 제거가 가능해지며, 게이트 구동부(404)로의 구동 신호들은 판넬을 통하여 패터닝되게 된다.4 is a block diagram of a driving circuit of a liquid crystal display according to another exemplary embodiment of the present invention. In FIG. 4, only one printed circuit board is used by removing the gate board. Incidentally, it is possible to remove the interface cable from the source board 401 to the existing gate board, and drive signals to the gate driver 404 are patterned through the panel.

여기서 설명된 실시예들은 본 발명을 당업자가 용이하게 이해하고 실시할 수 있도록 하기 위한 것일 뿐이며, 본 발명의 범위를 한정하려는 것은 아니다. 따라서 당업자들은 본 발명의 범위 안에서 다양한 변형이나 변경이 가능함을 주목하여야 한다. 본 발명의 범위는 원칙적으로 후술하는 특허청구범위에 의하여 정하여진다.The embodiments described herein are merely intended to enable those skilled in the art to easily understand and practice the present invention, and are not intended to limit the scope of the present invention. Therefore, those skilled in the art should note that various modifications or changes are possible within the scope of the present invention. The scope of the invention is defined in principle by the claims that follow.

이와 같은 본 발명의 구성에 의하면, TTL 레벨의 신호가 외부로 나오지 않도록 함으로써 전자파 장애의 1차 원인이 제거된다. 또한 스케일러와 소오스 구동부 사이의 신호들의 레벨이 TTL 레벨의 1/5 내지 1/10 정도로 줄어지므로 전자파 장애의 2차 원인이 제거된다. 또한 디지털 전용의 스케일러를 구성함으로써 전자파 장애의 3차 원인이 제거된다. 즉, 본 발명에 의하면 전자파 장애의 주요한 원인들이 모두 제거되다. 또한 설계 시간이 기존의 절반 정도로 단축되고 화질과 신뢰성이 획기적으로 향상되며, 비용면에서도 절반 이상 절감되는 효과가 나타난다.According to the configuration of the present invention as described above, the primary cause of the electromagnetic interference is eliminated by preventing the TTL level signal from coming out. In addition, since the level of signals between the scaler and the source driver is reduced to about 1/5 to 1/10 of the TTL level, the secondary cause of the electromagnetic interference is eliminated. In addition, by configuring a digital dedicated scaler, the third cause of electromagnetic interference is eliminated. That is, according to the present invention, all major causes of electromagnetic interference are eliminated. It also reduces design time by half, dramatically improves image quality and reliability, and cuts costs by more than half.

Claims (8)

액정으로 이루어진 표시패널을 갖는 액정 표시 장치의 구동 회로에 있어서,In a driving circuit of a liquid crystal display device having a display panel made of liquid crystal, 아날로그 데이터 신호 및 동기 신호와 디지털 비디오 입력을 수신해서, 상기 표시패널에 맞도록 해상도를 조정하고, 상기 표시패널의 게이트라인을 구동하는 게이트 구동전압 및 게이트 제어신호와, 상기 표시패널에 화상을 디스플레이하는 데이터 신호와 제어신호를 생성하여 출력하는 스케일러 블록과,Receives an analog data signal, a synchronization signal, and a digital video input, adjusts the resolution to fit the display panel, displays a gate driving voltage and a gate control signal for driving a gate line of the display panel, and displays an image on the display panel. A scaler block for generating and outputting a data signal and a control signal; 상기 스케일러 블록으로부터 상기 데이터 신호와 상기 제어신호를 수신해서 상기 표시패널로 제공하는 소오스 구동부와,A source driver configured to receive the data signal and the control signal from the scaler block and provide the data signal to the display panel; 상기 스케일러 블록으로부터 상기 게이트 구동전압과 상기 게이트 제어신호를 수신해서 상기 표시패널의 게이트라인을 구동하는 게이트 구동부를A gate driver configured to receive the gate driving voltage and the gate control signal from the scaler block and drive a gate line of the display panel 구비하며,Equipped, 상기 스케일러 블록은 하나의 집적회로로 구현되는 것을 특징으로 하는 액정 표시 장치의 구동 회로.And the scaler block is implemented as a single integrated circuit. 제 1 항에 있어서,The method of claim 1, 상기 스케일러 블록은The scaler block 상기 아날로그 데이터 신호와 상기 동기 신호를 수신하여 신호 레벨을 변환하는 아날로그/디지털 변환부와,An analog / digital converter for converting a signal level by receiving the analog data signal and the synchronization signal; 상기 디지털 비디오 입력을 수신해서 신호 레벨을 변환하는 디지털 비디오입력 수신부와,A digital video input receiver for receiving the digital video input and converting a signal level; 상기 아날로그/디지털 변환부와 상기 디지털 비디오 입력 수신부의 출력 신호를 수신해서, 상기 표시패널에 맞도록 해상도를 조정하는 스케일링 수단과,Scaling means for receiving an output signal of the analog / digital converter and the digital video input receiver, and adjusting the resolution to fit the display panel; 상기 스케일링 수단의 출력 신호를 수신해서 상기 게이트 구동전압 및 상기 게이트 제어신호와, 상기 데이터 신호 및 상기 제어신호를 생성하는 타이밍 제어부를A timing controller configured to receive an output signal of the scaling means and generate the gate driving voltage and the gate control signal, the data signal, and the control signal; 구비하며,Equipped, 상기 아날로그/디지털 변환부와 상기 디지털 비디오 입력 수신부는 각각 수신된 신호를 상기 스케일링 수단이 처리할 수 있는 신호 레벨로 변환해주는 것을 특징으로 하는 액정 표시 장치의 구동 회로.And the analog / digital converter and the digital video input receiver respectively convert the received signal into a signal level that can be processed by the scaling means. 제 1 항에 있어서,The method of claim 1, 상기 스케일러 블록의 출력 신호는 트랜지스터-트랜지스터 로직(TTL)의 신호 레벨의 1/5 내지 1/10의 신호 레벨을 갖는 것을 특징으로 하는 액정 표시 장치의 구동 회로.And the output signal of the scaler block has a signal level of 1/5 to 1/10 of the signal level of transistor-transistor logic (TTL). 제 1 항에 있어서,The method of claim 1, 상기 소오스 구동부와 상기 스케일러 블록은 하나의 기판 상에 실장되는 것을 특징으로 하는 액정 표시 장치의 구동 회로.And the source driver and the scaler block are mounted on a single substrate. 제 1 항에 있어서,The method of claim 1, 상기 스케일러 블록으로부터 상기 게이트 구동부로 제공되는 상기 데이터 신호와 상기 제어 신호는 판넬을 통하여 패터닝되어 전송되는 것을 특징으로 하는 액정 표시 장치의 구동 회로.And the data signal and the control signal provided from the scaler block to the gate driver are patterned and transmitted through a panel. 제 1 항에 있어서,The method of claim 1, 상기 스케일러 블록은 타이밍 조건을 조정하기 위한 조정 수단을 포함하고 있는 것을 특징으로 하는 액정 표시 장치의 구동 회로.And said scaler block includes adjusting means for adjusting timing conditions. 액정으로 이루어진 표시패널을 갖는 액정 표시 장치의 구동 회로에 있어서,In a driving circuit of a liquid crystal display device having a display panel made of liquid crystal, 디지털 비디오 입력만을 수신해서, 상기 표시패널에 맞도록 해상도를 조정하고, 상기 표시패널의 게이트라인을 구동하는 게이트 구동전압 및 게이트 제어신호와, 상기 표시패널에 화상을 디스플레이하는 데이터 신호와 제어신호를 생성하여 출력하는 스케일러 블록과,It receives only a digital video input, adjusts the resolution so as to fit the display panel, and controls a gate driving voltage and a gate control signal for driving a gate line of the display panel, and a data signal and a control signal for displaying an image on the display panel. A scaler block to generate and output, 상기 스케일러 블록으로부터 상기 데이터 신호와 상기 제어신호를 수신해서 상기 표시패널로 제공하는 소오스 구동부와,A source driver configured to receive the data signal and the control signal from the scaler block and provide the data signal to the display panel; 상기 스케일러 블록으로부터 상기 게이트 구동전압과 상기 게이트 제어신호를 수신해서 상기 표시패널의 게이트라인을 구동하는 게이트 구동부를A gate driver configured to receive the gate driving voltage and the gate control signal from the scaler block and drive a gate line of the display panel 구비하며,Equipped, 상기 스케일러 블록은 하나의 집적회로로 구현되는 것을 특징으로 하는 액정표시 장치의 구동 회로.And the scaler block is implemented as a single integrated circuit. 제 7 항에 있어서,The method of claim 7, wherein 상기 스케일러 블록은The scaler block 상기 디지털 비디오 입력을 수신해서 신호 레벨을 변환하는 디지털 비디오 입력 수신부와,A digital video input receiver for receiving the digital video input and converting a signal level; 상기 디지털 비디오 입력 수신부의 출력 신호를 수신해서, 상기 표시패널에 맞도록 해상도를 조정하는 스케일링 수단과,Scaling means for receiving an output signal of the digital video input receiver and adjusting a resolution to fit the display panel; 상기 스케일링 수단의 출력 신호를 수신해서 상기 게이트 구동전압 및 상기 게이트 제어신호와, 상기 데이터 신호 및 상기 제어신호를 생성하는 타이밍 제어부를A timing controller configured to receive an output signal of the scaling means and generate the gate driving voltage and the gate control signal, the data signal, and the control signal; 구비하며,Equipped, 상기 디지털 비디오 입력 수신부는 각각 수신된 신호를 상기 스케일링 수단이 처리할 수 있는 신호 레벨로 변환해주는 것을 특징으로 하는 액정 표시 장치의 구동 회로.And the digital video input receiver converts the received signal into a signal level that can be processed by the scaling means.
KR1020010089265A 2001-12-31 2001-12-31 Circuit for driving a liquid crystal display device KR20030058732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089265A KR20030058732A (en) 2001-12-31 2001-12-31 Circuit for driving a liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089265A KR20030058732A (en) 2001-12-31 2001-12-31 Circuit for driving a liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20030058732A true KR20030058732A (en) 2003-07-07

Family

ID=32216620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089265A KR20030058732A (en) 2001-12-31 2001-12-31 Circuit for driving a liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20030058732A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598739B1 (en) * 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR100870498B1 (en) * 2007-03-28 2008-11-26 엘지디스플레이 주식회사 Liquid crystal display
KR100870515B1 (en) * 2007-05-11 2008-11-26 엘지디스플레이 주식회사 Liquid crystal display
KR100929681B1 (en) * 2003-10-17 2009-12-03 삼성전자주식회사 Driving device of liquid crystal display
US8289258B2 (en) 2007-03-16 2012-10-16 Lg Display Co., Ltd. Liquid crystal display

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114175A (en) * 1987-10-27 1989-05-02 Citizen Watch Co Ltd Integrated circuit for driving liquid crystal panel
JPH06186943A (en) * 1992-12-16 1994-07-08 Hitachi Ltd Display device
US5739887A (en) * 1994-10-21 1998-04-14 Hitachi, Ltd. Liquid crystal display device with reduced frame portion surrounding display area
KR20000031560A (en) * 1998-11-07 2000-06-05 윤종용 Interface device for image signal of plane display system and interfacing device thereof
KR20000065497A (en) * 1999-04-06 2000-11-15 구본준 Driving Circuit of Monitor for Liquid Crystal Display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114175A (en) * 1987-10-27 1989-05-02 Citizen Watch Co Ltd Integrated circuit for driving liquid crystal panel
JPH06186943A (en) * 1992-12-16 1994-07-08 Hitachi Ltd Display device
US5739887A (en) * 1994-10-21 1998-04-14 Hitachi, Ltd. Liquid crystal display device with reduced frame portion surrounding display area
KR20000031560A (en) * 1998-11-07 2000-06-05 윤종용 Interface device for image signal of plane display system and interfacing device thereof
KR20000065497A (en) * 1999-04-06 2000-11-15 구본준 Driving Circuit of Monitor for Liquid Crystal Display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929681B1 (en) * 2003-10-17 2009-12-03 삼성전자주식회사 Driving device of liquid crystal display
KR100598739B1 (en) * 2003-12-11 2006-07-10 엘지.필립스 엘시디 주식회사 Liquid crystal display device
US8289258B2 (en) 2007-03-16 2012-10-16 Lg Display Co., Ltd. Liquid crystal display
KR100870498B1 (en) * 2007-03-28 2008-11-26 엘지디스플레이 주식회사 Liquid crystal display
KR100870515B1 (en) * 2007-05-11 2008-11-26 엘지디스플레이 주식회사 Liquid crystal display

Similar Documents

Publication Publication Date Title
KR100572218B1 (en) Image signal interface device and method of flat panel display system
JP3943074B2 (en) Timing controller reset circuit
JP2006251772A (en) Driving circuit of liquid crystal display
KR20020039897A (en) Liquid crystal display device
EP2251855A2 (en) Display apparatus
US6954200B2 (en) Flat panel display
JP2007116278A (en) Method for treating idle terminal and interface unit
KR100430097B1 (en) Driving Circuit of Monitor for Liquid Crystal Display
KR100350650B1 (en) Liquid crystal display device
KR100423135B1 (en) Lcd module using low-voltage differential signaling and system thereof
KR20030058732A (en) Circuit for driving a liquid crystal display device
US20100053060A1 (en) Control Signal Generation Method of Integrated Gate Driver Circuit Integrated Gate Driver Circuit and Liquid Crystal Display Device
KR100840673B1 (en) Flat panel display device and method for operating the same
KR0142468B1 (en) The central display driving system and methd of liquid crystal display system on the practical screen
JP2004302415A (en) Liquid crystal display device
KR100350638B1 (en) Thin film transistor liquid crystal display using low voltage differential signaling
KR19980060015A (en) Interface circuit of liquid crystal module using reduced DC signal
KR100393671B1 (en) Lcd driver having coupling capacitor
KR20020000448A (en) Driving apparatus of liquid crystal display
KR100590743B1 (en) LCD Display
KR100619161B1 (en) Driving circuit for liquid crystal display device
KR20020011751A (en) Digital data transmitting device for modifying voltage of differential signal
KR20000003153A (en) Module controlling device of lcd(liquid crystal display)
KR100717180B1 (en) Liquid crystal display
KR100448052B1 (en) Data signal control circuit of liquid crystal display device, especially using a multiplexer to control a control ic for a white and a black mode

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application