KR20030057966A - Liquid Crystal Display Device and Fabricating Method Thereof - Google Patents

Liquid Crystal Display Device and Fabricating Method Thereof Download PDF

Info

Publication number
KR20030057966A
KR20030057966A KR1020010088086A KR20010088086A KR20030057966A KR 20030057966 A KR20030057966 A KR 20030057966A KR 1020010088086 A KR1020010088086 A KR 1020010088086A KR 20010088086 A KR20010088086 A KR 20010088086A KR 20030057966 A KR20030057966 A KR 20030057966A
Authority
KR
South Korea
Prior art keywords
gate
pixel electrode
electrode
data line
liquid crystal
Prior art date
Application number
KR1020010088086A
Other languages
Korean (ko)
Other versions
KR100453162B1 (en
Inventor
김광민
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088086A priority Critical patent/KR100453162B1/en
Publication of KR20030057966A publication Critical patent/KR20030057966A/en
Application granted granted Critical
Publication of KR100453162B1 publication Critical patent/KR100453162B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133519Overcoatings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

PURPOSE: A liquid crystal display device and a method for fabricating the same are provided to overlap signal lines with pixel electrodes for forming the pixel electrodes to side surfaces of protrusion parts of the signal lines by forming the protrusion part to a protecting film, thereby reducing the overlapping area between the signal lines and the pixel electrodes and reducing the parasitic capacitance. CONSTITUTION: A liquid crystal display device includes gate lines(32) formed on a substrate for supplying scanning signals, data lines(34) intersecting the gate lines and supplying data signals, gate electrodes(36) connected to the gate lines, source electrodes connected to the data lines, drain electrodes(40) facing the source electrodes, an organic protecting film(48) with protrusions(A,B) on areas corresponding to the gate and data lines, and pixel electrodes(52) extended to a part of the protruded areas of the organic protecting film to be formed on the protecting film.

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}Liquid crystal display device and its manufacturing method {Liquid Crystal Display Device and Fabricating Method Thereof}

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히, 기생 캐패시턴스를 줄일 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same that can reduce parasitic capacitance.

통상, 액정표시소자(Liquid Crystal Display; LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상이 표시된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭소자로 사용되는 박막트랜지스터(Thin Film Transistor : TFT)에 접속된다. 화소전극은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀이 구동된다.In general, a liquid crystal display (LCD) displays an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display device includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix, and a driving circuit for driving the liquid crystal panel. The liquid crystal panel includes pixel electrodes for applying an electric field to each of the liquid crystal cells and a reference electrode, that is, a common electrode. In general, the pixel electrode is formed for each liquid crystal cell on the lower substrate, while the common electrode is integrally formed on the front surface of the upper substrate. Each of the pixel electrodes is connected to a thin film transistor (TFT) used as a switching element. The liquid crystal cell is driven along with the common electrode in accordance with the data signal supplied through the TFT.

이 TFT를 보호하기 위해 화소전극과 TFT 사이에는 보호층이 형성된다. 보호층은 SiNx, SiOx와 같은 무기절연물질로 형성된다. 이 무기절연물질은 유전율이 커서 무기절연물질 사이에 둔 화소전극과 데이터라인은 기생 캐피시터에 의한 커플링 효과를 최소화하기 위하여 일정한 간격, 예컨데 3~5㎛의 간격을 유지해야만 하였다. 이로 인하여, 액정셀의 개구율을 좌우하는 화소전극의 크기가 그 만큼 작아져 개구율이 낮을 수밖에 없었다. 이를 해결하기 위하여, 최근에는 BCB(Benzocyclobutene) 등과 같이 비교적 유전율이 낮은 유기절연물질이 보호층으로 이용된다. 이 유기절연막이 약 2.7 정도의 낮은 유전율을 가짐에 따라 화소전극과 데이터라인을 중첩시킬 수 있으므로 그 만큼 화소전극의 크기가 증대되어 개구율을 향상시킬 수 있게 되었다.In order to protect this TFT, a protective layer is formed between the pixel electrode and the TFT. The protective layer is formed of an inorganic insulating material such as SiNx or SiOx. Since the inorganic dielectric material has a high dielectric constant, pixel electrodes and data lines disposed between the inorganic insulating materials had to be kept at regular intervals, for example, 3 to 5 μm, in order to minimize the coupling effect of the parasitic capacitor. As a result, the size of the pixel electrode which determines the aperture ratio of the liquid crystal cell is reduced by that much, which inevitably leads to a low aperture ratio. In order to solve this problem, recently, an organic insulating material having a relatively low dielectric constant such as benzocyclobutene (BCB) is used as a protective layer. Since the organic insulating film has a low dielectric constant of about 2.7, the pixel electrode and the data line can be overlapped, thereby increasing the size of the pixel electrode and improving the aperture ratio.

도 1 및 도 2를 참조하면, 유기절연물질을 보호층으로 이용한 액정표시장치의 하부기판(1)은 데이터라인(4)과 게이트라인(2)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(10)에 접속되는 화소전극(22)을 구비한다.1 and 2, a lower substrate 1 of a liquid crystal display device using an organic insulating material as a protective layer may include a TFT (T) positioned at an intersection of the data line 4 and the gate line 2; The pixel electrode 22 connected to the drain electrode 10 of TFT (T) is provided.

TFT(T)는 게이트라인(2)에 접속된 게이트전극(6), 데이터라인(4)에 접속된 소스전극(8) 및 접촉홀(20)을 통해 화소전극(22)에 접속된 드레인전극(10)으로 이루어진다. 또한, TFT(T)는 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 채널을 형성하기 위한 반도체층(14,16)을 더 구비한다. TFT(T)는 게이트라인(2)으로부터의 게이트신호에 응답하여 데이터라인(4)으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.The TFT T is a gate electrode 6 connected to the gate line 2, a source electrode 8 connected to the data line 4, and a drain electrode connected to the pixel electrode 22 through the contact hole 20. It consists of 10. In addition, the TFT (T) further includes semiconductor layers 14 and 16 for forming a channel between the source electrode 8 and the drain electrode 10 by the gate voltage supplied to the gate electrode 6. The TFT T selectively supplies the data signal from the data line 4 to the pixel electrode 22 in response to the gate signal from the gate line 2.

화소전극(22)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 이 화소전극(22)은접촉홀(20)을 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(1)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 의해 회전하게 된다. 이에 따라, 광원으로부터 화소전극(22)을 경유하여 공급되는 광을 상부기판 쪽으로 투과되게 한다.The pixel electrode 22 is formed in a cell region divided by the data line 4 and the gate line 2 and is made of a transparent conductive material having high light transmittance. The pixel electrode 22 generates a potential difference from a common electrode (not shown) formed on the upper substrate (not shown) by the data signal supplied through the contact hole 20. Due to this potential difference, the liquid crystal located between the lower substrate 1 and the upper substrate (not shown) is rotated by the dielectric anisotropy. Accordingly, the light supplied from the light source via the pixel electrode 22 is transmitted to the upper substrate.

도 3a 내지 도 3e는 도 2에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 도면이다.3A to 3E are views illustrating a method of manufacturing the lower substrate of the liquid crystal display shown in FIG. 2.

먼저, 하부기판(1) 상에 금속막을 도포한 후 패터닝함으로써 도 3a에 도시된 바와 같이 게이트라인(2)과 게이트전극(6)이 형성된다. 게이트라인(2) 및 게이트전극(6)을 덮도록 하부기판(1) 상에 전면 증착하여 게이트절연막(12)이 형성된다. 게이트절연막(12) 상에 제1 및 제2 반도체물질을 순차적으로 증착한 후 패터닝함으로써 도 3b에 도시된 바와 같이 활성층(14)과 오믹접촉층(16)을 형성하게된다. 이어서, 게이트절연막(12) 상에 금속막을 도포한 후 패터닝함으로써 도 3c에 도시된 바와 같이 데이터라인(4), 소스전극(8) 및 드레인전극(10)을 형성한 후, 소정크기의 채널을 형성하기 위해 오믹접촉층(16)을 식각하여 활성층(14)이 노출되도록 한다. 그리고, 게이트절연막(12) 상에 유기보호막(18)을 스핀코팅에 의해 표면이 평탄하게 증착한 후 패터닝함으로써 도 3d에 도시된 바와 같이 드레인전극(10)이 노출되도록 접촉홀(20)이 형성된다. 다음, 유기보호막(18)상에 투명전도성물질을 도포하여 패터닝함으로써 도 3e에 도시된 바와 같이 드레인전극(10)과 전기적으로 접속되는 화소전극(22)이 형성된다.First, the gate line 2 and the gate electrode 6 are formed by coating and patterning a metal film on the lower substrate 1 as shown in FIG. 3A. The gate insulating film 12 is formed by depositing the entire surface on the lower substrate 1 so as to cover the gate line 2 and the gate electrode 6. By sequentially depositing and patterning the first and second semiconductor materials on the gate insulating layer 12, the active layer 14 and the ohmic contact layer 16 are formed as shown in FIG. 3B. Subsequently, a metal film is coated on the gate insulating film 12 and then patterned to form the data line 4, the source electrode 8, and the drain electrode 10, as shown in FIG. 3C. To form the ohmic contact layer 16 is etched so that the active layer 14 is exposed. The contact hole 20 is formed so that the drain electrode 10 is exposed as shown in FIG. 3D by depositing and patterning the surface of the organic protective film 18 on the gate insulating film 12 by spin coating. do. Next, a transparent conductive material is applied and patterned on the organic protective film 18 to form a pixel electrode 22 electrically connected to the drain electrode 10 as shown in FIG. 3E.

종래의 화소전극(22)은 개구율을 높이기 위해 유전율이 낮은 유기절연막으로 형성되는 보호막(18) 상에 게이트라인(2) 및 데이터라인(8)에 중첩되도록 배치된다. 화소전극(22)은 빛샘불량을 방지하기 위해 보호막(18)의 물질과 러빙방향에 따라 게이트라인(2) 및 데이터라인(4)과의 중첩영역이 다르게 형성된다.The conventional pixel electrode 22 is disposed to overlap the gate line 2 and the data line 8 on the passivation layer 18 formed of an organic insulating film having a low dielectric constant to increase the aperture ratio. In order to prevent light leakage, the pixel electrode 22 may have different overlapping regions between the gate line 2 and the data line 4 depending on the material of the passivation layer 18 and the rubbing direction.

이를 상세히 설명하면, 먼저, 보호막(18)이 BCB로 형성되고, 하판의 러빙방향이 315°, 상판의 러빙방향이 135°, 액정이 -90° 트위스트네마틱인 경우, 데이터라인(4)과 화소전극(22)이 중첩되는 제1 데이터중첩영역(b1)은 약 2~4㎛이고, 제2 데이터 중첩영역(b2)은 약 0~2㎛이다. 게이트라인(2)과 화소전극(22)이 중첩되는 제1 게이트중첩영역(a1)은 4㎛이다.In detail, first, when the protective film 18 is formed of BCB, the rubbing direction of the lower plate is 315 °, the rubbing direction of the upper plate is 135 °, and the liquid crystal is -90 ° twisted nematic. The first data overlap region b1 overlapping the pixel electrodes 22 is about 2 to 4 μm, and the second data overlap region b2 is about 0 to 2 μm. The first gate overlapping region a1 overlapping the gate line 2 and the pixel electrode 22 is 4 μm.

보호막(18)이 BCB로 형성되고, 하판의 러빙방향이 225°, 상판의 러빙방향이 45°, 액정이 +90° 트위스트네마틱인 경우, 데이터라인(4)과 화소전극(22)이 중첩되는 제1 데이터중첩영역(b1)은 약 0~2㎛이고, 제2 데이터 중첩영역(b2)은 약 2~4㎛이다. 게이트라인(2)과 화소전극(22)이 중첩되는 제1 게이트중첩영역(a1)은 약 3.5㎛이상이다.When the protective film 18 is formed of BCB, and the rubbing direction of the lower plate is 225 °, the rubbing direction of the upper plate is 45 °, and the liquid crystal is + 90 ° twisted nematic, the data line 4 and the pixel electrode 22 overlap each other. The first data overlap region b1 is about 0 to 2 μm, and the second data overlap region b2 is about 2 to 4 μm. The first gate overlap region a1 overlapping the gate line 2 and the pixel electrode 22 is about 3.5 μm or more.

보호막(18)이 포토 아크릴(Photo acryl)로 형성될 경우, 데이터라인(4)과 화소전극(22)이 중첩되는 제1 및 제2 데이터중첩영역(b1.b2)는 BCB로 보호막(18)을 형성한 경우와 동일하며, 게이트라인(2)과 화소전극(22)이 중첩되는 제1 게이트중첩영역(a1)은 약 3~3.5㎛이고, 제2 게이트 중첩영역(a2)은 약 4.5~5㎛이다.When the passivation layer 18 is formed of photo acryl, the first and second data overlapping regions b1.b2 overlapping the data line 4 and the pixel electrode 22 may be BCB. The first gate overlap region a1 overlapping the gate line 2 and the pixel electrode 22 is about 3 to 3.5 µm, and the second gate overlap region a2 is about 4.5 to 5 micrometers.

이와 같이 데이터라인(4) 또는 게이트라인(2)과 화소전극(22)의 중첩영역은 수학식 1에 도시된 바와 같이 기생캐패시터에 영향을 주게 된다.As such, the overlapping region of the data line 4 or the gate line 2 and the pixel electrode 22 affects the parasitic capacitor as shown in Equation (1).

여기서, "C" 기생캐패시턴스를, "ε"은 유기보호막(18)의 유전상수를, " ε0"는 8.85×10-14F/Cm를, "A"는 화소전극(22)과 데이터라인(4) 또는 화소전극(22)과 게이트라인(2)의 중첩영역를, "d"는 유기 보호막(18)의 두께를 각각 나타낸다.Here, "C" parasitic capacitance, "ε" is the dielectric constant of the organic protective film 18, "ε 0 " is 8.85 × 10 -14 F / Cm, "A" is the pixel electrode 22 and the data line (4) or the overlapping region of the pixel electrode 22 and the gate line 2, " d " represents the thickness of the organic protective film 18, respectively.

이와 같이, 유기 보호막(18)의 두께와 유전상수가 일정하다고 하면, 기생 캐패시턴스(C)는 화소전극(22)과 데이터라인(4) 또는 화소전극(22)과 게이트라인(2)의 중첩영역에 영향을 받게 된다. 즉, 중첩영역이 크게 되면 기생캐패시턴스(C)값이 크게되어 게이트라인(2) 또는 데이터라인(4) 상의 캐패시턴스(C)값이 증대된다. 이렇게 큰 값을 가지는 기생 캐패시턴스(C)값은 게이트라인(2) 또는 데이터라인(4)으로 공급되는 신호의 지연값을 크게 하기 때문에 액정화소셀이 제한된 충전시간 내에 비디오신호를 충분히 충전하지 못하게 된다. 그 결과, 원하는 색신호가 표현되지 못하는 등 화상이 왜곡된다.As described above, if the thickness and the dielectric constant of the organic passivation layer 18 are constant, the parasitic capacitance C is a region where the pixel electrode 22 and the data line 4 or the pixel electrode 22 and the gate line 2 overlap. Will be affected. In other words, when the overlap region is large, the parasitic capacitance C is increased, and the capacitance C on the gate line 2 or the data line 4 is increased. The parasitic capacitance C having such a large value increases the delay value of the signal supplied to the gate line 2 or the data line 4, thereby preventing the liquid crystal pixel from sufficiently charging the video signal within the limited charging time. . As a result, the image is distorted, such as a desired color signal cannot be expressed.

따라서, 본 발명의 목적은 기생 캐패시턴스를 줄일 수 있는 액정표시소자 및 그 제조방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device and a method for manufacturing the same, which can reduce parasitic capacitance.

도 1은 종래의 액정표시소자를 나타내는 단면도.1 is a cross-sectional view showing a conventional liquid crystal display device.

도 2는 도 1에 도시된 액정표시소자의 하부기판을 나타내는 평면도.FIG. 2 is a plan view illustrating a lower substrate of the liquid crystal display shown in FIG. 1.

도 3a 내지 도 3e는 도 2에서 선 "A-A'"를 따라 절취한 액정표시소자의 하부기판 제조방법을 나타내는 단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a lower substrate of a liquid crystal display device taken along a line "A-A '" in FIG.

도 4는 본 발명에 따른 액정표시소자를 나타내는 단면도.4 is a cross-sectional view showing a liquid crystal display device according to the present invention.

도 5a 및 도 5b는 신호라인 상에 형성되는 보호층의 형태를 나타내는 도면.5A and 5B show the shape of a protective layer formed on a signal line;

도 6은 도 5b에 도시된 보호층 상에 나타내는 회위영역을 도시한 도면.FIG. 6 is a view showing a displacement region shown on the protective layer shown in FIG. 5B. FIG.

도 7a 및 도 7b는 보호층 형태에 따른 빛의 투과율을 나타내는 도면.7A and 7B illustrate light transmittance according to the form of a protective layer.

도 8a 내지 도 8g는 도 4에 도시된 액정표시소자의 하부기판 제조방법을 나타내는 단면도.8A to 8G are cross-sectional views illustrating a method of manufacturing a lower substrate of the liquid crystal display shown in FIG. 4.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

1,31 : 하부기판2,32 : 게이트라인1,31: Lower substrate 2,32: Gate line

4,34: 데이터라인6,36 : 게이트전극4,34 data line 6,36 gate electrode

8,38 : 소스전극10,40 : 드레인전극8,38 source electrode 10,40 drain electrode

12,42 : 게이트절연막14,44 : 활성층12,42 gate insulating film 14,44 active layer

16,46 : 오믹접촉총18,48 : 보호막16,46: ohmic contact gun 18,48: protective film

20,50 : 접촉홀22,52 : 화소전극20,50: contact hole 22,52: pixel electrode

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자는 기판 상에 형성되며, 스캐닝신호가 공급되는 게이트라인과, 게이트라인과 교차되며 데이터신호가 공급되는 데이터라인과, 게이트라인에 연결되는 게이트전극과, 데이터라인에 연결되는 소스전극과, 소스전극과 대향되게 형성되는 드레인전극과, 게이트라인과 데이터라인과 대응되는 영역에서 돌출되어 형성되는 유기보호막과, 유기보호막의 돌출영역의 일부분까지 신장되어 유기보호막 상에 형성되는 화소전극을 구비한다.In order to achieve the above object, the liquid crystal display device according to the present invention is formed on a substrate, a gate line to which the scanning signal is supplied, a data line to cross the gate line and a data signal to be supplied, and a gate connected to the gate line. An electrode, a source electrode connected to the data line, a drain electrode formed to face the source electrode, an organic protective film protruding from a region corresponding to the gate line and the data line, and extending to a part of the protruding region of the organic protective film. And a pixel electrode formed on the organic protective film.

상기 화소전극은 유기보호막의 돌출영역의 측면까지 신장되어 형성되는 것을 특징으로 한다.The pixel electrode may be formed to extend to the side of the protruding region of the organic passivation layer.

상기 화소전극은 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되는 것을 특징으로 한다.The pixel electrode is formed to overlap both sides of the gate line 2 to 5㎛ each.

상기 화소전극은 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 한다.The pixel electrode may be formed to overlap both sides of the data line with 0 to 3.5 μm, respectively.

상기 유기보호막의 돌출영역은 상대적으로 평탄한 유기보호막의 영역보다 500Å정도 두꺼운 것을 특징으로 한다.The protruding region of the organic protective layer is about 500 mm thicker than that of the relatively flat organic protective layer.

상기 게이트라인과 대응되는 영역에 형성되는 유기보호막의 돌출영역의 길이는 약 6~8.5㎛인 것을 특징으로 한다.The length of the protruding region of the organic protective layer formed in the region corresponding to the gate line is about 6 ~ 8.5㎛.

상기 데이터라인과 대응되는 영역에 형성되는 유기보호막의 돌출영역의 길이는 약 4~6.5㎛인 것을 특징으로 한다.The length of the protruding region of the organic passivation layer formed in the region corresponding to the data line is about 4 to 6.5㎛.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 제조방법은 기판 상에 게이트전극과 게이트라인을 형성하는 단계와, 기판 상에 게이트절연막을형성하는 단계와, 게이트절연막 상에 반도체층을 형성하는 단계와, 게이트절연막 상에 데이터라인, 소스 및 드레인전극을 형성하는 단계와, 데이터라인 및 게이트라인과 대응되는 영역에서 돌출되는 유기보호막을 형성하는 단계와, 유기보호막의 돌출영역의 일부분까지 신장되어 유기보호막 상에 화소전극을 형성하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing a liquid crystal display device according to the present invention comprises the steps of forming a gate electrode and a gate line on a substrate, forming a gate insulating film on the substrate, and a semiconductor layer on the gate insulating film Forming a data line, forming a data line, a source and a drain electrode on the gate insulating film, forming an organic passivation layer protruding from a region corresponding to the data line and the gate line, and forming a portion of the protruding region of the organic passivation layer. Extending to form a pixel electrode on the organic passivation layer.

상기 화소전극은 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되며, 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 한다.The pixel electrode is formed so that both sides of the gate line overlap each other 2 to 5 μm, and both sides of the data line overlap each other 0 to 3.5 μm.

상기 유기보호막의 돌출영역은 상대적으로 평탄한 유기보호막의 영역보다 500Å정도 두꺼운 것을 특징으로 한다.The protruding region of the organic protective layer is about 500 mm thicker than that of the relatively flat organic protective layer.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 8.

도 4는 본 발명의 실시예에 따른 액정표시소자를 도시한 단면도로서, 특히 박막트랜지스터부와 게이트라인부 및 데이터라인부를 도시한다.4 is a cross-sectional view illustrating a liquid crystal display device according to an exemplary embodiment of the present invention, and particularly, a thin film transistor unit, a gate line unit, and a data line unit.

도 4에 도시된 박막트랜지스터부는 게이트전극(36)과, 게이트전극(36)과 게이트절연막(42)을 사이에 두고 적층된 활성층(44) 및 오믹접촉층(46)과, 오믹접촉층(46) 상에 분리되게 형성된 소스전극(38) 및 드레인전극(40)으로 구성된다.The thin film transistor unit illustrated in FIG. 4 has a gate electrode 36, an active layer 44 and an ohmic contact layer 46 stacked between the gate electrode 36 and the gate insulating layer 42, and an ohmic contact layer 46. And a source electrode 38 and a drain electrode 40 formed separately from each other.

이러한 박막트랜지스터부를 보호하기 위해 게이트절연막(42) 상에 유기절연물질로 보호층(48)이 형성된다. 이 보호층(48) 상에는 보호층(48)을 관통하는 접촉홀(50)을 통해 드레인전극(40)과 접촉되는 화소전극(52)이 형성된다.A protective layer 48 is formed of an organic insulating material on the gate insulating layer 42 to protect the thin film transistor. The pixel electrode 52 is formed on the passivation layer 48 to be in contact with the drain electrode 40 through the contact hole 50 passing through the passivation layer 48.

게이트라인부에는 게이트라인(32)과, 그 위에 게이트절연막(42)과 보호층(48)이 형성된다. 이러한 게이트라인(32)은 박막트랜지스터부의 게이트전극(32)에 게이트신호를 공급하게 된다.In the gate line portion, a gate line 32, a gate insulating film 42, and a protective layer 48 are formed thereon. The gate line 32 supplies a gate signal to the gate electrode 32 of the thin film transistor portion.

데이터라인부에는 게이트절연막(42) 상에 위치하는 데이터라인(34)과, 그 위에 보호층(48)이 형성된다. 이러한 데이터라인(34)은 박막트랜지스터부의 소스전극(38)에 데이터신호를 공급하게 된다.In the data line portion, a data line 34 positioned on the gate insulating layer 42 and a protective layer 48 are formed thereon. The data line 34 supplies a data signal to the source electrode 38 of the thin film transistor portion.

게이트라인부와 데이터라인부의 유기보호막(48)은 게이트라인(32) 및 데이터라인(34)과 대응되는 영역에서 상대적으로 돌출된 돌출부(A,B)를 형성하게 된다. 이상적인 돌출부(A,B)는 TFT와 대응되는 영역보다 약 500Å정도 돌출되게 형성된다. 게이트라인(32)과 대응되는 돌출부(B)의 길이(d)는 약 6~8.5㎛로 형성되며, 바람직하게는 7㎛ 정도로 형성된다. 데이터라인(34)과 대응되는 돌출부(A)의 길이(C)는 약 4~6.5㎛로 형성되며, 바람직하게는 약 4㎛ 정도로 형성된다. 또한, 데이터라인(34)의 가로길이는 바람직하게 약 10㎛로 , 게이트라인(32)의 가로길이는 바람직하게 약 15㎛로 형성된다.The organic passivation layer 48 of the gate line part and the data line part may form protrusions A and B which protrude relatively in a region corresponding to the gate line 32 and the data line 34. The ideal protrusions A and B are formed to protrude about 500 mm from the area corresponding to the TFT. The length d of the protrusion B corresponding to the gate line 32 is formed to about 6 ~ 8.5㎛, preferably about 7㎛. The length C of the protrusion A corresponding to the data line 34 is about 4 to 6.5 μm, and preferably about 4 μm. In addition, the width of the data line 34 is preferably about 10 μm, and the length of the gate line 32 is preferably about 15 μm.

이러한 돌출부(A,B)를 갖는 유기보호막(48) 상에 형성되는 화소전극(52)은 종래와 동일한 면적을 갖게 됨과 동시에 화소전극(52)과 신호라인(32,34)의 중첩영역이 줄어들어 기생캐패시터가 감소하게 된다.The pixel electrode 52 formed on the organic passivation layer 48 having the protrusions A and B has the same area as the conventional one, and at the same time the overlapping area of the pixel electrode 52 and the signal lines 32 and 34 is reduced. Parasitic capacitors are reduced.

이를 상세히 설명하면, 절연층(42,48)을 사이에 두고 중첩되는 화소전극(52)과 신호라인(32,34)은 각각 다른 전위를 가지고 모여 있어 이들 인접 부분에서 전기력선이 상쇄가 된다.In detail, the pixel electrodes 52 and the signal lines 32 and 34 overlapping each other with the insulating layers 42 and 48 interposed therebetween have different potentials so that electric field lines cancel each other.

종래의 평탄한 화소전극에 비하여 오목하게 형성된 화소전극(52)은 도 5a에 도시된 바와 같이 신호라인(32,34)과 거리가 상대적으로 멀게 형성된다. 상대적으로 먼 화소전극(52)과 신호라인(32,34)간의 거리에 의해 전기력선이 상쇄되는 양이 상대적으로 적게 된다. 이에 따라, 자유에너지가 높아져 액정의 움직임이 상대적으로 활발해져 회위(disclination)영역이 줄어들게 된다.As illustrated in FIG. 5A, the pixel electrode 52 which is concave than the conventional flat pixel electrode is formed to be relatively far from the signal lines 32 and 34. Due to the distance between the relatively distant pixel electrode 52 and the signal lines 32 and 34, the amount of electric field lines canceled is relatively small. Accordingly, the free energy is increased, the movement of the liquid crystal is relatively active, and the disclination area is reduced.

반면에, 종래의 평탄한 화소전극에 비하여 볼록하게 형성된 화소전극(52)은 도 5b에 도시된 바와 같이 신호라인(32,34)과 거리가 상대적으로 가깝게 된다. 상대적으로 가까워진 화소전극(52)과 신호라인(32,34)간의 거리에 의해 전기력선이 상쇄되는 양이 많게 된다. 이에 따라, 도 6에 도시된 바와 같이 자유에너지가 낮은 부분이 넓게 분포되어 액정의 움직임이 작아져 회위(disclination)영역이 넓어지게 되므로 회위영역에서 화면이 하얗게 보이는 문제점이 있다.On the other hand, the convex pixel electrode 52 has a relatively close distance to the signal lines 32 and 34, as shown in FIG. 5B. The amount of electric field lines is canceled by the distance between the pixel electrode 52 and the signal lines 32 and 34 that are relatively close. As a result, as shown in FIG. 6, a portion having low free energy is widely distributed, so that the movement of the liquid crystal becomes smaller, so that a disclination area is widened, so that the screen is white in the revolving area.

이에 따라, 평탄하게 화소전극을 형성하면 볼록한 화소전극(52)보다 자유 에너지가 상대적으로 조금 높아져 액정의 움직임이 생기게 되고, 이를 오목하게 화소전극(52)을 만들면 자유 에너지가 더 높아져 액정의 움직임이 평탄한 화소전극(52)보다 활발해져 회위영역이 줄어듬을 알 수 있다.Accordingly, when the pixel electrode is formed flat, the free energy is relatively higher than that of the convex pixel electrode 52, thereby causing the liquid crystal to move. When the pixel electrode 52 is concave, the free energy becomes higher and the liquid crystal moves. It can be seen that the active region is smaller than the flat pixel electrode 52, so that the convex region is reduced.

도 7a 및 도 7b은 화소전극(52)과 신호라인(32,34) 간의 거리에 따른 투과율을 나타내는 도면이다. 도면의 가로축은 화소전극(52)과 신호라인(32,34) 간의 거리를, 세로축은 빛의 투과율을 나타내며, A는 평탄한 화소전극을, B는 오목한 화소전극을, C는 볼록한 화소전극을 각각 나타낸다.7A and 7B illustrate transmittance according to the distance between the pixel electrode 52 and the signal lines 32 and 34. In the figure, the horizontal axis represents the distance between the pixel electrode 52 and the signal lines 32 and 34, the vertical axis represents the light transmittance, A is a flat pixel electrode, B is a concave pixel electrode, and C is a convex pixel electrode. Indicates.

도 7a를 참조하면, 게이트라인(32)과 오목하게 형성되는 화소전극(52)의 제2 중첩영역(a2)은 종래보다 투과율이 약 10%정도 감소하여 1㎛정도 감소하게 되며, 제1 중첩영역(a1)은 종래보다 투과율이 약 2%정도 감소하여 0.2㎛정도 감소하게 된다. 이에 따라, 게이트라인(32)과 화소전극(52)의 제1 중첩영역(a1)은 약 2~4㎛정도, 제2 중첩영역(a2)은 약 3~5㎛정도로 형성된다.Referring to FIG. 7A, in the second overlapping region a2 of the gate electrode 32 and the concave pixel electrode 52, the transmittance is reduced by about 10% compared to the prior art, and thus decreases by about 1 μm. The area a1 has a transmittance of about 2% and decreases by about 0.2 μm. Accordingly, the first overlapping region a1 of the gate line 32 and the pixel electrode 52 is formed to be about 2 to 4 µm and the second overlapping region a2 is about 3 to 5 µm.

도 7b를 참조하면, 데이터라인(34)과 오목하게 형성되는 화소전극(52)의 제2 중첩영역(b2)은 종래보다 투과율이 4.5%정도 감소하여 약 0.5㎛정도 감소하게 되며, 제1 중첩영역(b1)은 거의 변화가 없다. 이에 따라, 데이터라인(34)과 화소전극(52)의 제1 중첩영역(b1)은 약 0~2㎛ 정도로, 제2 중첩영역(b2)은 약 1.5~3.5㎛ 정도로 형성된다.Referring to FIG. 7B, the second overlapping region b2 of the data line 34 and the concave pixel electrode 52 has a transmittance of about 4.5%, which is reduced by about 0.5 μm, and the first overlap of the first overlapping region b2 of the pixel electrode 52. The area b1 has almost no change. Accordingly, the first overlapping region b1 of the data line 34 and the pixel electrode 52 is formed to about 0 to 2 μm, and the second overlapping region b2 is about 1.5 to 3.5 μm.

이러한 오목한 유기보호막(48)을 갖는 액정표시소자의 제조방법은 도 8a 내지 도 8g를 결부하여 설명하기로 한다.A method of manufacturing a liquid crystal display device having such a concave organic protective film 48 will be described with reference to FIGS. 8A to 8G.

도 8a를 참조하면, 기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트금속층이 증착된다. 게이트금속층으로는 알루미늄(Al) 또는 구리(Cu) 등이 형성된다. 이어서, 게이트금속층을 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝함으로써 게이트라인(32) 및 게이트전극(36)이 형성된다.Referring to FIG. 8A, a gate metal layer is deposited on the substrate 31 by a deposition method such as sputtering. Aluminum (Al), copper (Cu), or the like is formed as the gate metal layer. Subsequently, the gate line 32 and the gate electrode 36 are formed by patterning the gate metal layer by a photolithography process including an etching process.

도 8b를 참조하면, 게이트라인(32) 및 게이트전극(36)이 형성된 기판(31) 상에 게이트절연막(42)이 형성된다. 게이트절연막(42)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 사용된다. 게이트절연막(42) 상에는 제1 및 제2 반도체층이 화학기상증착(Chemical Vapor Deposition) 방법으로 연속증착된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성된다. 이어서, 제1 및 제2 반도체층이 건식식각(Dry Etching) 공정을 포함하는 포토리쏘그래피 방법으로 패터닝됨으로써 활성층(44) 및 오믹접촉층(46)이 형성된다.Referring to FIG. 8B, a gate insulating layer 42 is formed on the substrate 31 on which the gate line 32 and the gate electrode 36 are formed. The gate insulating layer 42 is formed of an inorganic insulating material, silicon oxide (SiOx) or silicon nitride (SiNx). On the gate insulating layer 42, the first and second semiconductor layers are continuously deposited by chemical vapor deposition. The first semiconductor layer is formed of amorphous silicon that is not doped with impurities, and the second semiconductor layer is formed of amorphous silicon doped with N or P impurities. Subsequently, the first and second semiconductor layers are patterned by a photolithography method including a dry etching process to form an active layer 44 and an ohmic contact layer 46.

도 8c를 참조하면, 활성층(44) 및 오믹접촉층(46)이 형성된 게이트절연막(42) 상에 CVD방법 또는 스퍼터링(sputtering) 등의 증착방법으로 데이터금속층이 증착된다. 데이터금속층은 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 이어서, 데이터금속층은 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 데이터라인(34)과 소스전극(38) 및 드레인전극(40)이 형성된다. 그 다음, 소스전극(38)과 드레인전극(40) 사이로 노출된 오믹접촉층(46)이 건식식각 공정으로 제거되어 소스전극(38)과 드레인전극(40)을 분리시킨다. 오믹접촉층(46)이 일부 제거됨으로써 활성층(44)에서 소스 및 드레인전극(38,40)사이의 게이트전극(36)과 대응하는 부분은 채널이 된다.Referring to FIG. 8C, a data metal layer is deposited on the gate insulating layer 42 on which the active layer 44 and the ohmic contact layer 46 are formed by a deposition method such as a CVD method or sputtering. The data metal layer is formed of chromium (Cr) or molybdenum (Mo). Subsequently, the data metal layer is patterned by a photolithography process including a wet etching process to form the data line 34, the source electrode 38, and the drain electrode 40. Next, the ohmic contact layer 46 exposed between the source electrode 38 and the drain electrode 40 is removed by a dry etching process to separate the source electrode 38 and the drain electrode 40. By partially removing the ohmic contact layer 46, the portion of the active layer 44 corresponding to the gate electrode 36 between the source and drain electrodes 38 and 40 becomes a channel.

도 8d를 참조하면, 데이터라인(34), 소스 및 드레인전극(38,40)이 형성된 게이트절연막(42) 상에 유기절연물질(48a)이 형성된다. 유기절연물질(48a)의 재료로는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물이 이용된다.Referring to FIG. 8D, an organic insulating material 48a is formed on the gate insulating layer 42 on which the data lines 34, the source and drain electrodes 38 and 40 are formed. As the material of the organic insulating material 48a, an organic insulating material having a low dielectric constant such as an acryl organic compound, Teflon, BCB (benzocyclobutene), cytotope, or perfluorocyclobutane (PFCB) is used.

이 유기절연물질(48a) 상에는 포토레지스트(54)가 균일한 두께로 전면 도포된다. 이어서, 포토레지스트(54) 상에는 마스크(56)가 정렬된다. 마스크(56)로는포토레지스트(54)를 상이한 두께로 패터닝하는 반투과 마스크 또는 슬릿 마스크(Slit mask)가 이용된다. 마스크(56)는 입사광의 광량 전부를 투과시키는 투과부(56a), 입사광의 광량 전부를 차단하는 차단부(56c) 및 반투과물질로 형성되어 입사광의 일부를 투과하는 반투과부(56b)로 구성된다.On this organic insulating material 48a, the photoresist 54 is entirely coated with a uniform thickness. Subsequently, the mask 56 is aligned on the photoresist 54. As the mask 56, a transflective mask or a slit mask for patterning the photoresist 54 to different thicknesses is used. The mask 56 is composed of a transmissive portion 56a for transmitting all the amount of incident light, a blocking portion 56c for blocking all the amount of incident light, and a transflective portion 56b formed of a semi-transmissive material and transmitting a portion of the incident light. .

도 8e를 참조하면, 마스크(56)가 정렬된 상태에서 포토레지스트(54)는 노광 및 현상공정과 습식식각 공정에 의해 패터닝하여 포토레지스트패턴(58)이 형성된다. 포토레지스트패턴(58) 접촉홀이 형성될 위치를 제외한 나머지 영역에 남게 된다. 즉, 데이터라인(34)과 게이트라인(32)과 대응되는 영역에 형성되는 포토레지스트 패턴(58)은 대략 최초 두께를 가지게 되며, 그 이외의 나머지 부분에서 최초 두께의 10∼50%의 두께를 가지게 된다.Referring to FIG. 8E, in the state where the mask 56 is aligned, the photoresist 54 is patterned by an exposure and development process and a wet etching process to form a photoresist pattern 58. The photoresist pattern 58 is left in the remaining area except for the position where the contact hole is to be formed. That is, the photoresist pattern 58 formed in the region corresponding to the data line 34 and the gate line 32 has an approximately initial thickness, and the remaining thickness of the photoresist pattern 58 is 10 to 50% of the initial thickness. Have.

도 8f를 참조하면, 포토레지스트 패턴(58)을 마스크로 하여 유기절연물질(48a)이 패터닝된다. 이에 따라, 투과부와 대응되는 영역에서는 접촉홀(54)이 형성되며, 차단부와 대응되는 영역에서는 오목한 보호층영역이 형성되며, 반투과부에서는 상대적으로 평탄한 보호층영역이 형성된다.Referring to FIG. 8F, the organic insulating material 48a is patterned using the photoresist pattern 58 as a mask. Accordingly, the contact hole 54 is formed in the region corresponding to the transmissive portion, a concave protective layer region is formed in the region corresponding to the blocking portion, and a relatively flat protective layer region is formed in the transflective portion.

하부기판(31) 상에 잔존하는 포토레지스트 잔류물은 스트립액을 이용한 박리공정에 의해 제거된다.The photoresist residue remaining on the lower substrate 31 is removed by a stripping process using a stripping liquid.

도 8g를 참조하면, 보호층(48) 상에 스터퍼링(sputtering) 등과 같은 증착방법으로 투명전극층이 형성된다. 투명전극층의 재질로는 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 중 어느 하나로 선택될 수 있다. 이어서, 투명전극층이 식각공정을포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 화소전극(52)이 형성된다. 이에 따라, 화소전극(52)은 데이터라인(34) 및 게이트라인(32)과 대응되는 영역에서 오목하게 형성된다. 화소전극(52)은 유기절연막(48) 상에 형성된 접촉홀(50)을 통해 드레인전극(40)과 접속된다.Referring to FIG. 8G, the transparent electrode layer is formed on the protective layer 48 by a deposition method such as sputtering. The material of the transparent electrode layer may be selected from any one of indium tin oxide (ITO), tin oxide (TO), and indium zinc oxide (IZO). Subsequently, the pixel electrode 52 is formed by patterning the transparent electrode layer by a photolithography process including an etching process. Accordingly, the pixel electrode 52 is concave in the region corresponding to the data line 34 and the gate line 32. The pixel electrode 52 is connected to the drain electrode 40 through the contact hole 50 formed on the organic insulating film 48.

상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 신호라인과 대응되는 화소전극 하부에 형성되는 보호막을 돌출부를 갖도록 형성한다. 이에 따라, 화소전극이 신호라인에 중첩되면서 신호라인의 돌출부의 측면까지 형성되어 신호라인과 화소전극의 중첩영역이 줄어들어 기생캐패시턴스를 줄일 수 있다. 줄어든 기생캐패시턴스로 인해 화질이 향상된다.As described above, the liquid crystal display device and the method of manufacturing the same according to the present invention form a protective film formed under the pixel electrode corresponding to the signal line to have a protrusion. As a result, the pixel electrode overlaps the signal line and is formed to the side of the protrusion of the signal line, thereby reducing the overlapping area between the signal line and the pixel electrode, thereby reducing parasitic capacitance. Reduced parasitic capacitance results in better image quality.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (10)

기판 상에 형성되며, 스캐닝신호가 공급되는 게이트라인과,A gate line formed on the substrate and supplied with a scanning signal; 상기 게이트라인과 교차되며 데이터신호가 공급되는 데이터라인과,A data line crossing the gate line and supplied with a data signal; 상기 게이트라인에 연결되는 게이트전극과,A gate electrode connected to the gate line; 상기 데이터라인에 연결되는 소스전극과,A source electrode connected to the data line; 상기 소스전극과 대향되게 형성되는 드레인전극과,A drain electrode formed to face the source electrode; 상기 게이트라인과 데이터라인과 대응되는 영역에서 돌출되어 형성되는 유기보호막과,An organic passivation layer protruding from a region corresponding to the gate line and the data line; 상기 유기보호막의 돌출영역의 일부분까지 신장되어 상기 유기보호막 상에 형성되는 화소전극을 구비하는 것을 특징으로 하는 액정표시소자.And a pixel electrode which extends to a part of the protruding region of the organic passivation layer and is formed on the organic passivation layer. 제 1 항에 있어서,The method of claim 1, 상기 화소전극은 상기 유기보호막의 돌출영역의 측면까지 신장되어 형성되는 것을 특징으로 하는 액정표시소자.The pixel electrode is formed to extend to the side of the protruding region of the organic protective film. 제 1 항에 있어서,The method of claim 1, 상기 화소전극은 상기 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되는 것을 특징으로 하는 액정표시소자.And the pixel electrode is formed to overlap both sides of the gate line at 2 to 5 탆, respectively. 제 1 항에 있어서,The method of claim 1, 상기 화소전극은 상기 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 하는 액정표시소자.And the pixel electrode is formed so that both sides of the data line overlap each other at 0 to 3.5 占 퐉. 제 1 항에 있어서,The method of claim 1, 상기 유기보호막의 돌출영역은 상대적으로 평탄한 유기보호막의 영역보다 500Å정도 두꺼운 것을 특징으로 하는 액정표시소자.And a protruding region of the organic protective layer is about 500 GPa thicker than a region of a relatively flat organic protective layer. 제 1 항에 있어서,The method of claim 1, 상기 게이트라인과 중첩부분에 형성되는 유기보호막의 돌출영역의 길이는 약 6~8.5㎛인 것을 특징으로 하는 액정표시소자.The length of the protruding region of the organic passivation layer formed on the gate line overlapping with the gate line is about 6 ~ 8.5㎛. 제 1 항에 있어서,The method of claim 1, 상기 데이터라인과 중첩부분에 형성되는 유기보호막의 돌출영역의 길이는 약 4~6.5㎛인 것을 특징으로 하는 액정표시소자.The length of the protruding region of the organic passivation layer formed on the data line and the overlapping portion is about 4 ~ 6.5㎛. 기판 상에 게이트전극과 게이트라인을 형성하는 단계와,Forming a gate electrode and a gate line on the substrate; 상기 기판 상에 게이트절연막을 형성하는 단계와,Forming a gate insulating film on the substrate; 상기 게이트절연막 상에 반도체층을 형성하는 단계와,Forming a semiconductor layer on the gate insulating film; 상기 게이트절연막 상에 데이터라인, 소스 및 드레인전극을 형성하는 단계와,Forming a data line, a source and a drain electrode on the gate insulating film; 상기 데이터라인 및 게이트라인과 대응되는 영역에서 돌출되는 유기보호막을 형성하는 단계와,Forming an organic passivation layer protruding from a region corresponding to the data line and the gate line; 상기 유기보호막의 돌출영역의 일부분까지 신장되어 상기 유기보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.And forming a pixel electrode on the organic passivation layer to extend to a part of the protruding region of the organic passivation layer. 제 8 항에 있어서,The method of claim 8, 상기 화소전극은 상기 게이트라인의 양측을 각각 2∼5㎛로 중첩되게 형성되며, 상기 데이터라인의 양측을 각각 0∼3.5㎛로 중첩되게 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.The pixel electrode is formed so that both sides of the gate line overlap each other 2 to 5㎛, and both sides of the data line are formed overlapping each other 0 to 3.5㎛. 제 8 항에 있어서,The method of claim 8, 상기 유기보호막의 돌출영역은 상대적으로 평탄한 유기보호막의 영역보다 500Å정도 두꺼운 것을 특징으로 하는 액정표시소자의 제조방법.The protruding region of the organic protective layer is about 500 GPa thicker than the region of the relatively flat organic protective layer.
KR10-2001-0088086A 2001-12-29 2001-12-29 Liquid Crystal Display Device and Fabricating Method Thereof KR100453162B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088086A KR100453162B1 (en) 2001-12-29 2001-12-29 Liquid Crystal Display Device and Fabricating Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088086A KR100453162B1 (en) 2001-12-29 2001-12-29 Liquid Crystal Display Device and Fabricating Method Thereof

Publications (2)

Publication Number Publication Date
KR20030057966A true KR20030057966A (en) 2003-07-07
KR100453162B1 KR100453162B1 (en) 2004-10-15

Family

ID=32215723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088086A KR100453162B1 (en) 2001-12-29 2001-12-29 Liquid Crystal Display Device and Fabricating Method Thereof

Country Status (1)

Country Link
KR (1) KR100453162B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381984B2 (en) 2004-11-19 2008-06-03 Samsung Sdi Co., Ltd. Thin film transistor and flat panel display including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381984B2 (en) 2004-11-19 2008-06-03 Samsung Sdi Co., Ltd. Thin film transistor and flat panel display including the same

Also Published As

Publication number Publication date
KR100453162B1 (en) 2004-10-15

Similar Documents

Publication Publication Date Title
US7259821B2 (en) In-plane switching LCD device
KR101286544B1 (en) Liquid crystal display device and method for fabricating the same
KR100682358B1 (en) Liquid Crystal Dispaly Panel And Method For Fabricating The Same
KR100456137B1 (en) Array Substrate of Liquid Crystal Display and Fabricating Method Thereof
US6459465B1 (en) Liquid crystal panel for IPS mode liquid crystal display device and method for fabricating the same
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
US7688417B2 (en) Thin film transistor array panel and method for manufacturing the same
US20080180623A1 (en) Liquid crystal display device
US7118947B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
US6876416B2 (en) Liquid crystal display apparatus having alignment film and method of manufacturing the same
US20060132693A1 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
US7230658B2 (en) Array substrate with driving TFT and synchronization adjustment TFT
EP1865371A2 (en) Liquid crystal display panel and method of manufacturing the same
US7061566B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US20090309822A1 (en) Array substrate for in-plane switching mode liquid crystal display device
KR20050001936A (en) Thin film transistor and manufacturing method thereof and thin film transistor array substrate and manufacturing method thereof using the same
KR101157222B1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
US7180563B2 (en) Array substrate and fabrication method for in-plane switching mode liquid crystal display device having pixel electrode overlapping common line and adjacent gate line
KR20040061503A (en) liquid crystal display device and method for fabricating the same
US7683371B2 (en) Display panel and method for manufacturing the same
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
US7986381B2 (en) Array substrate for a liquid crystal display device and method of manufacturing the same
KR100776514B1 (en) Liquid Crystal Display and Fabricating Method Thereof
KR100453162B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR20050042989A (en) Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee