KR20030050828A - array panel of liquid crystal display devices and manufacturing method of the same - Google Patents
array panel of liquid crystal display devices and manufacturing method of the same Download PDFInfo
- Publication number
- KR20030050828A KR20030050828A KR1020010081361A KR20010081361A KR20030050828A KR 20030050828 A KR20030050828 A KR 20030050828A KR 1020010081361 A KR1020010081361 A KR 1020010081361A KR 20010081361 A KR20010081361 A KR 20010081361A KR 20030050828 A KR20030050828 A KR 20030050828A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- liquid crystal
- data line
- crystal display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133519—Overcoatings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
Description
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device and a manufacturing method thereof.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.A liquid crystal display device may be formed in various forms, and an active matrix liquid crystal display (AM-LCD) is attracting the most attention because of its excellent resolution and ability to implement video.
이러한 액정 표시 장치는 하부 기판에 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열되어 있다.In the liquid crystal display, a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner on a lower substrate.
박막 트랜지스터는 게이트 전극과 소스 및 드레인 전극, 그리고 액티브층을 포함하며, 이러한 박막 트랜지스터를 가지는 어레이 기판은 다수의 막을 증착하고 패터닝하는 과정을 거쳐 형성된다. 이때, 상부의 패턴을 하부의 패턴과 위치를 맞추어 식각함으로써 제조하는데, 패턴을 정렬시키는 과정에서 기판 상의 어느 한쪽 부분에서는 패턴이 일치하는 것으로 보일지라도, 다른 부분, 특히 일치된 패턴의 반대쪽 부분에서는 상부와 하부의 패턴이 조금씩 어긋날 수 있다. 일반적인 박막 트랜지스터는 소스 및 드레인 전극 사이의 채널이 "l"자형을 가지는데, 이러한 박막 트랜지스터는 위치가 조금이라도 어긋날 경우 박막 트랜지스터의 채널 폭과 길이가 쉽게 변하게 된다. 따라서, 채널 폭과 길이의 변화는 박막 트랜지스터의 전류를 변화시켜 깜빡거림(flicker)을 발생시키게 된다.The thin film transistor includes a gate electrode, a source and a drain electrode, and an active layer, and the array substrate having the thin film transistor is formed by depositing and patterning a plurality of films. At this time, the upper pattern is manufactured by etching the lower pattern to match the position of the lower pattern. In the process of aligning the pattern, the pattern may be matched in one part on the substrate, but in the other part, especially in the opposite part of the matched pattern. The patterns at the bottom and the bottom may shift slightly. In general thin film transistors, the channel between the source and drain electrodes has an "l" shape, and the thin film transistor easily changes the channel width and length of the thin film transistor when the position is slightly shifted. Therefore, the change in the channel width and the length causes the current of the thin film transistor to change, causing flicker.
최근에는 이러한 문제를 방지하기 위해 채널의 모양을 변화시킨 구조가 제시되었다.Recently, in order to prevent such a problem, a structure of changing the shape of a channel has been proposed.
이하, 첨부한 도면을 참조하여 종래의 액정 표시 장치에 대해 상세히 설명한다.Hereinafter, a liquid crystal display according to the related art will be described in detail with reference to the accompanying drawings.
도 1은 종래의 액정 표시 장치에 대한 평면도이고, 도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도이다.1 is a plan view of a conventional liquid crystal display, and FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.
도 1 및 도 2에 도시한 바와 같이, 종래의 액정 표시 장치용 어레이 기판에서는 가로 방향으로 게이트 배선(21)이 형성되어 있고, 게이트 배선(21)에서 세로 방향으로 이어진 부분과 게이트 배선(21)의 일부로 이루어진 게이트 전극(22)이 형성되어 있다. 게이트 배선(21) 및 게이트 전극(22) 상부에는 게이트 절연막(30)이형성되어 있고, 그 위에 액티브층(41)과 오믹 콘택층(51, 52)이 차례로 형성되어 있다. 여기서, 액티브층(41)과 오믹 콘택층(51, 52)은 게이트 전극(22) 상부에 위치한다.1 and 2, in a conventional array substrate for a liquid crystal display device, a gate wiring 21 is formed in a horizontal direction, and a portion extending in the vertical direction from the gate wiring 21 and the gate wiring 21. A gate electrode 22 consisting of a portion is formed. The gate insulating film 30 is formed on the gate wiring 21 and the gate electrode 22, and the active layer 41 and the ohmic contact layers 51 and 52 are sequentially formed thereon. The active layer 41 and the ohmic contact layers 51 and 52 are positioned on the gate electrode 22.
다음, 오믹 콘택층(51, 52) 상부에는 데이터 배선(61)과 소스 및 드레인 전극(62, 63)이 형성되어 있고, 게이트 배선(21)과 일부 중첩하는 커패시터 전극(65)이 형성되어 있다. 데이터 배선(61)은 세로 방향으로 연장되어 게이트 배선(21)과 교차함으로써 화소 영역을 정의하며, 데이터 배선(61)의 일부 및 데이터 배선(61)에서 가로 방향으로 연장된 부분으로 이루어진 소스 전극(62)은 게이트 전극(22)과 중첩되어 있고, 드레인 전극(63)은 데이터 배선(61) 및 소스 전극(62)과 이격되어 있는데, 일끝이 게이트 전극(22)과 중첩하며 타끝은 화소 영역에 위치한다. 따라서, 소스 및 드레인 전극(62, 63) 사이 부분, 즉 박막 트랜지스터의 채널은 "L"자 모양을 이루며, 이러한 "L"자 모양의 채널은 채널 폭과 길이의 변화가 적어 깜빡거림 현상이 나타나지 않는다. 한편, 커패시터 전극(65)은 게이트 배선(21)과 함께 스토리지 커패시터를 이룬다.Next, the data wiring 61 and the source and drain electrodes 62 and 63 are formed on the ohmic contact layers 51 and 52, and the capacitor electrode 65 partially overlapping the gate wiring 21 is formed. . The data line 61 extends in the vertical direction and intersects the gate line 21 to define the pixel area, and includes a source electrode (a part of the data line 61 and a portion extending in the horizontal direction from the data line 61). 62 is overlapped with the gate electrode 22, and the drain electrode 63 is spaced apart from the data line 61 and the source electrode 62. One end thereof overlaps the gate electrode 22 and the other end thereof is disposed in the pixel region. Located. Accordingly, the portion between the source and drain electrodes 62 and 63, that is, the channel of the thin film transistor has an "L" shape, and the "L" shaped channel has a small change in channel width and length, causing flickering. Do not. On the other hand, the capacitor electrode 65 forms a storage capacitor together with the gate wiring 21.
다음, 데이터 배선(61)과 소스 및 드레인 전극(62, 63) 그리고 커패시터 전극(65) 상부에는 무기 절연막으로 이루어진 보호층(70)이 형성되어 있으며, 보호층(70)은 드레인 전극(63)의 일부를 드러내는 제 1 콘택홀(71) 및 커패시터 전극(65)을 일부 드러내는 제 2 콘택홀(72)을 가진다.Next, a passivation layer 70 made of an inorganic insulating layer is formed on the data line 61, the source and drain electrodes 62 and 63, and the capacitor electrode 65, and the passivation layer 70 is a drain electrode 63. It has a first contact hole 71 exposing a portion of and a second contact hole 72 exposing a portion of the capacitor electrode 65.
이어, 보호층(70) 상부의 화소 영역에는 투명한 도전 물질로 이루어진 화소 전극(81)이 형성되어 있다. 화소 전극(81)은 제 1 콘택홀(71)을 통해 드레인전극(63)과 연결되고, 게이트 배선(21) 및 커패시터 전극(65)과 중첩하여 제 2 콘택홀(72)을 통해 커패시터 전극(65)과 연결된다. 여기서, 화소 전극(81)이 게이트 배선(21)과 중첩하는 폭(c)은 약 7 ㎛ 정도이며, 화소 전극(81)은 데이터 배선(61) 및 소스 전극(62)과 일정 간격(a, b)을 가지고 떨어져 있는데, 이때, 화소 전극(81)과 데이터 배선(61) 및 화소 전극(81)과 소스 전극(62) 사이(a, b)의 간격은 적어도 3 ㎛ 이상이 되는 것이 바람직하다. 이는 화소 전극(81)과 데이터 배선(61) 및 소스 전극(62)이 중첩되는 경우, 화소전극(81)과 데이터 배선(61) 사이에 기생 커패시터(parasitic capacitor)가 존재하여 수직 크로스 토크(cross-talk)가 발생하고, 이러한 크로스 토크는 플리커(flicker) 현상을 야기시켜 소자의 화질이 저하되기 때문이다.Subsequently, a pixel electrode 81 made of a transparent conductive material is formed in the pixel area on the passivation layer 70. The pixel electrode 81 is connected to the drain electrode 63 through the first contact hole 71, and overlaps the gate wiring 21 and the capacitor electrode 65 to pass through the second contact hole 72. 65). Here, the width c of the pixel electrode 81 overlapping the gate wiring 21 is about 7 μm, and the pixel electrode 81 is spaced apart from the data wiring 61 and the source electrode 62 by a predetermined distance a, b) apart from each other, wherein the distance between the pixel electrode 81 and the data wiring 61 and the pixel electrode 81 and the source electrode 62 (a, b) is preferably at least 3 μm. . This is because when the pixel electrode 81 overlaps the data line 61 and the source electrode 62, a parasitic capacitor exists between the pixel electrode 81 and the data line 61 so that vertical crosstalk (cross talk) occurs. -talk occurs, and this cross talk causes flicker, which degrades device quality.
이와 같은 구조의 어레이 기판을 컬러 필터와 블랙 매트릭스 및 공통 전극을 포함하는 기판과 배치시키고, 두 기판 사이에 액정을 주입함으로써 액정 표시 장치를 형성할 수 있다.The liquid crystal display may be formed by disposing an array substrate having such a structure as a substrate including a color filter, a black matrix, and a common electrode, and injecting liquid crystal between the two substrates.
그런데, 액정 표시 장치는 스스로 빛을 발하지 못하므로 별도의 광원이 필요하다. 따라서, 액정 표시 장치의 배면에 백라이트를 배치하여 이를 광원으로 이용하는데, 이러한 백라이트는 액정 표시 장치 소비전력의 약 60% 이상을 차지한다. 액정 표시 장치의 휘도를 향상시키기 위해서는 백라이트의 밝기를 높여야 하지만 이는 전력의 소모가 매우 크기 때문에, 전력 소모를 줄이면서 휘도를 높이기 위해서는 액정 표시 장치의 개구율을 향상시켜야 한다.However, the liquid crystal display does not emit light by itself and thus requires a separate light source. Therefore, the backlight is disposed on the rear surface of the liquid crystal display and used as a light source. The backlight occupies about 60% or more of the power consumption of the liquid crystal display. In order to improve the brightness of the liquid crystal display, the brightness of the backlight must be increased, but since the power consumption is very large, the aperture ratio of the liquid crystal display should be improved to increase the brightness while reducing the power consumption.
한편, 종래의 어레이 기판을 포함하는 액정 표시 장치에서 화소 전극과 상부기판의 공통 전극 사이에 전기장이 형성될 경우, 화소 전극의 가장자리 부분(도 1의 A)에서는 왜곡된 전기장이 발생하게 된다. 이로 인해, 화소 전극 가장자리에 위치하는 액정 분자의 배열이 달라져 이 부분에서 빛샘이 발생하게 되는데, 이러한 빛샘은 화소 영역 내에까지 나타나 액정 표시 장치의 대비비(contrast ratio)를 저하시키게 된다.On the other hand, when the electric field is formed between the pixel electrode and the common electrode of the upper substrate in the liquid crystal display including the conventional array substrate, the distorted electric field is generated at the edge portion (A of FIG. 1) of the pixel electrode. As a result, the arrangement of the liquid crystal molecules positioned at the edges of the pixel electrode is changed, and light leakage occurs in this portion, and the light leakage appears in the pixel region, thereby reducing the contrast ratio of the liquid crystal display.
도 3에는 종래의 어레이 기판을 이용한 액정 표시 장치를 블랙(black) 모드로 동작시킨 경우를 도시하였다. 도시한 바와 같이, 액정 표시 장치를 블랙 모드로 동작시킬 때, 게이트 배선 근처(B)에서는 왜곡된 전기장에 의해 빛이 새는 현상이 나타나게 된다.3 illustrates a case in which a liquid crystal display using a conventional array substrate is operated in a black mode. As shown in the figure, when the liquid crystal display is operated in the black mode, light leakage occurs due to the distorted electric field near the gate wiring (B).
블랙 매트릭스의 폭을 넓게 형성함으로써 빛샘을 막을 수는 있으나, 이러한 경우 개구율이 작아지는 문제가 있다.Although light leakage can be prevented by forming a wider black matrix, in this case, there is a problem that the aperture ratio becomes small.
본 발명은 상기한 종래의 문제를 해결하기 위해 안출된 것으로서, 본 발명의 목적은 신호 간섭 없이 개구율을 향상시키고 빛샘을 방지할 수 있는 액정 표시 장치용 어레이 기판 및 그의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide an array substrate for a liquid crystal display device and a manufacturing method thereof, which can improve aperture ratio and prevent light leakage without signal interference.
도 1은 종래의 액정 표시 장치용 어레이 기판에 대한 평면도.1 is a plan view of a conventional array substrate for a liquid crystal display device.
도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1. FIG.
도 3은 종래의 액정 표시 장치에서 빛이 새는 영역을 도시한 도면.3 is a view showing a light leaking area in a conventional liquid crystal display.
도 4는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도.4 is a plan view of an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 5는 도 4에서 Ⅴ-Ⅴ선을 따라 자른 단면도.FIG. 5 is a cross-sectional view taken along the line VV of FIG. 4. FIG.
도 6는 도 4에서 Ⅵ-Ⅵ선을 따라 자른 단면도.6 is a cross-sectional view taken along the line VI-VI in FIG. 4.
도 7은 도 4에서 Ⅶ-Ⅶ선을 따라 자른 단면도.7 is a cross-sectional view taken along the line VII-VII of FIG. 4.
도 8a 내지 도 8e와 도 9a 내지 도 9e는 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 단면도.8A to 8E and 9A to 9E are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device according to the present invention.
도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도.10 is a plan view of an array substrate for a liquid crystal display according to another exemplary embodiment of the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
121 : 게이트 배선122 : 게이트 전극121: gate wiring 122: gate electrode
141 : 액티브층161 : 데이터 배선141: active layer 161: data wiring
162 : 소스 전극163 : 드레인 전극162: source electrode 163: drain electrode
165 : 커패시터 전극171 : 제 1 콘택홀165 capacitor electrode 171 first contact hole
172 : 제 2 콘택홀181 : 화소 전극172: second contact hole 181: pixel electrode
상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치용 어레이 기판에서는 절연 기판 상부에 게이트 배선과 게이트 배선에 연결된 게이트 전극이 형성되어 있고, 그 위에 게이트 절연막이 형성되어 이들을 덮고 있다. 게이트 절연막 위에는 액티브층이 형성되어 있고, 그 위에 오믹 콘택층이 형성되어 있다. 다음, 오믹 콘택층 상부에 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과, 데이터 배선에 연결된 소스 전극, 그리고 게이트 전극을 중심으로 소스 전극과 마주 대하는 드레인 전극이 형성되어 있다. 이어, 드레인 전극을 드러내는 콘택홀을 가지며 유기 절연물질로 이루어진 보호층이 데이터 배선과 소스 및 드레인 전극을 덮고 있다. 다음, 보호층 상부의 화소 영역에는 게이트 배선 및 데이터 배선과 중첩하는 화소 전극이 형성되어 있다.In the array substrate for a liquid crystal display device according to the present invention for achieving the above object, a gate electrode connected to a gate wiring and a gate wiring is formed on an insulating substrate, and a gate insulating film is formed thereon to cover them. An active layer is formed on the gate insulating film, and an ohmic contact layer is formed thereon. Next, a data line defining a pixel region intersecting the gate line, a source electrode connected to the data line, and a drain electrode facing the source electrode are formed on the ohmic contact layer. Next, a protective layer made of an organic insulating material and having a contact hole exposing the drain electrode covers the data line and the source and drain electrodes. Next, a pixel electrode overlapping the gate wiring and the data wiring is formed in the pixel region above the protective layer.
여기서, 소스 및 드레인 전극 사이는 L자형으로 이루어질 수 있으며, 또는 U자형으로 이루어질 수도 있다.Here, the source and drain electrodes may be formed in an L shape or may be formed in a U shape.
한편, 보호층은 벤조사이클로부텐과 포토 아크릴 중의 어느 하나로 이루어질 수 있다.On the other hand, the protective layer may be made of any one of benzocyclobutene and photo acrylic.
또한, 데이터 배선과 같은 물질로 이루어지고 게이트 배선과 중첩하며, 화소 전극과 연결되는 커패시터 전극을 더 포함할 수도 있다.The display device may further include a capacitor electrode made of the same material as the data line, overlapping the gate line, and connected to the pixel electrode.
본 발명에서, 화소 전극과 게이트 배선이 중첩하는 폭은 13 ㎛ 보다 크고 게이트 배선의 폭보다 작은 것이 좋다.In the present invention, the width where the pixel electrode and the gate wiring overlap is preferably larger than 13 µm and smaller than the width of the gate wiring.
화소 전극은 타측 가장자리가 추가로 타측 데이터 배선과 중첩할 수 있으며, 또한 타측 가장자리가 추가로 타측 게이트 배선과 중첩할 수도 있다.The pixel electrode may further overlap the other edge with the other data line, and the other edge may further overlap the other gate line.
본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서는 기판 위에 게이트 배선과 게이트 배선에 연결된 게이트 전극을 형성하고, 그 위에 게이트 절연막을 형성한다. 다음, 게이트 절연막 위에 액티브층을 형성하고, 그 위에 오믹 콘택층을 형성한다. 이어, 오믹 콘택층 상부에 게이트 배선과 교차하는 데이터 배선, 데이터 배선에 연결된 소스 전극, 그리고 게이트 전극을 중심으로 소스 전극과 마주 대하는 드레인 전극을 형성한다. 다음, 데이터 배선과 소스 및 드레인 전극 상부에 유기 절연물질을 도포하고 패터닝하여, 드레인 전극을 드러내는 콘택홀을 가지는 보호층을 형성한다. 다음, 보호층 상부에 게이트 배선 및 데이터 배선과 중첩하는 화소 전극을 형성한다.In the method for manufacturing an array substrate for a liquid crystal display device according to the present invention, a gate electrode and a gate electrode connected to the gate wiring are formed on the substrate, and a gate insulating film is formed thereon. Next, an active layer is formed on the gate insulating film, and an ohmic contact layer is formed thereon. Subsequently, a data line crossing the gate line, a source electrode connected to the data line, and a drain electrode facing the source electrode are formed on the ohmic contact layer. Next, an organic insulating material is coated and patterned on the data line and the source and drain electrodes to form a protective layer having contact holes exposing the drain electrode. Next, a pixel electrode overlapping the gate line and the data line is formed on the passivation layer.
여기서, 소스 및 드레인 전극 사이는 L자형을 이룰 수 있으며, 또는 U자형을 이룰 수도 있다.Here, the source and drain electrodes may be L-shaped, or may be U-shaped.
또한, 보호층은 벤조사이클로부텐과 포토 아크릴 중의 어느 하나로 이루어질 수도 있다.The protective layer may be made of any one of benzocyclobutene and photo acryl.
본 발명에서 데이터 배선을 형성하는 단계는 게이트 배선과 중첩하는 커패시터 전극을 형성하는 단계를 포함할 수도 있으며, 이때 보호층을 형성하는 단계는 커패시터 전극 상부를 일부 드러내는 제 2 콘택홀을 형성하는 단계를 포함할 수 있다.In the present invention, the forming of the data line may include forming a capacitor electrode overlapping the gate line, wherein forming the protective layer may include forming a second contact hole exposing a part of the upper portion of the capacitor electrode. It may include.
화소 전극과 게이트 배선이 중첩하는 폭은 13 ㎛ 보다 크고 게이트 배선의 폭보다 작은 것이 좋다.The width where the pixel electrode and the gate wiring overlap is preferably larger than 13 µm and smaller than the width of the gate wiring.
본 발명에서는 화소 전극의 타측 가장자리가 추가로 타측 데이터 배선과 중첩하도록 이루어질 수 있으며, 또한 타측 가장자리가 추가로 타측 게이트 배선과 중첩하도록 형성될 수도 있다.In the present invention, the other edge of the pixel electrode may be formed to overlap the other data line, and the other edge may be further formed to overlap the other gate line.
본 발명에 따른 액정 표시 장치용 어레이 기판에서는 데이터 배선과 화소 전극 사이의 보호층을 저유전 상수를 가지는 유기 물질로 형성하여, 화소 전극을 데이터 배선 및 게이트 배선과 중첩하도록 형성하더라도 신호 간섭이 발생하지 않는다. 따라서, 화소 전극의 면적을 넓힐 수 있으며 블랙 매트릭스의 폭을 감소시킬 수 있어 개구율을 증가된다. 또한, 블랙 매트릭스의 폭을 넓히지 않고도 게이트 배선 근처의 화소 전극 가장자리에서 발생하는 빛샘을 막아, 대비비를 증가시킬 수 있다.In the array substrate for a liquid crystal display according to the present invention, even if the protective layer between the data line and the pixel electrode is formed of an organic material having a low dielectric constant, the signal electrode does not occur even if the pixel electrode is formed to overlap the data line and the gate line. Do not. Therefore, the area of the pixel electrode can be widened and the width of the black matrix can be reduced, thereby increasing the aperture ratio. In addition, it is possible to prevent light leakage occurring at the edge of the pixel electrode near the gate wiring without increasing the width of the black matrix, thereby increasing the contrast ratio.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 관해 상세히 설명한다.Hereinafter, an array substrate for a liquid crystal display device and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도 4는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도이고, 도 5 내지 도 7은 도 4에서 각각 Ⅴ-Ⅴ선과 Ⅵ-Ⅵ선 및 Ⅶ-Ⅶ선을 따라 자른 단면도이다.First, FIG. 4 is a plan view of an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 5 to 7 are cross-sectional views taken along the lines V-V, VI-VI, and V-V in FIG. 4, respectively. .
도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판에서는 금속과 같은 도전 물질로 이루어진 가로 방향의 게이트 배선(121)이 형성되어 있고, 게이트 배선(121)의 일부 및 게이트 배선(121)에서 세로 방향으로 이어진 게이트 전극(122)이 형성되어 있다. 게이트 배선(121) 및 게이트 전극(122) 상부에는 실리콘 질화막이나 실리콘 산화막으로 이루어진 게이트 절연막(130)이 형성되어 있고, 그 위에 비정질 실리콘으로 이루어진 액티브층(141)과 불순물이 포함된 비정질 실리콘으로 이루어진 오믹 콘택층(151, 152)이 차례로 형성되어 있다. 여기서, 액티브층(141)과 오믹 콘택층(151, 152)은 게이트 전극(122) 상부에 위치한다.As shown, in the array substrate for a liquid crystal display according to the exemplary embodiment of the present invention, a horizontal gate wiring 121 made of a conductive material such as metal is formed, and a part of the gate wiring 121 and the gate wiring ( At 121, a gate electrode 122 extending in the vertical direction is formed. A gate insulating layer 130 formed of a silicon nitride film or a silicon oxide film is formed on the gate wiring 121 and the gate electrode 122, and an active layer 141 made of amorphous silicon and amorphous silicon containing impurities are formed thereon. The ohmic contact layers 151 and 152 are sequentially formed. The active layer 141 and the ohmic contact layers 151 and 152 are positioned on the gate electrode 122.
다음, 오믹 콘택층(151, 152) 상부에는 금속과 같은 도전 물질로 이루어진 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 커패시터 전극(165)이 형성되어 있다. 여기서, 데이터 배선(161)은 세로 방향으로 연장되어 게이트 배선(121)과 교차함으로써 화소 영역을 정의하고, 소스 전극(162)은 데이터 배선(161)의 일부 및 데이터 배선(161)에서 가로 방향으로 이어진 부분으로 이루어져 게이트 전극(122) 상부에 위치한다. 또한, 드레인 전극(163)은 데이터 배선(161) 및 소스 전극(162)과 이격되어, 일끝이 게이트 전극(122)과 중첩하고 타끝은 화소 영역 상에 위치한다. 소스 및 드레인 전극(162, 163)은 게이트 전극(122)과 함께 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 "L"자 모양을 가진다. 한편, 커패시터 전극(165)은 게이트 배선(121)과 중첩되어 있으며, 게이트 배선(121)과 함께 스토리지 커패시터를 형성한다.Next, data lines 161 made of a conductive material such as metal, source and drain electrodes 162 and 163, and capacitor electrodes 165 are formed on the ohmic contact layers 151 and 152. Here, the data line 161 extends in the vertical direction and intersects the gate line 121 to define a pixel region, and the source electrode 162 extends in a horizontal direction in a portion of the data line 161 and the data line 161. Consists of a subsequent portion is positioned on the gate electrode 122. The drain electrode 163 is spaced apart from the data line 161 and the source electrode 162 so that one end thereof overlaps the gate electrode 122 and the other end thereof is positioned on the pixel area. The source and drain electrodes 162 and 163 together with the gate electrode 122 form a thin film transistor, and the channel of the thin film transistor has an “L” shape. Meanwhile, the capacitor electrode 165 overlaps the gate wiring 121 and forms a storage capacitor together with the gate wiring 121.
다음, 데이터 배선(161)과 소스 및 드레인 전극(162, 163) 그리고 커패시터 전극(165) 상부에는 유기 절연 물질로 이루어진 보호층(170)이 형성되어 있으며, 보호층(170)은 화소 영역 상에 위치하는 드레인 전극(163)의 일부 및 커패시터 전극(165)의 일부를 각각 드러내는 제 1 콘택홀(171)과 제 2 콘택홀(172)을 가진다. 여기서, 보호층(170)은 벤조사이클로부텐(benzocyclobutene : 이하 BCB라고 한다)과 포토 아크릴(photo acryl)과 같이 유전상수가 비교적 작은 물질로 이루어지는 것이 바람직하다.Next, a passivation layer 170 made of an organic insulating material is formed on the data line 161, the source and drain electrodes 162 and 163, and the capacitor electrode 165, and the passivation layer 170 is formed on the pixel area. A first contact hole 171 and a second contact hole 172 respectively exposing a part of the drain electrode 163 and a part of the capacitor electrode 165 are disposed. Here, the protective layer 170 is preferably made of a material having a relatively low dielectric constant such as benzocyclobutene (hereinafter referred to as BCB) and photo acryl.
이어, 보호층(170) 상부의 화소 영역에는 투명한 도전 물질로 이루어진 화소 전극(181)이 형성되어 있으며, 화소 전극(181)은 제 1 및 제 2 콘택홀(171, 172)을통해 드레인 전극(163) 및 커패시터 전극(165)과 각각 연결되어 있다. 화소 전극(181)은 양측면 가장자리가 데이터 배선(161)과 중첩되어 있고, 상측 가장자리가 전단의 게이트 배선(121)과 중첩되어 있는데, 화소 전극(181)은 전단의 게이트 배선(121)과 데이터 배선(161)이 교차하는 부분까지도 덮고 있으며, 신호가 인가되는 자기단의 게이트 배선(121)과도 중첩할 수 있다.Subsequently, a pixel electrode 181 made of a transparent conductive material is formed in the pixel area above the passivation layer 170, and the pixel electrode 181 is connected to the drain electrode through the first and second contact holes 171 and 172. 163 and the capacitor electrode 165, respectively. Both side edges of the pixel electrode 181 overlap the data wirings 161 and the upper edges overlap the gate wirings 121 of the previous stages. The pixel electrodes 181 have the gate wirings 121 and the data wirings of the preceding stages. It covers the part where 161 crosses, and may overlap with the gate wiring 121 of the magnetic terminal to which a signal is applied.
커패시터의 용량(C)은 커패시터의 두 전극 사이에 위치하는 유전체의 유전상수(dielectric constant : ε)에 비례하고 두 전극 사이의 거리(l)에 반비례하는데, 즉The capacitance (C) of the capacitor is proportional to the dielectric constant (ε) of the dielectric located between the two electrodes of the capacitor and is inversely proportional to the distance (l) between the two electrodes, ie
(여기서, A는 커패시터 전극의 면적)인데, 본 발명에서는 보호층을 BCB나 포토 아크릴과 같은 유기 절연물질로 형성한다. 이러한 유기 절연물질은 유전상수가 3이하로 실리콘 질화막이나 실리콘 산화막보다 작으며, 보호층의 두께를 두껍게 형성할 수 있다. 따라서, 화소 전극과 데이터 배선이 중첩하도록 하더라도 기생 커패시터의 용량이 작아지기 때문에 크로스 토크 현상이 발생하는 것을 방지할 수 있으므로, 화소 전극의 면적을 증가시킬 수 있다.(Where A is the area of the capacitor electrode). In the present invention, the protective layer is formed of an organic insulating material such as BCB or photoacrylic. The organic insulating material has a dielectric constant of 3 or less, which is smaller than that of a silicon nitride film or a silicon oxide film, and can form a thicker protective layer. Therefore, even if the pixel electrode and the data wiring overlap, since the capacitance of the parasitic capacitor becomes small, crosstalk phenomenon can be prevented from occurring, so that the area of the pixel electrode can be increased.
또한, 본 발명에서는 게이트 배선 및 데이터 배선이 금속과 같은 불투명 물질로 형성되므로, 블랙 매트릭스의 폭을 줄이더라도 화소 전극 가장자리에서 발생하는 빛샘이 밖으로 드러나지 않게 되는데, 이러한 경우 화소 전극과 타단 게이트 배선과의 중첩폭(d)이 어느 정도 이상 되어야 게이트 배선 근처에서 빛이 새는 것을 방지할 수 있다. 따라서, 화소 전극과 타단 게이트 배선의 중첩폭(d)은 13 ㎛ 이상이 되도록 하는 것이 바람직하다. 이때, 화소 전극과 타단 게이트 배선의 중첩폭(d)은 게이트 배선의 폭보다는 작은 것이 좋다.In addition, in the present invention, since the gate wiring and the data wiring are formed of an opaque material such as metal, the light leakage generated at the edge of the pixel electrode is not exposed even when the width of the black matrix is reduced. The overlap width d should be more than a certain degree to prevent light leakage near the gate wiring. Therefore, it is preferable that the overlap width d between the pixel electrode and the other end gate wiring is 13 µm or more. In this case, the overlap width d of the pixel electrode and the other end gate wiring may be smaller than the width of the gate wiring.
이와 같이, 본 발명에서는 개구율을 증가시키면서 화소 전극과 데이터 배선 사이에 신호 간섭이 발생하는 것을 방지할 수 있으며, 빛이 새는 것을 방지하여 액정 표시 장치의 대비비를 향상시킬 수 있다.As described above, in the present invention, signal interference between the pixel electrode and the data line can be prevented from occurring while the aperture ratio is increased, and light can be prevented from leaking to improve the contrast ratio of the liquid crystal display.
본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 과정에 대하여 도 8a 내지 도 8e와 도 9a 내지 도 9e에 도시하였다. 여기서, 도 8a 내지 도 8e는 도 4에서 Ⅵ-Ⅵ선을 따라 자른 단면에 해당하고, 도 9a 내지 도 9e는 도 4에서 Ⅶ-Ⅶ선을 따라 자른 단면에 해당한다.8A to 8E and 9A to 9E illustrate a manufacturing process of an array substrate for a liquid crystal display according to the present invention. 8A to 8E correspond to a cross section taken along line VI-VI in FIG. 4, and FIGS. 9A to 9E correspond to a cross section taken along the line VII-VII in FIG. 4.
먼저, 도 8a 및 도 9a에 도시한 바와 같이 금속과 같은 도전 물질을 증착하고 패터닝하여 게이트 배선(121)과 게이트 전극(122)을 형성한다.First, as shown in FIGS. 8A and 9A, a conductive material such as a metal is deposited and patterned to form the gate wiring 121 and the gate electrode 122.
다음, 도 8b 및 도 9b에 도시한 바와 같이 게이트 배선(121)과 게이트 전극(122) 상부에 게이트 절연막(130)과 비정질 실리콘층, 그리고 불순물이 도핑된 비정질 실리콘층을 순차적으로 증착하고 패터닝하여 게이트 전극(122) 상부에 액티브층(141)과 불순물 반도체층(153)을 형성한다. 여기서, 게이트 절연막(130)은 실리콘 질화막이나 실리콘 산화막으로 이루어질 수 있다.Next, as illustrated in FIGS. 8B and 9B, the gate insulating layer 130, the amorphous silicon layer, and the amorphous silicon layer doped with impurities are sequentially deposited and patterned on the gate wiring 121 and the gate electrode 122. The active layer 141 and the impurity semiconductor layer 153 are formed on the gate electrode 122. The gate insulating layer 130 may be formed of a silicon nitride film or a silicon oxide film.
이어, 도 8c 및 도 9c에 도시한 바와 같이 불순물 반도체층(도 8b의 153) 상부에 금속과 같은 도전 물질을 증착하고 패터닝하여 데이터 배선(161)과 소스 및 드레인 전극(162, 163) 그리고 커패시터 전극(165)을 형성하고, 계속해서 소스 및드레인 전극(162, 163) 사이에 드러난 불순물 반도체층(도 8b의 153)을 식각하여 오믹 콘택층(151, 152)을 완성한다. 여기서, 소스 및 드레인 전극(162, 163)은 게이트 전극(122) 상부에서 이격되어 서로 마주 대하며, 커패시터 전극(165)은 게이트 배선(121)과 중첩한다. 이때, 데이터 배선(161)과 소스 및 드레인 전극(162, 163) 그리고 커패시터 전극(165)도 비교적 비저항이 작은 물질로 형성하는 것이 좋다.Subsequently, as illustrated in FIGS. 8C and 9C, a conductive material such as metal is deposited and patterned on the impurity semiconductor layer 153 of FIG. 8B to form the data line 161, the source and drain electrodes 162 and 163, and the capacitor. The electrode 165 is formed, and then the impurity semiconductor layer 153 of FIG. 8B exposed between the source and drain electrodes 162 and 163 is etched to complete the ohmic contact layers 151 and 152. Here, the source and drain electrodes 162 and 163 are spaced apart from each other on the gate electrode 122 to face each other, and the capacitor electrode 165 overlaps the gate wiring 121. In this case, the data line 161, the source and drain electrodes 162 and 163, and the capacitor electrode 165 may also be formed of a material having a relatively low resistivity.
다음, 도 8d 및 도 9d에 도시한 바와 같이 데이터 배선(161)과 소스 및 드레인 전극(162, 163) 상부에 유기 물질을 도포하여 보호층(170)을 형성하고, 이를 패터닝하여 드레인 전극(163)과 커패시터 전극(165)을 각각 드러내는 제 1 및 제 2 콘택홀(171, 172)을 형성한다. 여기서, 보호층(170)은 BCB나 포토 아크릴과 같은 저유전 상수를 가지는 물질로 형성하는 것이 바람직하며, 이때 보호층(170)의 상부면은 평탄화될 수 있다.Next, as shown in FIGS. 8D and 9D, the protective layer 170 is formed by applying an organic material on the data line 161 and the source and drain electrodes 162 and 163, and patterning the drain electrode 163. ) And first and second contact holes 171 and 172 exposing the capacitor electrode 165, respectively. Here, the protective layer 170 is preferably formed of a material having a low dielectric constant, such as BCB or photo acryl, wherein the upper surface of the protective layer 170 may be planarized.
다음, 도 8e 및 도 9e에 도시한 바와 같이 보호층(170) 상부에 인듐-틴-옥사이드(indium-tin-oxide)와 같은 투명 도전 물질을 증착하고 패터닝하여 화소 전극(181)을 형성한다. 여기서, 화소 전극(181)은 제 1 콘택홀(171)을 통해 드레인 전극(163)과 접촉하며 제 2 콘택홀(172)을 통해 커패시터 전극(165)과 연결된다. 또한, 화소 전극(181)은 게이트 배선(121) 및 데이터 배선(161)과 가장자리가 중첩하도록 형성하는데, 이때 화소 전극(181)은 데이터 배선(161)과 양측면 가장자리가 모두 중첩될 수 있고, 게이트 배선(121)과 상부 및 하부측 가장자리가 중첩될 수 있다.Next, as illustrated in FIGS. 8E and 9E, a transparent conductive material such as indium-tin-oxide is deposited and patterned on the passivation layer 170 to form the pixel electrode 181. Here, the pixel electrode 181 is in contact with the drain electrode 163 through the first contact hole 171 and is connected to the capacitor electrode 165 through the second contact hole 172. In addition, the pixel electrode 181 may be formed such that edges overlap the gate line 121 and the data line 161. In this case, the pixel electrode 181 may overlap both the data line 161 and both side edges, and the gate The wiring 121 and the upper and lower edges may overlap.
앞선 본 발명의 실시예에서는 박막 트랜지스터의 채널을 "L"자형으로 형성한 경우에 대하여 설명하였으나, 박막 트랜지스터의 채널 모양을 달리한 경우에도 적용할 수 있다.In the above-described embodiment of the present invention, the case where the channel of the thin film transistor is formed in an “L” shape has been described. However, the case where the channel shape of the thin film transistor is changed may be applied.
이러한 본 발명의 제 2 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도를 도 10에 도시하였다.10 is a plan view of an array substrate for a liquid crystal display device according to a second exemplary embodiment of the present invention.
도시한 바와 같이, 가로 방향의 게이트 배선(221)과 세로 방향의 데이터 배선(261)이 교차하여 화소 영역을 정의하고, 게이트 배선(221)과 데이터 배선(261)이 교차하는 부분에는 게이트 배선(221)에서 연장된 부분으로 이루어진 게이트 전극(222)과 데이터 배선(261)에서 연장된 소스 전극(262), 그리고 소스 전극(262)과 이격되어 있는 드레인 전극(263)이 형성되어 박막 트랜지스터를 이루고 있다. 이때, 데이터 배선(261)은 게이트 전극(222)과도 일부 중첩하며, 소스 전극(262)은 게이트 배선(221) 상부에 위치하고, 드레인 전극(263)은 게이트 전극(222)과 중첩하며 소스 전극(262)으로 둘러싸여 있다. 따라서, 박막 트랜지스터의 채널은 "U"자형을 이루게 되는데, 이러한 "U"자형 채널은 제조 공정에 있어서 채널 폭의 변화를 감소시킨다. 한편, 박막 트랜지스터는 액티브층(241)을 포함하는데, 액티브층(241)은 게이트 전극(222)뿐만 아니라, 소스 및 드레인 전극(262, 263)과도 중첩되어 있다.As shown in the drawing, a pixel region is defined by the crossing of the horizontal wiring line 221 and the data wiring 261 in the vertical direction, and the gate wiring line is formed at the intersection of the gate wiring 221 and the data wiring 261. A gate electrode 222 having a portion extending from 221, a source electrode 262 extending from the data line 261, and a drain electrode 263 spaced apart from the source electrode 262 are formed to form a thin film transistor. have. In this case, the data line 261 also partially overlaps the gate electrode 222, the source electrode 262 is positioned on the gate wire 221, and the drain electrode 263 overlaps the gate electrode 222 and the source electrode ( 262). Thus, the channels of the thin film transistors form a "U" shape, which reduces the change in channel width in the manufacturing process. The thin film transistor includes an active layer 241, which overlaps not only the gate electrode 222 but also the source and drain electrodes 262 and 263.
또한, 게이트 배선(221)과 중첩하도록 커패시터 전극(265)이 형성되어 있어, 커패시터 전극(265)은 게이트 배선(221)과 함께 스토리지 커패시터를 이룬다.In addition, the capacitor electrode 265 is formed to overlap the gate wiring 221, so that the capacitor electrode 265 forms a storage capacitor together with the gate wiring 221.
다음, 화소 영역에는 화소 전극(281)이 형성되어 있는데, 화소 전극(281)은양측면 가장자리가 데이터 배선(261)과 중첩되어 있고, 상측 가장자리는 게이트 배선(221)과 중첩되어 있다. 여기서는 화소 전극(281)이 전단 게이트 배선(221)과 중첩되어 있으나, 화소 전극(281)은 신호가 인가되는 자기단 게이트 배선(221)과도 중첩될 수 있다. 화소 전극(281)과 드레인 전극(263)이 중첩하는 부분에는 제 1 콘택홀(271)이 형성되어 있으며, 화소 전극(281)과 커패시터 전극(265)이 중첩하는 부분에는 제 2 콘택홀(272)이 형성되어 있다.Next, a pixel electrode 281 is formed in the pixel region, and both edges of the pixel electrode 281 overlap the data wire 261, and an upper edge of the pixel electrode 281 overlaps the gate wire 221. Although the pixel electrode 281 overlaps the front gate line 221, the pixel electrode 281 may also overlap the magnetic terminal gate line 221 to which a signal is applied. A first contact hole 271 is formed in a portion where the pixel electrode 281 and a drain electrode 263 overlap with each other, and a second contact hole 272 is formed in a portion where the pixel electrode 281 and the capacitor electrode 265 overlap. ) Is formed.
여기서, 도시하지 않았지만 화소 전극(281)과 데이터 배선(261) 사이에는 앞선 제 1 실시예와 마찬가지로 보호층이 형성되어 있는데, 보호층은 BCB나 포토 아크릴과 같이 저유전 상수를 가지는 물질로 이루어져 있기 때문에, 화소 전극(281)이 데이터 배선(261)과 중첩하도록 하더라도 크로스 토크가 일어나는 것을 방지할 수 있다.Although not shown, a protective layer is formed between the pixel electrode 281 and the data line 261 as in the first embodiment, but the protective layer is made of a material having a low dielectric constant such as BCB or photoacrylic. Therefore, even if the pixel electrode 281 overlaps the data line 261, cross talk can be prevented from occurring.
본 발명의 제 2 실시예에서, 화소 전극(281)과 게이트 배선(221)이 중첩하는 폭은 제 1 실시예와 마찬가지로 적어도 13 ㎛ 이상이 되도록 하는 것이 바람직하다.In the second embodiment of the present invention, it is preferable that the width where the pixel electrode 281 and the gate wiring 221 overlap is at least 13 μm as in the first embodiment.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.
본 발명에 따른 액정 표시 장치용 어레이 기판에서는 데이터 배선과 화소 전극 사이의 보호층을 저유전 상수를 가지는 유기 물질로 형성하여, 화소 전극을 데이터 배선 및 게이트 배선과 중첩하도록 함으로써, 화소 전극의 면적을 넓힐 수 있으며 블랙 매트릭스의 폭을 감소시킬 수 있다. 따라서, 개구율을 증가시키면서 신호 간섭이 발생하는 것을 방지할 수 있다. 이때, 화소 전극이 게이트 배선과 중첩하는 폭을 일정값 이상으로 함으로써, 게이트 배선 근처의 화소 전극 가장자리에서 발생하는 빛샘을 막을 수 있어 대비비를 증가시킬 수 있다.In the liquid crystal display array substrate according to the present invention, the protective layer between the data line and the pixel electrode is formed of an organic material having a low dielectric constant so that the pixel electrode overlaps with the data line and the gate line, thereby reducing the area of the pixel electrode. It can widen and reduce the width of the black matrix. Therefore, signal interference can be prevented from occurring while increasing the aperture ratio. In this case, by setting the width of the pixel electrode overlapping with the gate wiring to a predetermined value or more, light leakage generated at the edge of the pixel electrode near the gate wiring can be prevented and the contrast ratio can be increased.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010081361A KR100828456B1 (en) | 2001-12-19 | 2001-12-19 | array panel of liquid crystal display devices and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010081361A KR100828456B1 (en) | 2001-12-19 | 2001-12-19 | array panel of liquid crystal display devices and manufacturing method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030050828A true KR20030050828A (en) | 2003-06-25 |
KR100828456B1 KR100828456B1 (en) | 2008-05-13 |
Family
ID=29576519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010081361A KR100828456B1 (en) | 2001-12-19 | 2001-12-19 | array panel of liquid crystal display devices and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100828456B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102206377B1 (en) | 2014-01-24 | 2021-01-22 | 삼성디스플레이 주식회사 | Liquid crystal display |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100284712B1 (en) * | 1999-03-17 | 2001-03-15 | 구본준 | A liguid crystal display |
KR100606958B1 (en) * | 2000-01-14 | 2006-07-31 | 엘지.필립스 엘시디 주식회사 | Multi-domain liquid crystal display device |
KR100489873B1 (en) * | 1999-12-31 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device and Fabricating Method Thereof |
-
2001
- 2001-12-19 KR KR1020010081361A patent/KR100828456B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100828456B1 (en) | 2008-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8223281B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
US7545463B2 (en) | Liquid crystal display device and fabricating method thereof | |
US8570475B2 (en) | Array substrate, liquid crystal panel and liquid crystal display | |
KR100748442B1 (en) | a array panel of in plane switching mode liquid crystal display and manufacturing method thereof | |
US7952677B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same | |
KR100829785B1 (en) | In-Plane Switching Mode Liquid Crystal Display Device | |
US7317208B2 (en) | Semiconductor device with contact structure and manufacturing method thereof | |
KR100247628B1 (en) | Liquid crystal display element and its manufacturing method | |
US20040109110A1 (en) | Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same | |
US7940363B2 (en) | Liquid crystal display panel and method for manufacturing the same | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
KR20050001707A (en) | Thin film transistor array panel and liquid crystal display including the panel | |
KR100524030B1 (en) | Active matrix type liquid crystal display device and method of fabricating the same | |
US7847907B2 (en) | Display substrate, method of fabricating the same, and liquid crystal display device having the same | |
US6661477B2 (en) | TFT-LCD having dummy gate electrode and dummy gate insulator | |
KR100908849B1 (en) | Array substrate for transverse electric field type liquid crystal display device, method of manufacturing same, and transverse electric field type liquid crystal display device including the same | |
KR101307961B1 (en) | Array substrate for In-Plane Switching mode LCD | |
KR100538327B1 (en) | Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof | |
KR100386458B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR100828456B1 (en) | array panel of liquid crystal display devices and manufacturing method of the same | |
JP2004053752A (en) | Liquid crystal display device | |
KR20020011574A (en) | array panel for liquid crystal display and fabricating method of the same | |
KR20020056110A (en) | array panel of liquid crystal display device and manufacturing method thereof | |
KR100483525B1 (en) | Manufacturing method of liquid crystal display device using organic insulating film | |
KR100397672B1 (en) | an array panel for liquid crystal display and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190417 Year of fee payment: 12 |