KR20030049481A - Semiconductor device capable of interfacing low-speed test equipment and Test system using the same - Google Patents
Semiconductor device capable of interfacing low-speed test equipment and Test system using the same Download PDFInfo
- Publication number
- KR20030049481A KR20030049481A KR1020010079693A KR20010079693A KR20030049481A KR 20030049481 A KR20030049481 A KR 20030049481A KR 1020010079693 A KR1020010079693 A KR 1020010079693A KR 20010079693 A KR20010079693 A KR 20010079693A KR 20030049481 A KR20030049481 A KR 20030049481A
- Authority
- KR
- South Korea
- Prior art keywords
- speed data
- semiconductor device
- low
- test equipment
- speed
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 저속의 테스트 장비와 인터페이스할 수 있는 회로를 내장하는 반도체 장치 및 테스트 시스템에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a semiconductor device and a test system incorporating a circuit capable of interfacing with a low speed test equipment.
반도체 장치의 동작이 고속화되어 감에 따라, 반도체 장치 사이에 주고받는 신호의 속도도 빨라지게 되었다. 이러한 고속 반도체 장치를 테스트하기 위해서는 테스트 장비의 속도가 그 만큼 빨라져야 하기 때문에 그 이전의 저속 테스트 장비는 무용지물이 되어버린다. 또, 테스트되는 반도체 장치의 속도가 현재의 테스트 장비의 속도를 초과할 때는 테스트할 수 있는 수단이 없다.As the operation of semiconductor devices has been accelerated, the speed of signals transmitted and received between semiconductor devices has also increased. In order to test such high-speed semiconductor devices, the speed of test equipment has to be so high that previous low-speed test equipment becomes useless. In addition, there is no means for testing when the speed of the semiconductor device under test exceeds the speed of current test equipment.
따라서, 반도체 장치의 동작 속도가 빨라짐에 따라, 이를 테스트하기 위한 테스트 장비의 속도 또한 증가해야 하므로, 계속하여 더 빠른 속도를 가지는 테스트 장비가 필요한 문제점이 있다. 그리고, 기존의 저속 테스트 장비가 사용되지 못하고 추가적으로 새로운 고속의 테스트 장비를 구매하여야 하므로, 테스트 비용이 증가하는 단점이 있다.Therefore, as the operation speed of the semiconductor device increases, the speed of the test equipment for testing it also needs to be increased, and thus there is a problem in that test equipment having a higher speed is required. In addition, since the existing low speed test equipment is not used and a new high speed test equipment must be purchased, a test cost increases.
그러므로, 이러한 고속 반도체 장치와 이를 테스트하는 장비 사이의 속도의 차이를 극복하여 기존의 테스트 장비를 충분히 활용하도록 함으로써, 테스트 비용을 감소할 수 있는 반도체 장치 및 이에 대한 테스트 시스템이 필요하다.Therefore, there is a need for a semiconductor device and a test system therefor that can reduce the test cost by overcoming the difference in speed between such a high-speed semiconductor device and the equipment for testing it to fully utilize existing test equipment.
따라서 본 발명이 이루고자 하는 기술적 과제는 저속의 테스트 장비가 지원할 수 없는 고속으로 동작하는 반도체 장치를 테스트할 수 있는 테스트 시스템을 제공하는 것이다.Therefore, the technical problem to be achieved by the present invention is to provide a test system capable of testing a semiconductor device operating at a high speed that can not be supported by a low-speed test equipment.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 테스트 시스템 내에서 테스트될 수 있도록, 저속의 테스트 장비와 인터페이스할 수 있는 반도체 장치를 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a semiconductor device capable of interfacing with low speed test equipment so that it can be tested in the test system.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.The detailed description of each drawing is provided in order to provide a thorough understanding of the drawings cited in the detailed description of the invention.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템의 구성을 도시하는 블록도이다.1 is a block diagram showing the configuration of a test system according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 반도체 장치에서의 송신부 및 수신부를 나타내는 도면이다.2 is a diagram illustrating a transmitter and a receiver in a semiconductor device according to an embodiment of the present invention.
도 3은 도 2에 도시된 수신부에서 입출력되는 신호들을 나타내는 신호 타이밍도이다.FIG. 3 is a signal timing diagram illustrating signals input and output at a receiver illustrated in FIG. 2.
상기 기술적 과제를 달성하기 위한 본 발명은 반도체 장치를 테스트하는 시스템에 관한 것이다. 본 발명의 바람직한 실시예에 따른 테스트 시스템은 상기 반도체 장치에 비하여 저속으로 동작하는 테스트 장비로서, 소정 패턴의 제1 저속 데이터를 출력하는 상기 테스트 장비; 상기 테스트 장비로부터 수신되는 상기 제1 저속 데이터를 멀티플렉싱하여 고속 데이터를 출력하는 송신측 반도체 장치; 및 상기 송신측 반도체 장치로부터 상기 고속 데이터를 수신하고, 수신된 상기 고속 데이터를 디멀티플렉싱하여 제2 저속 데이터를 상기 테스트 장비로 전송하는 수신측 반도체 장치를 구비하며, 상기 테스트 장비는 수신한 상기 제2 저속 데이터를 소정의 기대 값과 비교하여 정상 동작 여부를 테스트하는 것을 특징으로 한다.The present invention for achieving the above technical problem relates to a system for testing a semiconductor device. According to a preferred embodiment of the present invention, a test system includes a test device operating at a low speed compared to the semiconductor device, the test device outputting first low-speed data of a predetermined pattern; A transmitting-side semiconductor device which multiplexes the first low-speed data received from the test equipment and outputs high-speed data; And a receiving-side semiconductor device which receives the high-speed data from the transmitting-side semiconductor device, demultiplexes the received high-speed data, and transmits second low-speed data to the test equipment, wherein the test equipment receives the received first data. 2 is characterized in that the normal operation is tested by comparing the low-speed data with a predetermined expected value.
바람직하기로는, 상기 기대 값은 상기 테스트 장비가 송신한 상기 제1 저속 데이터이다.Preferably, the expected value is the first low speed data transmitted by the test equipment.
상기 다른 기술적 과제를 달성하기 위한 본 발명은 반도체 장치에 관한 것이다. 본 발명의 바람직한 실시예에 따른 반도체 장치는 상기 반도체 장치에 비하여 저속으로 동작하는 테스트 장비로부터 제1 저속 데이터를 수신하고, 수신된 상기 제1 저속 데이터를 멀티플렉싱하여 제1 고속 데이터를 출력하는 송신부; 및 상기 제1 고속 데이터와 동일한 속도의 제2 고속 데이터를 수신하고, 수신된 상기 제2 고속 데이터를 디멀티플렉싱하여 상기 테스트 장비로 전송하기 위한 제2 저속 데이터로서, 상기 제1 저속 데이터와 동일한 속도의 상기 제2 저속 데이터를 출력하는 수신부를 구비하는 것을 특징으로 한다.The present invention for achieving the above another technical problem relates to a semiconductor device. In accordance with another aspect of the present invention, a semiconductor device includes: a transmitter configured to receive first low speed data from test equipment operating at a lower speed than the semiconductor device, and to multiplex the received low speed data to output first high speed data; And second low speed data for receiving second high speed data having the same speed as the first high speed data, demultiplexing the received second high speed data, and transmitting the same to the test equipment. And a receiving unit for outputting the second low speed data.
바람직하기로는, 상기 제2 고속 데이터는 다른 반도체 장치로부터 수신된다. 또한 바람직하기로는, 상기 송신부는 N개의 제1 신호선들을 통해 입력되는 상기 제1 저속 데이터를 상기 제1 고속 데이터로 멀티플렉싱하는 N:1 멀티플렉서를 포함하고, 상기 수신부는 상기 제2 고속 데이터를 상기 N개의 제2 신호선들을 통해 출력되는 상기 제2 저속 데이터로 디멀티플렉싱하는 1:N 디멀티플렉서를 포함한다.Preferably, the second high speed data is received from another semiconductor device. Also preferably, the transmitter includes an N: 1 multiplexer for multiplexing the first low speed data input through the N first signal lines into the first high speed data, and the receiving unit transmits the N high speed data to the N high speed data. And a 1: N demultiplexer for demultiplexing the second low-speed data output through the second signal lines.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템의 구성을 도시하는 블록도이다. 이를 참조하면, 테스트 시스템은 저속으로 동작하는 테스트 장비(ATE) 및 테스트 보드(100)를 구비한다.1 is a block diagram showing the configuration of a test system according to an embodiment of the present invention. Referring to this, the test system includes test equipment (ATE) and test board 100 that operate at low speed.
테스트 장비(ATE)는 반도체 장치를 테스트하기 위한 장비로서, 반도체 장치에 비하여 저속으로 동작한다. 테스트 장비(ATE)는 테스트 보드(100)를 통하여 송신측 반도체 장치(Tx)에 연결되는 8개의 신호선을 통하여 소정 패턴의 제1 저속 데이터(wDATA)를 출력한다. 본 실시예에서는 테스트 장비(ATE)는 100MHz로 동작한다고 가정한다. 따라서, 제1 저속 데이터(wDATA)는 100MHz의 데이터이다.The test equipment ATE is a device for testing a semiconductor device and operates at a low speed compared to the semiconductor device. The test equipment ATE outputs the first low speed data wDATA of a predetermined pattern through eight signal lines connected to the transmission-side semiconductor device Tx through the test board 100. In this embodiment, it is assumed that the test equipment ATE operates at 100 MHz. Therefore, the first low speed data wDATA is data of 100 MHz.
테스트 보드(100)에는 테스트하고자 하는 반도체 장치가 2개 구비되는데, 하나는 송신측 반도체 장치(Tx)이고, 다른 하나는 수신측 반도체 장치(Rx)이다. 송신측 및 수신측 반도체 장치(Tx, Rx)는 테스트 장비(ATE)에 비하여 고속으로 동작하는데, 본 실시예에서는 800MHz로 동작한다고 가정한다.The test board 100 includes two semiconductor devices to be tested, one of which is a transmitting semiconductor device Tx and the other of which is a receiving semiconductor device Rx. The transmitting and receiving semiconductor devices Tx and Rx operate at a higher speed than the test equipment ATE. In this embodiment, it is assumed that they operate at 800 MHz.
테스트 보드(100) 상에서, 송신측(Tx) 반도체 장치와 수신측 반도체 장치(Rx)는 일정거리를 두고 연결되어 고속(800MHz)으로 신호를 주고 받도록 구성된다.On the test board 100, the transmitting side (Tx) semiconductor device and the receiving side semiconductor device (Rx) are connected at a predetermined distance and are configured to transmit and receive signals at a high speed (800 MHz).
이와 같이 고속으로 동작하는 반도체 장치들(Tx, Rx)과 이를 테스트하는 장비(ATE) 사이의 속도의 차이를 극복하기 위해서 반도체 장치들(Tx, Rx)과 테스트 장비(ATE) 사이의 신호선의 수를 증가시키고 반도체 장치에는 주파수 변환 기능을 하는 회로를 추가한 점이 본 발명의 핵심적인 내용이다.The number of signal lines between the semiconductor devices Tx and Rx and the test equipment ATE in order to overcome the difference in speed between the semiconductor devices Tx and Rx operating at high speed and the equipment ATE testing the same at high speed. Increasing the number of circuits and adding a circuit for frequency conversion to the semiconductor device is a key aspect of the present invention.
송신측 반도체 장치(Tx)는 테스트 장비(ATE)로부터 수신되는 제1 저속 데이터(wDATA)를 멀티플렉싱하여 고속 데이터(iDATA)를 출력한다. 고속 데이터(iDATA)는 테스트 보드(100) 상에서 수신측 반도체 장치(Rx)로 전송된다.The transmitting-side semiconductor device Tx multiplexes the first low speed data wDATA received from the test equipment ATE and outputs the high speed data iDATA. The high speed data iDATA is transmitted to the receiving semiconductor device Rx on the test board 100.
수신측 반도체 장치(Rx)는 송신측 반도체 장치(Tx)로부터 수신되는 고속 데이터(iDATA)를 디멀티플렉싱하여 제2 저속 데이터(rDATA)를 출력한다. 제2 저속 데이터(rDATA)는 8개의 신호선을 통하여 테스트 장비(ATE)로 전송된다.The receiving side semiconductor device Rx demultiplexes the high speed data iDATA received from the transmitting side semiconductor device Tx and outputs the second low speed data rDATA. The second low speed data rDATA is transmitted to the test equipment ATE through eight signal lines.
테스트 장비(ATE)는 송신측과 수신측 반도체 장치(Tx, Rx)에 연결되어, 필요한 데이터 패턴을 만들어서 저속 데이터(wDATA)로서 송신측 반도체 장치(Tx)에 보내고, 수신측 반도체 장치(Rx)로부터 받은 저속 데이터(rDATA)를 기대 값과 비교하여 반도체 장치들(Tx, Rx)의 고속 동작 기능을 확인한다. 일반적으로 기대 값은 테스트 장비(ATE)가 송신측 반도체 장치(Tx)로 송신한 데이터일 것이다.The test equipment ATE is connected to the transmitting side and the receiving side semiconductor devices Tx and Rx, forms a necessary data pattern, and sends it to the transmitting side semiconductor device Tx as the low speed data wDATA, and receives the receiving side semiconductor device Rx. The high speed operation functions of the semiconductor devices Tx and Rx are verified by comparing the low speed data rDATA received from the memory device with the expected value. In general, the expected value will be data transmitted by the test equipment ATE to the transmitting semiconductor device Tx.
송신측 및 수신측 반도체 장치(Tx, Rx)는 저속 데이터와 고속 데이터간의 인터페이스를 위한 송신부와 수신부(도 2의 200, 300)를 구비한다.The transmitting side and receiving side semiconductor devices Tx and Rx are provided with a transmitter and a receiver (200, 300 in Fig. 2) for the interface between the low speed data and the high speed data.
송신부와 수신부는 도 2에서 도시된다. 송신부와 수신부(200, 300)는 시간영역에서 멀티플렉싱(multiplexing), 디멀티플렉싱(de-multiplexing)을 하는 주파수 변환기능을 한다.The transmitter and receiver are shown in FIG. The transmitters and receivers 200 and 300 perform a frequency conversion function of multiplexing and de-multiplexing in the time domain.
이를 위해, 송신부(200)는 N개의 제1 저속 데이터(wDATA)를 하나의 고속 데이터(iDATA)로 멀티플렉싱하는 N:1 멀티플렉서(MUX)를 포함한다. 그리고, 수신부(300)는 직렬로 수신되는 고속 데이터(iDATA)를 N 개의 제2 저속 데이터(rDATA)로 디멀티플렉싱하는 1:N 디멀티플렉서(De-MUX)를 포함한다. 여기서, N은 2이상의 자연수이다.To this end, the transmitter 200 includes an N: 1 multiplexer (MUX) for multiplexing the N first low-speed data wDATA into one high-speed data iDATA. The receiver 300 includes a 1: N demultiplexer (De-MUX) for demultiplexing serially received high speed data iDATA into N second low speed data rDATA. Here, N is a natural number of 2 or more.
도 1과 관련하여 기술한 바와 같이, 본 명세서에서는 테스트 장비는 100MHz, 반도체 장치는 800MHz로 동작하는 것으로 가정하였으므로, N은 8이다.As described with reference to FIG. 1, in this specification, since the test equipment is assumed to operate at 100 MHz and the semiconductor device at 800 MHz, N is 8.
따라서, 송신부(200)는 800MHz 클럭인 고속 클럭(HCLK)에 동기되어 100MHz로 입력되는 저속 데이터(wDATA)를 800MHz의 고속 데이터(iDATA)로 변환하여 출력한다.Accordingly, the transmitter 200 converts the low speed data wDATA input at 100 MHz in synchronization with the high speed clock HCLK, which is an 800 MHz clock, and converts the low speed data wDATA into 800 MHz high speed data iDATA.
수신부(300)의 동작은 도 3을 참조하여, 기술한다. 도 3은 도 2에 도시된 수신부(300)에서 입출력되는 신호들을 나타내는 신호 타이밍도이다.The operation of the receiver 300 will be described with reference to FIG. 3. FIG. 3 is a signal timing diagram illustrating signals input and output from the receiver 300 illustrated in FIG. 2.
이를 참조하면, 수신부(300)로 입력되는 고속 데이터(iDATA)는 800MHz의 속도를 갖는다. 수신부(300)는 직렬로 연속적으로 수신되는 800MHz의 고속데이터(iDATA)를 수신하였다가, 100MHz의 저속 클럭(LCLK)에 맞추어 8개 단위로 내보낸다.Referring to this, the high speed data iDATA input to the receiver 300 has a speed of 800 MHz. The receiver 300 receives 800 MHz high speed data iDATA that is continuously received in series, and emits the data in eight units in accordance with the low speed clock LCLK of 100 MHz.
예를 들어, 수신부(300)로 입력되는 고속 데이터(iDATA) 중 처음 8개는 도 3에 도시되듯이, '10010110'이다. 수신부(300)는 이들 8개의 고속 데이터가 모두 입력되면, 첫 번째 데이터인 '1'은 제1 신호(Out0)로, 2번째 데이터인 '0'은 제2 신호(Out1)로, 3번째 데이터인 '0'은 제3 신호(Out2)로 출력한다. 나머지 5개의 데이터들도 이와 마찬가지로, 제4 내지 제8 신호(Out3~Out7)로 각각 출력된다.For example, the first eight of the high speed data iDATA input to the receiver 300 are '10010110' as shown in FIG. 3. When all of these eight high-speed data are input, the receiver 300 receives the first data '1' as the first signal Out0, the second data '0' as the second signal Out1, and the third data. '0' is output as the third signal Out2. Similarly, the remaining five data are output as the fourth to eighth signals Out3 to Out7, respectively.
즉, 수신부(300)는 수신되는 고속 데이터(iDATA)가 8개 누적되면, 이를 동시에 8개의 출력선으로 병렬로 출력하는 것이다. 8개의 출력선은 테스트 장비(ATE)에 연결되어 제1 내지 제8 신호들(Out0~Out7)로 구성되는 제2 저속 데이터(rDATA)를 테스트 장비(ATE)로 전달한다.That is, when the received high-speed data iDATA is accumulated in eight, the receiving unit 300 outputs the same in parallel to eight output lines. The eight output lines are connected to the test equipment ATE to transfer the second low speed data rDATA composed of the first to eighth signals Out0 to Out7 to the test equipment ATE.
본 발명의 일 실시예에 따른 테스트 시스템은, 송신측 반도체 장치(Tx)와 수신측 반도체 장치(Rx)를 연결하여 고속으로 데이터를 주고 받는 동작을 저속의 테스트 장비(ATE)를 이용하여 테스트하는 것이다. 따라서, 송신측 반도체 장치(Tx)는 송신부(도 2의 200)만을 이용하고, 수신측 반도체 장치(Rx)는 수신부(도 2의 300)만을 이용한다. 그러나, 실제로는 송신측 반도체 장치(Tx)와 수신측 반도체 장치(Rx)가 구분되어 있는 것이 아니므로, 본 발명에 따른 반도체 장치는 송신부(200)와 수신부(300)를 모두 구비하는 것이 바람직하다.The test system according to an embodiment of the present invention is configured to test an operation of exchanging data at high speed by connecting a transmitting semiconductor device Tx and a receiving semiconductor device Rx using a low speed test equipment ATE. will be. Therefore, the transmitting side semiconductor device Tx uses only the transmitting unit (200 in FIG. 2), and the receiving side semiconductor device Rx uses only the receiving unit (300 in FIG. 2). However, in practice, since the transmitting side semiconductor device Tx and the receiving side semiconductor device Rx are not divided, it is preferable that the semiconductor device according to the present invention includes both the transmitting unit 200 and the receiving unit 300. .
또한, 여기서는 두 개의 반도체 장치(Tx, Rx)를 연결하여 테스트하는 예를 설명하였지만, 하나의 반도체 장치 내에 송신부(200)와 수신부(300)가 모두 구비되므로, 하나의 반도체 장치에 대하여 저속의 테스트 장비(ATE)를 이용하여 테스트하는 것이 가능함은 당업자에게는 자명할 것이다.In addition, although an example in which two semiconductor devices Tx and Rx are connected and tested is described here, since both the transmitter 200 and the receiver 300 are provided in one semiconductor device, a low-speed test is performed on one semiconductor device. It will be apparent to those skilled in the art that it is possible to test using equipment (ATE).
상술한 바와 같이 본 발명을 이용하면, 테스트 장비의 속도의 한계를 넘어서는 반도체 장치를 테스트하는 것이 가능하고 반도체 장치가 고속화되면서 쓸모가 없게 되는 저속의 테스트 장비를 활용할 수 있게 되는 이점이 있다.As described above, the present invention has the advantage that it is possible to test a semiconductor device that exceeds the speed limit of the test equipment, and to utilize a low speed test equipment that becomes useless as the semiconductor device becomes faster.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명의 반도체 장치 및 테스트 시스템에 의하면, 테스트 장비의 동작 속도의 한계를 넘어서 고속으로 동작하는 반도체 장치를 테스트하는 것이 가능하다.According to the semiconductor device and the test system of the present invention, it is possible to test a semiconductor device that operates at a high speed beyond the limit of the operating speed of the test equipment.
또한, 본 발명에 의하면, 반도체 장치가 고속화되면서 쓸모가 없게 되는 저속의 테스트 장비를 활용할 수 있게 되어, 테스트 비용이 절감되는 효과가 있다.In addition, according to the present invention, it is possible to utilize a low-speed test equipment that becomes obsolete as the semiconductor device becomes high speed, thereby reducing the test cost.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079693A KR20030049481A (en) | 2001-12-15 | 2001-12-15 | Semiconductor device capable of interfacing low-speed test equipment and Test system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010079693A KR20030049481A (en) | 2001-12-15 | 2001-12-15 | Semiconductor device capable of interfacing low-speed test equipment and Test system using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030049481A true KR20030049481A (en) | 2003-06-25 |
Family
ID=29575284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010079693A KR20030049481A (en) | 2001-12-15 | 2001-12-15 | Semiconductor device capable of interfacing low-speed test equipment and Test system using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030049481A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714482B1 (en) * | 2005-07-11 | 2007-05-04 | 삼성전자주식회사 | Semiconductor device, test board, test system of semiconductor device, and test method of semiconductor device |
| KR100735920B1 (en) * | 2005-12-28 | 2007-07-06 | 삼성전자주식회사 | Device test apparatus and method, and interface apparatus thereof |
| US7610530B2 (en) | 2005-08-24 | 2009-10-27 | Samsung Electronics Co., Ltd. | Test data generator, test system and method thereof |
| US7681097B2 (en) | 2006-11-07 | 2010-03-16 | Samsung Electronics Co., Ltd. | Test system employing test controller compressing data, data compressing circuit and test method |
| KR101712127B1 (en) * | 2016-12-15 | 2017-03-03 | 엘아이지넥스원 주식회사 | Jam-tolerant rotary geared actuator with multiple output position sensor |
| KR101712126B1 (en) * | 2016-12-16 | 2017-03-03 | 엘아이지넥스원 주식회사 | Jam-tolerant rotary geared actuator |
| WO2024021830A1 (en) * | 2022-07-28 | 2024-02-01 | 普源精电科技股份有限公司 | Chip test circuit, chip and test device |
-
2001
- 2001-12-15 KR KR1020010079693A patent/KR20030049481A/en not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714482B1 (en) * | 2005-07-11 | 2007-05-04 | 삼성전자주식회사 | Semiconductor device, test board, test system of semiconductor device, and test method of semiconductor device |
| US7555686B2 (en) | 2005-07-11 | 2009-06-30 | Samsung Electronics Co., Ltd. | Semiconductor device, test board for testing the same, and test system and method for testing the same |
| US7610530B2 (en) | 2005-08-24 | 2009-10-27 | Samsung Electronics Co., Ltd. | Test data generator, test system and method thereof |
| KR100735920B1 (en) * | 2005-12-28 | 2007-07-06 | 삼성전자주식회사 | Device test apparatus and method, and interface apparatus thereof |
| US7681097B2 (en) | 2006-11-07 | 2010-03-16 | Samsung Electronics Co., Ltd. | Test system employing test controller compressing data, data compressing circuit and test method |
| KR101712127B1 (en) * | 2016-12-15 | 2017-03-03 | 엘아이지넥스원 주식회사 | Jam-tolerant rotary geared actuator with multiple output position sensor |
| KR101712126B1 (en) * | 2016-12-16 | 2017-03-03 | 엘아이지넥스원 주식회사 | Jam-tolerant rotary geared actuator |
| WO2024021830A1 (en) * | 2022-07-28 | 2024-02-01 | 普源精电科技股份有限公司 | Chip test circuit, chip and test device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6904375B1 (en) | Method and circuits for testing high speed devices using low speed ATE testers | |
| US5963609A (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| US6381293B1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| EP1283615B1 (en) | Line loop back for very high speed application | |
| US7218861B2 (en) | Optical transceiver, a multiplexing integrated circuit, a demultiplexing integrated circuit, an integral multiplexing/demultiplexing integrated circuit, and method for evaluating and testing the optical transceiver | |
| US7177965B2 (en) | Linking addressable shadow port and protocol for serial bus networks | |
| US5790286A (en) | Technique for embodying duplication of optical paths in optical data transmission | |
| WO2005012949A3 (en) | Optical and electrical channel feedback in optical transceiver module | |
| AU2002239509A1 (en) | Enhanced loopback testing of serial devices | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| CN100439934C (en) | Cable component test system and device | |
| KR20030049481A (en) | Semiconductor device capable of interfacing low-speed test equipment and Test system using the same | |
| US5648972A (en) | V.35 integrated circuit transceiver with diagnostics loopback | |
| US7610422B2 (en) | Isolation and transmission of digital signals in intended direction | |
| US20040218665A1 (en) | Signal transmit-receive device, circuit, and loopback test method | |
| US7624311B2 (en) | Method and apparatus for converting interface between high speed data having various capacities | |
| US20050070226A1 (en) | Method and system for wireless communication with an integrated circuit under evaluation | |
| US7650543B2 (en) | Plesiochronous receiver pin with synchronous mode for testing on ATE | |
| CA2292939A1 (en) | Application-specific integrated circuit (asic) for use in communication facilities of a digital network | |
| KR100252835B1 (en) | Multi/demultiplexing and speed conversion device of time divided signal | |
| GB2498942A (en) | Multiplexing streams on to faster serial lanes for power saving, wherein stream synchronisation characters are replaced with stream identifiers | |
| CN117931544A (en) | MIPI protocol controller and system on chip | |
| KR100202993B1 (en) | Conjunction apparatus between two connectors | |
| KR20100043454A (en) | A source driver integrated circuit capable of interfacing multi pair data and display panel driving system including the integrated circuit | |
| KR880008166A (en) | Branch type terminal connection device in premises |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |