KR20030048500A - Ｐｃｉ 인터페이스를 이용한 보드 간의 통신방법 - Google Patents

Abstract

본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법은, PCI 인터페이스를 이용하여 타 보드에 메시지를 전송하는 보드에서, 전송할 메시지가 발생되면, 발생된 메시지를 버퍼에 저장하는 단계와; 상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지(packed message)로 만드는 단계와; 상기 보드는 상기 묶음 메시지에, 메시지 묶음에 대한 헤더 정보를 추가하는 단계; 및 상기 보드는 상기 헤더 정보가 추가된 묶음 메시지를 PCI 인터페이스를 통하여 상기 타 보드에 전송하는 단계; 를 포함한다.

여기서, 보드는 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 과정에 있어, 설정된 소정의 메시지 개수보다 버퍼에 저장된 메시지 수가 많아지는 경우에는, 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만든다.

또한, 상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 과정에 있어, 설정된 소정 시간을 초과하는 경우에는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만든다.

또한, 상기 설정된 소정 시간은 상기 보드의 주제어부 처리 능력과 상기 PCI 인터페이스의 처리 능력과의 차이에 의해 발생되는 상기 주제어부의 처리 여유 시간에 의해 설정된다.

Description

ＰＣＩ 인터페이스를 이용한 보드 간의 통신방법{Communication method for boards using PCI interface}

본 발명은 보드 간의 통신방법에 관한 것으로서, 특히 PCI 인터페이스를 이용한 보드 간의 효율적인 통신방법에 관한 것이다.

일반적으로 PCI(peripheral component interconnect)는 인텔사를 중심으로 한 미국의 주요 개인용 컴퓨터(PC) 관련 제조업체 백수십 개 회사가 참가하여 작성한 로컬 버스 규격을 말한다. PCI 버스는 중앙 처리 장치(CPU)와 주변 장치를 직접 연결하여 고속으로 데이터를 전달하는 데이터 통로를 제공하는 로컬 버스의 일종인데, 안정성이나 확장성 등이 먼저 보급된 VL(VESA Local) 버스보다 우수하여 펜티엄을 탑재한 대부분의 PC에 채용되고 있다.

한편, PCI 버스는 주제어부(CPU)와 버스 사이에 브리지 회로를 두는 구조이기 때문에 VL 버스와 같이 CPU의 종류에 의존하지 않으므로 CPU의 종류가 달라도 그에 대응하는 브리지 회로를 갖추기만 하면 어떤 CPU와도 연결할 수 있는 장점이 있다. 또한, PCI 버스는 주소를 전달하는 신호와 데이터를 전달하는 신호를 시분할 다중화하여 하나의 신호선으로 전송하기 때문에 버스 내의 신호선의 수가 적어서 확장 슬롯의 크기가 작아도 된다. 그리고, PCI 버스의 또 하나의 특징은 PCI 확장 카드나 보드가 CPU와 독자적으로 작업을 동시에 처리할 수 있게 하는 버스 마스터링(bus mastering)을 지원한다. 이것은 데이터 전송 속도가 다른 복수의 주변 장치가 버스에 접속되었을 때 동화(動畵) 등의 멀티미디어 데이터를 우선적으로 고속으로 전송할 수 있게 하기 위한 것이다.

도 1은 일반적인 PCI 인터페이스를 이용한 보드 간의 통신 시스템 구성을 개략적으로 나타낸 도면이다.

도 1은 PCI 인터페이스를 통해 메시지를 전송하는 시스템의 한 예를 나타낸 것으로서, 여기서는 신호 중계 시스템에 들어가는 고속 신호 처리 보드(10)와 통신 처리 보드(20) 간에 수행되는 메시지 전송에 대하여 살펴보기로 한다.

여기서, 상기 고속 신호 처리 보드(10)는 제 1 제어부(11)에 의해 제어되며, 제 1 PCI 인터페이스부(12)를 통하여 외부 보드(예컨대, 통신 처리 보드)와 통신을 수행한다. 그리고, 상기 통신 처리 보드(20)는 제 2 제어부(21)에 의해 제어되며, 제 2 PCI 인터페이스부(22)를 통하여 외부 보드(예컨대, 고속 신호 처리 보드)와 통신을 수행한다.

이때, 상기 고속 신호 처리 보드(10)는 고속 링크 처리 블록의 메인 처리 보드로서 들어온 신호의 처리 및 상태 관리 등을 처리한다. 그리고, 상기 통신 처리 보드(20)는 다른 보드와의 IPC(Inter Processor Communication) 처리와 ATM (Asynchronous Transfer Mode) 통신의 SAR(Segmentation and Reassembly Sublayer) 처리를 해주는 통신전용 보드이다.

한편, 상기 고속 신호 처리 보드(10)의 응용 프로그램이 다른 보드에 있는 응용 프로그램과 통신을 하기 위해서는 다음과 같은 경로를 거치게 된다. 먼저, 다른 보드로 메시지를 보낼 때는 운영체계(OS)에서 제공하는 시스템 콜(system call)을 사용하여 운영체계에게 메시지를 특정 보드에 보내 줄 것을 요청한다. 이에 따라, 도 2에 나타낸 바와 같이, 운영체계는 이 명령을 통해 받은 메시지를 제 1 PCI 인터페이스부(12)를 통해 통신 처리 보드(20)로 보내게 된다. 도 2는 종래의 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여 메시지 전송이 수행되는 것을 개념적으로 나타낸 도면이다.

그러면, 상기 통신 처리 보드(20)는 제 2 PCI 인터페이스부(22)를 통해 수신된 메시지를, 제 2 제어부(21)에서 제공되는 통신 기능을 이용하여 요청된 다른 보드로 메시지를 전송한다. 다른 보드로부터 상기 고속 신호 처리 보드(10)로 전송되는 메시지는 위의 경우와 역순으로 수행된다.

이상에서 설명된 바와 같이 메시지가 전송되는 시스템에서는, PCI 버스는 두 보드 사이의 가교와 같은 역할을 수행하게 된다. 그러므로, 두 보드에 고속의 성능을 가진 제어부가 사용되어, 많은 양의 메시지를 처리할 수 있는 경우에도, PCI 버스가 그에 미치지 못하는 성능을 가지고 있다면, 두 보드 간에 병목 현상이 발생됨으로써 각 제어부의 성능을 제대로 활용할 수 없게 된다.

예컨대, 초당 200 byte 크기의 메시지 10,000 개를 처리할 수 있는 능력을 가진 보드라 해도 PCI 버스가 초당 4,000 개밖에 처리할 수 없다면, 6,000 개의 처리 능력은 제대로 발휘될 수가 없게 되는 것이다.

또한, PCI 버스를 지원하는 소자(device)가 메시지를 전송하기 위해서는 준비 시간이 있어야 하는데, 이 준비 시간은 메시지의 크기와는 상관없이 항상 일정한 값을 갖는다. 즉, PCI 소자가 메시지를 하나 보내기 위해 레지스터 등을 준비하는데 걸리는 시간을 t라고 한다면 20 byte 크기의 메시지를 100 개 보낼 때 드는준비 시간은 100t가 든다. 그러나, 800 byte 크기의 메시지를 100 개 보낼 때 드는 준비 시간도 역시 100t가 든다.

그것은 t라는 시간이 메시지 사이즈와는 관계없이 항상 일정하기 때문에 생기는 현상이다. 따라서, 단위 시간당 PCI 소자가 처리할 수 있는 메시지 개수는 800 byte 크기의 메시지를 처리하는 경우나, 200 byte 크기의 메시지를 처리하는 경우나 동일하다는 결과가 나온다. 그러므로, 작은 메시지를 많이 처리하는 시스템에서는 더욱 비효율적인 성능을 나타내게 되는 것이다.

본 발명은 상기와 같은 여건을 감안하여 창출된 것으로서, 보드의 처리 능력과 PCI 인터페이스의 처리 능력과의 차이에 의해 발생되는 보드의 처리 여유 시간을 이용하여 발생되는 전송 메시지를 하나의 묶음 메시지로 전송함으로써, 메시지 전송 능력을 향상시킬 수 있는 PCI 인터페이스를 이용한 보드 간의 통신방법을 제공함에 그 목적이 있다.

도 1은 일반적인 PCI 인터페이스를 이용한 보드 간의 통신 시스템 구성을 개략적으로 나타낸 도면.

도 2는 종래의 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여 메시지 전송이 수행되는 것을 개념적으로 나타낸 도면.

도 3은 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여 메시지 전송이 수행되는 것을 개념적으로 나타낸 도면.

도 4는 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여, 메시지 송신이 수행되는 과정을 나타낸 순서도.

도 5는 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여, 메시지 수신이 수행되는 과정을 나타낸 순서도.

<도면의 주요 부분에 대한 부호의 설명>

10... 고속 신호 처리 보드11... 제 1 제어부

12... 제 1 PCI 인터페이스부20... 통신 처리 보드

21... 제 2 제어부22... 제 2 PCI 인터페이스부

31, 32... 메시지 묶음

상기의 목적을 달성하기 위하여 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법은,

PCI 인터페이스를 이용하여 타 보드에 메시지를 전송하는 보드에서, 전송할 메시지가 발생되면, 발생된 메시지를 버퍼에 저장하는 단계와;

상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지 (packed message)로 만드는 단계와;

상기 보드는 상기 묶음 메시지에, 메시지 묶음에 대한 헤더 정보를 추가하는 단계; 및

상기 보드는 상기 헤더 정보가 추가된 묶음 메시지를 PCI 인터페이스를 통하여 상기 타 보드에 전송하는 단계; 를 포함하는 점에 그 특징이 있다.

여기서, 상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 과정에 있어, 상기 보드에서 설정된 소정의 메시지 개수보다 상기 버퍼에 저장된 메시지 수가 많아지는 경우에는, 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 점에 그 특징이 있다.

또한, 상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 과정에 있어, 설정된 소정 시간을 초과하는 경우에는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 점에 그 특징이 있다.

또한, 상기 설정된 소정 시간은 상기 보드의 주제어부 처리 능력과 상기 PCI 인터페이스의 처리 능력과의 차이에 의해 발생되는 상기 주제어부의 처리 여유 시간인 점에 그 특징이 있다.

또한, 상기 묶음 메시지에 부가되는 헤더 정보에는 묶어진 메시지의 개수 정보와, 전체 메시지 크기의 정보가 포함되는 점에 그 특징이 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 PCI 인터페이스를 이용한 통신방법의 다른 예는,

PCI 인터페이스를 통하여 타 보드로부터 메시지를 전송받는 단계와;

상기 수신된 메시지가 묶음 메시지(packed message)인 지의 여부를 판단하는단계와;

상기 수신된 메시지가 묶음 메시지인 경우에는, 첨부된 헤더 정보를 참조하여 메시지를 분할하는 단계; 및

상기 분할된 메시지에 따라, 해당 메시지를 처리하는 단계; 를 포함하는 점에 그 특징이 있다.

이와 같은 본 발명에 의하면, 보드의 처리 능력과 PCI 인터페이스의 처리 능력과의 차이에 의해 발생되는 보드의 처리 여유 시간을 이용하여 발생되는 전송 메시지를 하나의 묶음 메시지로 전송함으로써, 메시지 전송 능력을 향상시킬 수 있는 장점이 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명한다.

도 3은 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여 메시지 전송이 수행되는 것을 개념적으로 나타낸 도면이고, 도 4는 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여, 메시지 송신이 수행되는 과정을 나타낸 순서도이며, 도 5는 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하여, 메시지 수신이 수행되는 과정을 나타낸 순서도이다.

본 발명은 병목 현상이 발생되는 PCI 버스의 성능을 최대로 활용하여 전체적인 처리 성능을 높이고자 하는 것이다. 일반적으로 PCI 버스의 양 옆에 연결되어 있는 보드(도 3에서는 고속 신호 처리 보드(10)와 통신 처리 보드(20))의 제어부 성능은 PCI 버스의 성능에 비해 여유가 있게 된다.

이 여유를 통해 약간의 시간을 얻을 수 있는데, 제어부와 PCI와의 성능 차로얻은 시간을 dt라고 하자. 그리고, 메시지를 보내는 쪽 보드(예컨대, 고속 신호 처리 보드)를 A 보드라고 하고, 외부로부터 메시지를 받는 보드(예컨대, 통신 처리 보드)를 B 보드라고 하면, A는 dt라는 시간동안 보내는 메시지를 특정 버퍼에 모았다가 하나의 메시지로 만들어서 PCI 버스를 통해 B 보드로 전송한다. B 보드도 마찬가지로 dt시간 동안 하나로 만들어진 메시지를 원래의 크기로 분할하여 외부로 보낸다. 또한, 외부로부터 들어온 메시지도 dt 시간을 이용하여 B 보드에서 메시지를 하나의 메시지로 만들어 PCI 버스를 통해 A 보드로 보내면 A 보드는 메시지를 원래의 크기로 분할하여 처리함으로써, 보다 높은 성능을 발휘할 수 있게 된다.

그러면, 도 3 및 도 4를 참조하여 고속 신호 처리 보드(10)에서 통신 처리 보드(20)로 메시지를 전송하는 과정을 먼저 살펴 보기로 한다. 이때, 상기 고속 신호 처리 보드(10)의 제어부와 PCI와의 성능 차이를 통해 얻을 수 있는 시간을 dtA라고 하자.

여기서, 상기 고속 신호 처리 보드(10)의 응용 프로그램은 먼저 자신의 버퍼를 준비한다. 그리고, 다른 보드나 ATM 망과 같은 외부 망으로 보낼 메시지가 발생되면(단계 401), 발생된 메시지를 바로 PCI 버스로 보내지 않고 미리 준비한 버퍼에 보관한다(단계 402).

그리고, 소정 시간(여기서는 dtA)이 경과되었는지의 여부를 판단한다(단계 403). 한편, 상기 단계 403에서의 판단결과 소정 시간(dtA)이 경과된 경우에는, 지금까지 버퍼에 쌓여있는 메시지를 하나의 메시지 묶음(31, 32)으로 만들어 준다(단계 404).

여기서, 하나의 메시지 묶음을 만들 때, 앞의 헤더 부분에 묶음 정보(pack 정보)를 덧붙인다(단계 405). 이때, 묶음 정보에는 묶어진 메시지의 개수 그리고, 전체 메시지의 크기 등의 정보가 포함된다. 또한, 각각의 메시지에도 통상적으로 자신의 메시지 크기와 같은 정보가 포함된다.

이에 따라, 상기 단계 405에서 헤더 정보가 추가된 메시지 묶음은 PCI 버스를 통하여 통신 처리 보드(20)로 전송된다(단계 406). 그리고, 상기 고속 신호 처리 보드(10)는 기존 처리 작업을 계속 수행하며 전송할 메시지가 발생되는 지의 여부를 검토한다(단계 407).

한편, 시스템에 따라서는 소정 시간(dtA) 동안에 너무 많은 메시지가 쌓임으로 인하여, 오히려 시스템의 동작에 무리를 주는 경우가 발생될 수도 있다. 이러한 상황을 방지하기 위하여, 일정한 개수의 한계 치를 정하여 소정 시간(dtA)이 넘지 않아도 메시지의 숫자가 한계치에 도달하면 하나의 묶음 메시지를 만들어서 PCI 버스로 전송하도록 설계할 수도 있다. 이와 같은 한계치는 시스템의 성능에 따라 정할 수 있다.

따라서, 상기 단계 403에서의 판단 결과, 소정 시간(dtA)이 경과되지 않은 경우에는 버퍼에 메시지가 저장됨에 있어, 설정된 개수보다 메시지가 많이 저장되었는지의 여부를 판단한다(단계 414). 여기서, 설정된 개수는 시스템의 처리 능력에 따라 적절하게 설정될 수 있다.

이때, 상기 단계 414에서의 판단 결과, 버퍼에 저장된 메시지의 숫자가 설정된 메시지의 개수보다 많은 경우에는, 버퍼에 있는 메시지 묶음을 처리하는 상기단계 404 이후의 과정을 수행한다.

또한, 상기 단계 414에서의 판단 결과, 버퍼에 저장된 메시지의 숫자가 설정된 메시지의 개수보다 많은 경우에는, 기존 처리 작업을 계속 수행하는 상기 단계 407 이후의 과정을 수행한다.

그러면, 도 3 및 도 5를 참조하여, 메시지를 수신한 보드(예컨대 통신 처리 보드)에서 수신된 메시지를 처리하는 과정에 대하여 설명해 보기로 한다.

먼저, 통신 처리 보드(20)는 PCI로부터 메시지가 수신되면(단계 501), 수신된 메시지가 단일 메시지인지, 묶음 메시지인지의 여부를 판단한다(단계 502).

이때, 상기 단계 502에서의 판단결과, 수신된 메시지가 묶음 메시지인 경우에는 묶음 메시지의 헤더 정보를 참조하여 메시지를 분할하고(단계 503), 수신된 메시지를 처리한다(단계 504). 그리고, 메시지 묶음을 모두 처리하였는지의 여부를 판단하여(단계 505), 미처리된 메시지가 있는 경우에는 상기 단계 503 이후의 과정을 반복하여 수행한다. 또한, 상기 단계 505에서의 판단결과, 미처리된 메시지가 없는 경우에는 기존 처리 작업을 계속하여 수행하게 된다(단계 506).

한편, 상기 단계 502에서의 판단결과, 수신된 메시지가 묶음 메시지가 아닌 경우에는, 메시지가 1 개인 경우이므로 헤더 정보만 제거하고 바로 메시지를 처리한다(단계 513).

이와 같은 과정을 통하여 메시지 전송을 수행함으로써, 주어진 시간 안에 더욱 많은 메시지를 처리할 수 있게 된다. 특히, 작은 메시지를 많이 처리하는 시스템의 경우에는 더욱 유용한 결과를 얻을 수 있다. 즉, 소정 시간(dtA) 동안 4 개의메시지를 모아서 하나로 처리한다면, 주어진 단위 시간동안 1,000 개의 메시지를 처리하는 시스템은 4,000 개를 처리할 수 있다는 산술적 수치를 얻을 수가 있다.

이상의 설명에서와 같이 본 발명에 따른 PCI 인터페이스를 이용한 보드 간의 통신방법에 의하면, 보드의 처리 능력과 PCI 인터페이스의 처리 능력과의 차이에 의해 발생되는 보드의 처리 여유 시간을 이용하여 발생되는 전송 메시지를 하나의 묶음 메시지로 전송함으로써, 메시지 전송 능력을 향상시킬 수 있는 장점이 있다.

Claims (6)

1. PCI 인터페이스를 이용하여 타 보드에 메시지를 전송하는 보드에서, 전송할 메시지가 발생되면, 발생된 메시지를 버퍼에 저장하는 단계와;

   상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지 (packed message)로 만드는 단계와;

   상기 보드는 상기 묶음 메시지에, 메시지 묶음에 대한 헤더 정보를 추가하는 단계; 및

   상기 보드는 상기 헤더 정보가 추가된 묶음 메시지를 PCI 인터페이스를 통하여 상기 타 보드에 전송하는 단계; 를 포함하는 것을 특징으로 하는 PCI 인터페이스를 이용한 보드 간의 통신방법.
2. 제 1항에 있어서,

   상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 과정에 있어, 상기 보드에서 설정된 소정의 메시지 개수보다 상기 버퍼에 저장된 메시지 수가 많아지는 경우에는, 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 것을 특징으로 하는 PCI 인터페이스를 이용한 보드 간의 통신방법.
3. 제 1항에 있어서,

   상기 보드는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 과정에 있어, 설정된 소정 시간을 초과하는 경우에는 상기 버퍼에 저장되어 있는 메시지를 하나의 묶음 메시지로 만드는 것을 특징으로 하는 PCI 인터페이스를 이용한 보드 간의 통신방법.
4. 제 3항에 있어서,

   상기 설정된 소정 시간은 상기 보드의 주제어부 처리 능력과 상기 PCI 인터페이스의 처리 능력과의 차이에 의해 발생되는 상기 주제어부의 처리 여유 시간인 것을 특징으로 하는 PCI 인터페이스를 이용한 보드 간의 통신방법.
5. 제 1항에 있어서,

   상기 묶음 메시지에 부가되는 헤더 정보에는 묶어진 메시지의 개수 정보와, 전체 메시지 크기의 정보가 포함되는 것을 특징으로 하는 PCI 인터페이스를 이용한 보드 간의 통신방법.
6. PCI 인터페이스를 통하여 타 보드로부터 메시지를 전송받는 단계와;

   상기 수신된 메시지가 묶음 메시지(packed message)인 지의 여부를 판단하는 단계와;

   상기 수신된 메시지가 묶음 메시지인 경우에는, 첨부된 헤더 정보를 참조하여 메시지를 분할하는 단계; 및

   상기 분할된 메시지에 따라, 해당 메시지를 처리하는 단계; 를 포함하는 것을 특징으로 하는 PCI 인터페이스를 이용한 보드 간의 통신방법.