KR20030046273A - Method for generation cyclic redundancy check code and Apparatus for the same - Google Patents
Method for generation cyclic redundancy check code and Apparatus for the same Download PDFInfo
- Publication number
- KR20030046273A KR20030046273A KR1020010076756A KR20010076756A KR20030046273A KR 20030046273 A KR20030046273 A KR 20030046273A KR 1020010076756 A KR1020010076756 A KR 1020010076756A KR 20010076756 A KR20010076756 A KR 20010076756A KR 20030046273 A KR20030046273 A KR 20030046273A
- Authority
- KR
- South Korea
- Prior art keywords
- error detection
- code
- identifier
- detection code
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
Abstract
Description
본 발명은 이동통신 시스템에 관한 것으로, 특히 CDM/TDM에서의 에러 검출 코드 생성 방법 및 에러 검출 코드 생성기에 관한 것이다.The present invention relates to a mobile communication system, and more particularly, to an error detection code generation method and an error detection code generator in a CDM / TDM.
종래의 패킷 데이터 전송을 위한 무선 통신 시스템들은 패킷 데이터 전송을 위하여 패킷 데이터 채널(Packet Data Channel;이하 PDCH)과, 패킷 데이터 제어 채널(Packet Data Control Channel;이하 PDCCH) 등의 물리적 채널을 사용한다.Conventional wireless communication systems for packet data transmission use a physical channel such as a packet data channel (PDCH) and a packet data control channel (PDCCH) for packet data transmission.
상기 PDCH는 실제로 해당 단말기(혹은 사용자, 이하 단말기라 통칭)에 전송되어야 할 패킷 데이터들을 전송하는 채널이다. 여러 사용자들은 상기 PDCH를 시분할(Time Division Multiplexing; 이하 TDM) 및/또는 코드 분할(Code Division Multiplexing;이하 CDM) 방식으로 나누어 사용한다. 상기 PDCCH는 상기 PDCH를 통해 전송되고 있는 데이터들을 해당 단말기가 오류 없이 제대로 수신할 수 있도록 해주는 제어 정보가 들어 있다. 상기 PDCCH는 P-PDCCH(Primary PDCCH)와, S-PDCCH(Secondary PDCCH)의 두 가지를 사용한다. 이 중 S-PDCCH는 필수적으로 사용되고, P-PDCCH는 선택적으로 이용된다.The PDCH is actually a channel for transmitting packet data to be transmitted to the corresponding terminal (or user, hereinafter referred to as terminal). Several users divide and use the PDCH in a time division multiplexing (TDM) and / or code division multiplexing (hereinafter, CDM) scheme. The PDCCH includes control information that enables the terminal to properly receive data transmitted through the PDCH without error. The PDCCH uses two types, a primary PDCCH (P-PDCCH) and a secondary PDCCH (S-PDCCH). Of these, S-PDCCH is essentially used, and P-PDCCH is optionally used.
이하 표 1은 종래의 S-PDCCH를 통해서 전송되는 정보 비트의 종류 및 정보 비트 수를 보여주는 표이다.Table 1 below shows the types of information bits and the number of information bits transmitted through the conventional S-PDCCH.
상기 표 1에서, 상기 ARQ(Automatic ReQuest) 채널 식별자와 서브 패킷 식별자는 S-PDCCH에 대응되는 PDCH 상의 정보의 재전송 여부 등을 단말기에게 알려주는 이진 정보 비트이다. 상기 부호기 패킷 사이즈는 PDCH 상에 전송되는 데이터 정보비트수를 알려주는 이진 정보 비트이다.In Table 1, the ARQ channel identifier and the sub packet identifier are binary information bits that inform the terminal whether to retransmit information on the PDCH corresponding to the S-PDCCH. The encoder packet size is a binary information bit indicating the number of data information bits transmitted on the PDCH.
상기 MAC 식별자는 단말기 식별자로써, (000000)2을 제외한 값들은 전송중인 S-PDCCH의 정보가 어느 단말기로 전송되는 것인지를 알려준다.The MAC identifier is a terminal identifier, and values except for (000000) 2 indicate to which terminal information of the S-PDCCH being transmitted is transmitted.
상기 표 1에 나타나 있는 정보 비트들은 물리 채널을 통해 전송될 시에, 에러 검출 부호기 비트들(대표적 예로 CRC 코드가 있다)이 부가된다. 이때, 에러 검출 부호기 비트들은 CRC 같이 전송 시에 에러가 발생했는지를 알려주는 비트들이다.When the information bits shown in Table 1 above are transmitted through a physical channel, error detection encoder bits (typically as a CRC code) are added. In this case, the error detection encoder bits are bits that indicate whether an error has occurred during transmission, such as a CRC.
TDM 방식을 기반으로 하는 패킷 데이터 전송 방식에서의 PDCH은 그 시점에 PDCH을 위한 가용 자원(즉, 왈쉬 코드 공간상의 코드들)을 모두 다 사용한다. 그 결과, 필요 이상의 자원까지 모두 사용하는 낭비가 있을 수 있다.The PDCH in the packet data transmission scheme based on the TDM scheme uses all available resources (ie, codes in the Walsh code space) for the PDCH at that time. As a result, there may be waste of using more resources than necessary.
그러므로, 효율적인 자원의 활용을 위하여 CDM 방식의 패킷 데이터 전송 방식이 필요하다. 이를 위하여, S-PDCCH를 통해 전송되는 정보 비트들에 추가적인 정보가 필요하다. 또한, 상기 S-PDCCH의 오류 검파 능력을 향상시키기 위한 S-PDCCH 구조에 대한 추가적인 변형이 요구된다.Therefore, CDM packet data transmission method is required for efficient resource utilization. To this end, additional information is required for information bits transmitted on the S-PDCCH. In addition, further modification to the S-PDCCH structure is required to improve the error detection capability of the S-PDCCH.
따라서, 본 발명은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 자원의 이용 효율을 높이고, 오류 검파 능력을 향상시키기에 적당하도록 하는 CDM/TDM에서의 오류 검출 코드 생성 방법 및 이를 위한 장치를 제공하기 위한 것이다.Accordingly, the present invention has been made in view of the above-mentioned problems of the prior art, and is a method for generating an error detection code in a CDM / TDM, which is suitable for increasing resource utilization efficiency and improving error detection capability and It is for providing a device.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터 전송을 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 제1 에러 검출 코드를 생성하는 단계; 상기 제1 에러 검출 코드와, 해당 단말기 식별자를 이용하여 제2 에러 검출 코드를 생성하는 단계를 포함하여 이루어진다.According to an aspect of the present invention for achieving the above object, in a mobile communication system using a time division scheme, a code division scheme, control information for data transmission and Walsh code usage information of another terminal are used. Generating an error detection code; And generating a second error detection code by using the first error detection code and the corresponding terminal identifier.
바람직하게, 상기 데이터 전송을 위한 제어 정보는 재전송시 이용되는 재전송 채널의 식별자 및 이 재전송 채널에서의 서브 패킷 식별자와, 상기 데이터가 전송되는 채널의 데이터 사이즈와, 해당 단말기의 왈쉬 코드 이용 정보를 포함한다.Preferably, the control information for data transmission includes an identifier of a retransmission channel used for retransmission, a sub packet identifier in the retransmission channel, a data size of the channel over which the data is transmitted, and Walsh code usage information of the corresponding terminal. do.
바람직하게, 상기 단말기 식별자의 길이가 상기 에러 검출 코드 길이에 일치되도록, 상기 단말기 식별자에 0 또는 1 비트들이 패딩된다.Advantageously, 0 or 1 bits are padded in the terminal identifier such that the length of the terminal identifier matches the error detection code length.
바람직하게, 상기 다른 단말기의 왈쉬 코드 이용 정보 및 상기 단말기 식별자는 상기 데이터를 전송할 단말기에 전송되지 않는다.Preferably, Walsh code usage information and the terminal identifier of the other terminal are not transmitted to the terminal to transmit the data.
바람직하게, 상기 제2 에러 검출 코드를 상기 데이터 전송을 위해 제어 정보에 부가하여 전송하는 단계를 더 포함하여 이루어진다.Preferably, the method further comprises the step of transmitting the second error detection code in addition to the control information for the data transmission.
바람직하게, 상기 제2 에러 검출 코드를 생성하는 단계는 상기 제1 에러 검출 코드와, 상기 해당 단말기 식별자에 대해 모듈러 연산을 수행하는 단계를 더 포함하여 이루어진다.Preferably, the generating of the second error detection code further comprises performing a modular operation on the first error detection code and the corresponding terminal identifier.
이상과 같은 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터 전송을 위한 제어 정보와 다른 단말기의 왈쉬 코드 이용 정보, 해당 단말기 식별자를 이용하여 에러 검출 코드를 생성한다.According to another aspect of the present invention for achieving the above object, in a mobile communication system using a time division scheme and a code division scheme, control information for data transmission, Walsh code usage information of another terminal, and a corresponding terminal identifier are used. Generate an error detection code.
이상과 같은 목적들 달성하기 위한 본 발명의 또 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터를 전송할 단말기에 해당되는 식별자를 이용하여 에러 검출 코드 생성기를 초기화하는 단계; 상기 초기화된 에러 검출 코드 생성기에서, 상기 데이터 전송을 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 에러 검출 코드를 생성하는 단계를 포함하여 이루어진다.According to another aspect of the present invention for achieving the above object, in the mobile communication system using the time division scheme and code division scheme, initializing the error detection code generator using an identifier corresponding to the terminal to which data is to be transmitted step; And generating, by the initialized error detection code generator, an error detection code using control information for data transmission and Walsh code usage information of another terminal.
바람직하게, 상기 제어 정보는 재전송시 이용되는 재전송 채널의 식별자 및 이 재전송 채널에서의 서브 패킷 식별자와, 상기 데이터가 전송되는 채널의 데이터 사이즈와, 해당 단말기의 왈쉬 코드 이용 정보를 포함한다.Preferably, the control information includes an identifier of a retransmission channel used for retransmission, a sub packet identifier in the retransmission channel, a data size of the channel on which the data is transmitted, and Walsh code usage information of the corresponding terminal.
이상과 같은 목적을 달성하기 위한 본 발명의 또 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터 전송을 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 제1 에러 검출 코드를 생성하는 에러 검출 코드 생성기; 상기 생성된 제1 에러 검출 코드와, 해당 단말기 식별자를 모듈로 연산하여 제2 에러 검출 코드를 생성하는 모듈로 연산기를 포함하여 구성된다.According to another aspect of the present invention for achieving the above object, in the mobile communication system using the time division method, code division method, using control information for data transmission and Walsh code use information of another terminal An error detection code generator for generating a first error detection code; And a modulo calculator configured to generate the second error detection code by modulating the generated first error detection code and the corresponding terminal identifier.
이상과 같은 목적을 달성하기 위한 본 발명의 또 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터를 전송할 단말기에 해당되는 식별자에 의해 초기화되고, 상기 데이터를 전송하기 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 에러 검출 코드를 생성하는에러 검출 코드 생성기이다.According to another aspect of the present invention for achieving the above object, in a mobile communication system using a time division method and a code division method, initialized by an identifier corresponding to a terminal to transmit data, and transmitting the data Is an error detection code generator for generating an error detection code by using the control information and Walsh code usage information of another terminal.
도 1은 본 발명에 이용되는 S-DPCCH의 전송 체인 구성의 일 예를 나타낸 도면.1 is a view showing an example of the transmission chain configuration of the S-DPCCH used in the present invention.
도 2는 도 1에 도시된 에러 검출 코드 추가 블록의 구성을 나타낸 도면.FIG. 2 is a diagram showing the configuration of an error detection code addition block shown in FIG. 1; FIG.
도 3은 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 일 예를 나타낸 도면.3 is a diagram showing an example of a detailed configuration of an error detection code addition block shown in FIG. 2;
도 4는 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 다른 예를 나타낸 도면.4 is a diagram showing another example of the detailed configuration of an error detection code addition block shown in FIG. 2;
도 5는 도 3 및 도 4에 도시된 에러 검출 코드 추가 불록의 출력 결과를 나타낸 도면.Fig. 5 is a diagram showing an output result of the error detection code addition block shown in Figs. 3 and 4;
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
본 발명을 설명하기에 앞서, 본 발명에서 이용되는 파라미터들을 설명한다.Prior to describing the present invention, the parameters used in the present invention will be described.
왈쉬 코드는 물리적 채널들을 전송할 때 사용되는 서로 직교성을 가지는 코드의 통칭이다.Walsh codes are a generic term for codes that are orthogonal to each other used when transmitting physical channels.
왈쉬 코드 공간(walsh code space)은 기지국이 패킷 데이터를 전송할 때 현재 사용할 수 있는 왈쉬 코드들을 모아 놓은 집합으로, 시간에 따라 구성 원소들이 변화한다.The Walsh code space is a collection of Walsh codes currently available when the base station transmits packet data. The components change over time.
PDCH(i)는 두 개 이상의 PDCH를 이용하는 것이 가능한 경우, i번째 PDCH를 의미한다. 이 경우, 각 PDCH는 왈쉬 코드 공간내의 왈쉬 코드들을 나누어 사용한다.PDCH (i) means the i-th PDCH when it is possible to use two or more PDCHs. In this case, each PDCH uses Walsh codes in Walsh code space separately.
PDCCH(i)는 두 개 이상의 PDCH가 존재하는 것이 가능한 경우, PDCH(i)를 성공적으로 수신하기 위하여 기지국이 단말기들에게 전송하는 제어 정보를 포함하고 있는 물리적 채널의 통칭이다.PDCCH (i) is a generic name of a physical channel that contains control information transmitted by a base station to terminals in order to successfully receive PDCH (i) when more than one PDCH may exist.
본 발명에서 이용되는 제어 채널(이하에서, S-PDCCH라 칭하였다)은 이하 표 2에서와 같은 제어 정보를 포함한다.The control channel (hereinafter, referred to as S-PDCCH) used in the present invention includes control information as shown in Table 2 below.
상기 표 2에서, 상기 ARQ(Automatic ReQuest) 채널 식별자와 서브 패킷 식별자는 S-PDCCH에 대응되는 PDCH 상의 정보의 재전송 여부 등을 단말기에게 알려주는 이진 정보 비트이다. 자세하게는, 상기 ARQ 채널 식별자는 한 단말기(여러 재전송 채널들을 전송할 수 있는 것을 가정한다)에게 재전송되는 채널들 중에서도 어느 재전송 채널인지를 알려주고, 이 재전송 채널에서도 몇 번째 서브 패킷(하나의 정보 스트림으로부터 부호화된 심볼들이 반복되어 소정의 서브 패킷들로 나누어지는 경우이다)이 전송되고 있는가에 대한 정보를 알려준다.In Table 2, the ARQ channel identifier and the sub packet identifier are binary information bits that inform the terminal whether to retransmit information on the PDCH corresponding to the S-PDCCH. Specifically, the ARQ channel identifier tells one terminal (assuming that it can transmit multiple retransmission channels) which retransmission channel among the retransmission channels, and in this retransmission channel the number of subpackets (encoded from one information stream) The symbol is repeated and divided into predetermined sub-packets).
상기 부호기 패킷 사이즈는 PDCH 상에 전송되는 데이터 정보 비트수를 알려주는 이진 정보 비트이다.The encoder packet size is a binary information bit indicating the number of data information bits transmitted on the PDCH.
상기 왈쉬 코드 이용 정보(CDM Walsh Space Indication Identifier;이하 CWSI)는 왈쉬 코드 공간 상의 코드 중 PDCH(i)가 사용하고 있는 왈쉬 코드에 대한 정보를 나타내는 이진 정보 비트이다. 이때, CWSI 값은 i 값에 따라 단말기가 해석을 달리한다. 즉, S-PDCCH(i)와 S-PDCCH(j)(i≠j)의 CWSI의 의미는 다를 수 있다. 그리고, 상기 x_i는 i 값에 따라 다를 수 있다. 즉, S-PDCCH(i)와 S-PDCCH(j)(i≠j)의 CWSI의 정보 비트 수가 다를 수 있다. 또한, x_i의 값은 0,1,2,3,...일 수 있으며, 특정 i에 대하여 고정적일 수도 있고 가변적일 수도 있다. 만일, 임의의 S-PDCCH(i)의 x_i 값이 '0'이라면, 이 S-PDCCH(i) 상에는 CWSI정보가 전송되고 있지 않다는 것을 의미한다.The Walsh code use information (CDM Walsh Space Indication Identifier; CWSI) is a binary information bit indicating information on Walsh code used by PDCH (i) among codes on Walsh code space. In this case, the CWSI value is interpreted differently by the terminal according to the i value. That is, the meaning of CWSI of S-PDCCH (i) and S-PDCCH (j) (i ≠ j) may be different. And x_i may vary depending on the value of i. That is, the number of information bits of CWSI of S-PDCCH (i) and S-PDCCH (j) (i ≠ j) may be different. In addition, the value of x_i may be 0, 1, 2, 3,... And may be fixed or variable for a particular i. If the x_i value of any S-PDCCH (i) is '0', it means that CWSI information is not transmitted on this S-PDCCH (i).
상기 CWSI의 비트 수인 x_i은 상기 역할을 위해 필요한 수만큼 사용한다. x_i이 5비트인 경우의 S-PDCCH의 전송 체인을 도 1에 도시하였다.The number of bits x_i of the CWSI is used as necessary for the role. The transmission chain of the S-PDCCH when x_i is 5 bits is shown in FIG.
도 1은 본 발명에 이용되는 S-DPCCH의 전송 체인 구성의 일 예를 나타낸 도면이다.1 is a diagram illustrating an example of a transmission chain configuration of an S-DPCCH used in the present invention.
도 1을 참조하면, S-PDCCH의 입력 시퀀스는 표 1에서와 같이 2 비트의 ARQ 채널 식별자와, 3비트의 부호기 패킷 사이즈와, 2 비트의 서브패킷 식별자를 포함한다. 즉, N 슬롯당 12비트들(상기에서 CWSI가 5비트인 경우)이 부가된다. 이 N은 1,2, 4 중의 어느 하나이다.Referring to FIG. 1, the input sequence of the S-PDCCH includes a 2-bit ARQ channel identifier, a 3-bit encoder packet size, and a 2-bit subpacket identifier as shown in Table 1. That is, 12 bits per N slot (if CWSI is 5 bits above) are added. This N is either 1,2,4.
상기 입력 시퀀스는 에러 검출 코드 추가 블록(101)에서 CRC(cyclic redundancy check) 코드와 같은 에러 검출 코드가 부가된다. 여기서는 14비트의 CRC 비트가 부가되는 것을 도시하였다.The input sequence is appended with an error detection code such as a cyclic redundancy check (CRC) code in error detection code addition block 101. Here, 14 bits of CRC bits are added.
그리고, 이 부가된 비트는 테일비트 추가블록(102)에서 부호기의 최종 상태(state)를 알려진 상태(trellis termination)로 보내주기 위한 테일 비트들이 부가된다. 테일 비트가 부가된 비트들은 부호화기(103)에서 컨벌루셔널 코드로 부호화된다. 여기서, N이 1인 경우 코드 레이트는 1/2이고, N이 2 또는 4인 경우, 코드 레이트는 1/4이다.This added bit is then added with tail bits in tail bit addition block 102 to send the final state of the encoder to a known termination. The bits to which the tail bits are added are encoded by the convolutional code in the encoder 103. Here, when N is 1, the code rate is 1/2, and when N is 2 or 4, the code rate is 1/4.
상기 부호화된 비트들은 N이 4인 경우 심볼 반복 블록(104)에서 반복 팩터 2로 반복된다. 이 반복된 비트들의 수는 68N(CWSI가 5비트)이 된다.The encoded bits are repeated in repetition factor 2 in symbol repetition block 104 when N is four. The number of these repeated bits is 68N (5 bits for CWSI).
상기 반복된 비트들은 펑처링 블록(105)에서 20N(CWSI가 5비트) 비트 수만큼펑처링된다.The repeated bits are punctured by the number of 20N bits (CWSI is 5 bits) in the puncturing block 105.
상기 펑처링된 비트들은 블록 인터리버(106)에서 인터리빙되고, 변조기(107)에서 QPSK 방식에 의하여 변조된다. 이 변조된 신호는 상기 CWSI가 가리키는 왈쉬 코드들 중의 일부를 사용하여 I 채널 및 Q 채널로 분리된다.The punctured bits are interleaved in the block interleaver 106 and modulated by the QPSK scheme in the modulator 107. This modulated signal is separated into an I channel and a Q channel using some of the Walsh codes indicated by the CWSI.
상기 표 1에 제안된 S-PDCCH(i)의 정보 비트들을 전송할 시에 부가되는 에러 검출 코드 비트들을 위한 에러 검출 코드 추가 블록은 이하에서 보다 상세하게 설명된다.An error detection code addition block for error detection code bits added when transmitting information bits of S-PDCCH (i) proposed in Table 1 is described in more detail below.
도 2는 도 1에 도시된 에러 검출 코드 추가 블록의 구성을 나타낸 도면이다.FIG. 2 is a diagram illustrating a configuration of an error detection code addition block shown in FIG. 1.
도 2에서 상기 에러 검출 코드 추가 블록은 종래의 에러 검출 코드 추가 블록과 구별되도록 MACID/CWSI-CRC 발생기라 명명하였으며, 이것에 의해 생성된 에러 검출 코드는 MACID/CWSI-CRC 코드라 명명한다.In FIG. 2, the error detection code addition block is named MACID / CWSI-CRC generator so as to be distinguished from the conventional error detection code addition block, and the error detection code generated thereby is called MACID / CWSI-CRC code.
도 2를 참조하면, 본 발명에 따른 S-PDCCH(i)에 부가되는 에러 검출 코드 즉, MAC ID/CWSI-CRC 코드는 ARQ 채널 식별자와, 부호기 패킷 사이즈와, 서브패킷 식별자와, CWSI(i) 등을 포함하는 S-PDCCH(i) 입력 시퀀스와, MAC 식별자(i)와, 다른 제어 채널 S-PDCCH(j)의 CWSI(j)를 이용하여 생성된다.2, an error detection code added to S-PDCCH (i) according to the present invention, that is, a MAC ID / CWSI-CRC code, includes an ARQ channel identifier, an encoder packet size, a subpacket identifier, and a CWSI (i A S-PDCCH (i) input sequence including the C-PDCCH (i), MAC identifier (i), and CWSI (j) of another control channel S-PDCCH (j).
여기서, CWSI(j)는 S-PDCCH(j)상에 전송되는 CWSI를 의미하며, j는 i와 서로 다른 값이다. 이하에서는 설명의 편이상 i≠j 라고 가정한다. 또한, MAC 식별자(i)는 S-PDCCH(i)상의 정보를 수신하도록 되어 있는 단말기 혹은 사용자에게 할당된다.Here, CWSI (j) means CWSI transmitted on S-PDCCH (j), and j is different from i. In the following description, it is assumed that i ≠ j. In addition, the MAC identifier (i) is assigned to a terminal or a user who is supposed to receive information on the S-PDCCH (i).
도 3은 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 일 예를 나타낸 도면이다.3 is a diagram illustrating an example of a detailed configuration of an error detection code addition block illustrated in FIG. 2.
도 3을 참조하면, 본 발명에 따른 MAC ID/CWSI-CRC 발생기(201)는 내부에 통상의 CRC 코드를 발생하는 CRC 발생기(202)와, 모듈로 연산기(203)를 포함한다.Referring to FIG. 3, the MAC ID / CWSI-CRC generator 201 according to the present invention includes a CRC generator 202 for generating a normal CRC code therein and a modulo operator 203.
즉, CRC 발생기(202)는 ARQ 채널 식별자와, 부호기 패킷 사이즈와, 서브패킷 식별자와, CWSI(i) 등을 포함하는 x 비트의 S-PDCCH(i) 입력 시퀀스와, CWSI(j)를 입력으로 하여 통상의 L 비트 길이의 CRC 코드를 생성한다. 상기 CRC 발생기(102)는 천이 레지스트들로 만들어지는 종래의 CRC 발생기를 통칭한다.That is, the CRC generator 202 inputs an x-bit S-PDCCH (i) input sequence including an ARQ channel identifier, encoder packet size, subpacket identifier, CWSI (i), and the like, and CWSI (j). In this way, a CRC code having a normal L bit length is generated. The CRC generator 102 collectively refers to a conventional CRC generator made of transition resists.
상기 모듈로 연산기(203)는 이 통상의 L 비트 길이의 CRC 코드와, S 비트 길이의 MAC 식별자(i)에 대하여 'mod 2' 연산을 수행하여 L 비트의 MAC ID/CWSI-CRC 코드를 생성한다.The modulo operator 203 generates a L bit MAC ID / CWSI-CRC code by performing a 'mod 2' operation on the normal L bit length CRC code and the S bit length MAC identifier i. do.
여기서, S<L이라면, 상기 MAC 식별자(i)의 앞이나 뒤 부분에 (L-S)개의 0을 붙인 다음 'mod 2' 연산을 수행한다. (0대신 1로 채워도 무방하다)In this case, if S < L , ' L- S' zeros are added to the front or rear portion of the MAC identifier (i), and then a 'mod 2' operation is performed. (You can fill it with 1 instead of 0)
도 4는 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 다른 예를 나타낸 도면이다.4 is a diagram illustrating another example of a detailed configuration of an error detection code addition block illustrated in FIG. 2.
도 4를 참조하면, 본 발명에 따른 MAC ID/CWSI-CRC 발생기에 포함된 CRC 발생기(301)는 MAC 식별자(i)를 이용하여 자신의 천이 레지스터들의 값을 초기화한다.Referring to FIG. 4, the CRC generator 301 included in the MAC ID / CWSI-CRC generator according to the present invention initializes the values of its transition registers using the MAC identifier i.
만일, MAC 식별자(i)의 길이가 CRC 발생기(301)의 천이 레지스터들의 값을 초기화시키기 위한 길이보다 짧은 경우, MAC 식별자(i)의 앞이나 뒤 부분에 필요한 수만큼 '0'을 붙인 다음 'modulo 2' 연산을 수행한다.('0'대신 '1'로 붙여도 무방하다)If the length of the MAC identifier (i) is shorter than the length for initializing the values of the transition registers of the CRC generator 301, the number of '0's is added to the front or rear portion of the MAC identifier (i) and then' modulo 2 'operation (may be replaced with' 1 'instead of' 0 ')
상기 초기화된 천이 레지스터들을 갖는 CRC 발생기(301)는 x 비트의 S-PDCCH(i) 입력 시퀀스와, CWSI(j)를 입력으로 하여L비트 길이의 CRC 코드를 발생한다. 이 발생된 CRC 코드는 본 발명에 따른 MAC ID/CWSI-CRC 코드이다.The CRC generator 301 having the initialized transition registers receives an S-PDCCH (i) input sequence of x bits and CWSI (j) to generate an L bit length CRC code. This generated CRC code is a MAC ID / CWSI-CRC code according to the present invention.
도 5는 도 3 및 도 4에 도시된 에러 검출 코드 추가 불록의 출력 결과를 나타낸 도면이다.FIG. 5 is a diagram showing an output result of the error detection code addition block shown in FIGS. 3 and 4.
이와 같이 생성된 MAC ID/CWSI-CRC 코드는 S-PDCCH(i)의 입력 시퀀스와 연결되어, 전송 체인의 다음 블록인 테일 비트 추가 블록(102)으로 입력된다. 이때, MAC ID/CWSI-CRC 코드와 S-PDCCH의 입력 시퀀스의 연결 순서는 바뀌어도 가능하다. 다만, MAC 식별자(i)와 CWSI(j)는 MAC ID/CWSI-CRC(i)를 생성할 때 사용되지만, 수신단으로 전송되지는 않는다. 즉, 전송은 MAC ID/CWSI-CRC(i)와, S-PDCCH(i) 입력 시퀀스만 수신단으로 전송된다.The MAC ID / CWSI-CRC code thus generated is connected to the input sequence of S-PDCCH (i) and input to the tail bit addition block 102, which is the next block of the transmission chain. At this time, the connection order of the input sequence of the MAC ID / CWSI-CRC code and the S-PDCCH may be changed. However, the MAC identifier (i) and CWSI (j) is used when generating the MAC ID / CWSI-CRC (i), but is not transmitted to the receiving end. That is, in the transmission, only the MAC ID / CWSI-CRC (i) and the S-PDCCH (i) input sequence are transmitted to the receiver.
제1 운용예First example
각 N개의 PDCH(i)과 S-PDCCH(i)를 사용하는 경우, 단말기가 S-PDCCH(i)를 수신하기 위해서는 MAC 식별자(i)와, CWSI(j)를 알고 있어야 한다. 그러므로, S-PDCCH(i)를 수신하기 위해서는 먼저 S-PDCCH(j)를 제대로 수신하여 CWSI(j)를 해석해야 한다. 만일, CWSI(j)의 해독이 잘못된 것이라면, S-PDCCH(i)를 제대로 수신할 수 없다.In case of using each of N PDCH (i) and S-PDCCH (i), the terminal needs to know MAC identifier (i) and CWSI (j) in order to receive S-PDCCH (i). Therefore, in order to receive S-PDCCH (i), it is necessary to first receive S-PDCCH (j) and interpret CWSI (j). If the decoding of CWSI (j) is wrong, the S-PDCCH (i) cannot be properly received.
제2 운용예Second operation example
상기 제1 운용예에서, j는 i-1이라고 가정할 경우, 단말기가 S-PDCCH(i)를수신하기 위해서는 MAC 식별자(i)와 CWSI(i-1)을 알고 있어야 한다. 그러므로, S-PDCCH(i)를 수신하기 위해서는 먼저 S-PDCCH(i-1)을 제대로 수신하여 CWSI(i-1)을 해독해야 한다.In the first operation example, when j is i-1, the terminal needs to know the MAC identifier (i) and the CWSI (i-1) in order to receive the S-PDCCH (i). Therefore, in order to receive S-PDCCH (i), it is necessary to properly receive S-PDCCH (i-1) and decode CWSI (i-1).
단, 이를 위해서는 CWSI(0)의 값은 미리 정해져 있어야 한다. 예로써, CWSI(0)=(00000)2일 수 있다.However, for this purpose, the value of CWSI (0) must be predetermined. For example, CWSI (0) = (00000) 2 may be used.
이상의 설명에서와 같이 본 발명은 CDM/TDM을 운용하면, 가용 자원 낭비를 줄일 수 있다. 또한, 본 발명에 따른 MAC ID/CWSI-CRC 코드를 이용하므로 S-PDCCH(i)의 에러 검출 능력이 향상되는 효과가 있다.As described above, the present invention can reduce the waste of available resources by operating the CDM / TDM. In addition, since the MAC ID / CWSI-CRC code according to the present invention is used, the error detection capability of the S-PDCCH (i) is improved.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the examples, but should be defined by the claims.
Claims (11)
Priority Applications (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010076756A KR100833847B1 (en) | 2001-12-05 | 2001-12-05 | Method for generation cyclic redundancy check code and Apparatus for the same |
| CNB028244583A CN100530991C (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| CN2009101504993A CN101697503B (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| GB0416401A GB2404543B (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| US10/307,416 US7546511B2 (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| AU2002365791A AU2002365791B2 (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| MXPA04005228A MXPA04005228A (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator. |
| GB0515178A GB2415583B (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| PCT/KR2002/002269 WO2003049308A1 (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| CA002468919A CA2468919C (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| BRPI0215108A BRPI0215108A2 (en) | 2001-12-05 | 2002-12-02 | error detection code generating method and error detection code generator |
| GB0228090A GB2383243B (en) | 2001-12-05 | 2002-12-02 | Error detection code generating method and error detection code generator |
| US12/178,115 US8418024B2 (en) | 2001-12-05 | 2008-07-23 | Error detection code generating method and error detection code generator |
| US12/178,142 US8332719B2 (en) | 2001-12-05 | 2008-07-23 | Error detection code generating method and error detection code generator |
| US13/849,893 US9838039B2 (en) | 2001-12-05 | 2013-03-25 | Error detection code generating method and error detection code generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010076756A KR100833847B1 (en) | 2001-12-05 | 2001-12-05 | Method for generation cyclic redundancy check code and Apparatus for the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030046273A true KR20030046273A (en) | 2003-06-12 |
| KR100833847B1 KR100833847B1 (en) | 2008-06-02 |
Family
ID=29573278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010076756A KR100833847B1 (en) | 2001-12-05 | 2001-12-05 | Method for generation cyclic redundancy check code and Apparatus for the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100833847B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866192B1 (en) * | 2002-02-19 | 2008-10-30 | 삼성전자주식회사 | Apparatus and method for transmitting/receiving packet control data in a mobile communication system |
| KR100983261B1 (en) * | 2001-12-05 | 2010-09-24 | 엘지전자 주식회사 | Method for generating a cyclic redundancy check code and an apparatus for the same, and receiving a signal thereof |
| US8352843B2 (en) | 2007-03-16 | 2013-01-08 | Qualcomm Incorporated | Method and apparatus for coding a communication signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465260A (en) * | 1993-11-04 | 1995-11-07 | Cirrus Logic, Inc. | Dual purpose cyclic redundancy check |
| JP3688959B2 (en) * | 1999-11-29 | 2005-08-31 | 株式会社東芝 | Packet transmission system |
| KR100983261B1 (en) * | 2001-12-05 | 2010-09-24 | 엘지전자 주식회사 | Method for generating a cyclic redundancy check code and an apparatus for the same, and receiving a signal thereof |
-
2001
- 2001-12-05 KR KR1020010076756A patent/KR100833847B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100983261B1 (en) * | 2001-12-05 | 2010-09-24 | 엘지전자 주식회사 | Method for generating a cyclic redundancy check code and an apparatus for the same, and receiving a signal thereof |
| KR100866192B1 (en) * | 2002-02-19 | 2008-10-30 | 삼성전자주식회사 | Apparatus and method for transmitting/receiving packet control data in a mobile communication system |
| US8352843B2 (en) | 2007-03-16 | 2013-01-08 | Qualcomm Incorporated | Method and apparatus for coding a communication signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100833847B1 (en) | 2008-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7546511B2 (en) | Error detection code generating method and error detection code generator | |
| KR100464360B1 (en) | Apparatus and method for efficiently energy distributing over packet data channel in mobile communication system for high rate packet transmission | |
| RU2369983C2 (en) | Method and device for generation of control information for packet data | |
| US7693115B2 (en) | Method of transmitting or receiving a data packet in packet data communication system using a hybrid automatic repeat request | |
| US7289567B2 (en) | Apparatus and method for transmitting and receiving data using partial chase combining | |
| JP4105634B2 (en) | Packet data scrambling method using variable number of fixed-length slots and packet data scrambling device using variable number of fixed-length slots | |
| KR100770897B1 (en) | Apparatus and method for transmitting of data via packet data control channel in communication system | |
| EP3110026B1 (en) | Frequency hopping method and apparatus in a wireless communication system | |
| US7178089B1 (en) | Two stage date packet processing scheme | |
| KR20070084239A (en) | Multi-mode hybrid arq scheme | |
| KR100819267B1 (en) | Apparatus and method for transmitting of data via packet data control channel in communication system | |
| KR20090061562A (en) | Method and apparatus of communication using soft decision | |
| EP2340628B1 (en) | Telecommunication method and apparatus | |
| US20050050427A1 (en) | Method of rate matching for link adaptation and code space management | |
| KR100833847B1 (en) | Method for generation cyclic redundancy check code and Apparatus for the same | |
| KR100983261B1 (en) | Method for generating a cyclic redundancy check code and an apparatus for the same, and receiving a signal thereof | |
| KR100830448B1 (en) | Method for transmitting control information of a packet data and transmitting chain in communication system | |
| KR100830456B1 (en) | Method for scrambling physical channel transmitting format and device for transmitting physical channel transmitting format information | |
| KR100797462B1 (en) | Method for transmitting a packet data in Communication System | |
| KR100866192B1 (en) | Apparatus and method for transmitting/receiving packet control data in a mobile communication system | |
| KR20050009659A (en) | Apparatus and method for transmitting/receiving of coded symbol by using h-arq in a mobile communication system | |
| KR100964665B1 (en) | Method of allocating a transmission format of data and transmitting data thereof | |
| KR101350603B1 (en) | Apparatus and method for generating codes in mobile communication system | |
| KR20030071310A (en) | Method for Transmitting of Walsh code Information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140424 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150424 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170414 Year of fee payment: 10 |