KR20030034601A - Target detection circuit - Google Patents

Target detection circuit Download PDF

Info

Publication number
KR20030034601A
KR20030034601A KR1020010066253A KR20010066253A KR20030034601A KR 20030034601 A KR20030034601 A KR 20030034601A KR 1020010066253 A KR1020010066253 A KR 1020010066253A KR 20010066253 A KR20010066253 A KR 20010066253A KR 20030034601 A KR20030034601 A KR 20030034601A
Authority
KR
South Korea
Prior art keywords
signal
target
detection circuit
target signal
output
Prior art date
Application number
KR1020010066253A
Other languages
Korean (ko)
Inventor
이광현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010066253A priority Critical patent/KR20030034601A/en
Publication of KR20030034601A publication Critical patent/KR20030034601A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28Details of pulse systems
    • G01S7/285Receivers
    • G01S7/292Extracting wanted echo-signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems

Abstract

PURPOSE: A target detection circuit is provided to detect the target signal by stably operating the automatic gain control circuit by using the target signal stored when another signal shields the target signal and divided by previously memorizing the size of the target signal so as to operate the automatic gain control circuit with reference to the size of the target signal. CONSTITUTION: A target detection circuit provided with a first amplifier(111) for amplifying a first target signal inputted thereto, a second amplifier(112) for amplifying a first flare signal having the same size with the first target signal, a switching device for varying the amplification level in response to the signal inputted from the outside by feeding back the signal outputted from the first amplifier(111) and an attenuator(114) keeping the output constant by controlling the gain of the first amplifier(111) and the second amplifier(112) by maintaining the signal outputted from the switching device with constant includes a target signal detection circuit(120) for converting the pulse by receiving the first target signal and the first flare signal in response to the control signal inputted thereto, adding the two converted signals and outputting the second target signal by comparing the added signal with a reference signal, an initial threshold voltage generation circuit(130) for outputting the initial threshold voltage as a direct voltage of a constant level in response to the initial gain setting of the user, a flare signal detection circuit(140) for comparing the peak value detected by the peak value of the first target signal outputted from the target signal detection circuit(120) by the control signal inputted thereto with the initial threshold voltage outputted from the initial threshold voltage generation circuit(130) and for outputting the compared result as a second flare signal and a logic circuit(150) for controlling the amplification level of the switching device of the automatic gain control circuit by adding two signals outputted from the target signal detection circuit(120) and the flare signal detection circuit(140).

Description

타겟 검출회로{TARGET DETECTION CIRCUIT}Target detection circuit {TARGET DETECTION CIRCUIT}

본 발명은 타겟 검출회로에 관한 것으로, 더욱 상세하게는 특정 신호의 크기를 미리 기억하고 있다가 동일 크기의 다른 신호가 후에 입력되어 두 신호가 분리되는 경우 특정 신호의 크기를 기준으로 자동이득 조절을 수행하여 특정 신호만을 검출할 수 있도록 하는 타겟 검출회로에 관한 것이다.The present invention relates to a target detection circuit. More particularly, the present invention relates to a target detection circuit, and more particularly, when auto-gain control is performed based on the size of a specific signal when another signal of the same size is input later and two signals are separated. The present invention relates to a target detection circuit for performing only detection of a specific signal.

일반적으로 타겟 검출회로는 타겟 신호를 검출시, 타겟 신호와 동일한 잡음 성분인 플레어(flare) 신호가 발생하여 이 신호가 타겟 신호를 가리는 경우, 동일 크기의 다른 신호를 기준으로 자동이득 조절회로가 동작되었다.In general, when a target signal is detected, when a flare signal, which is the same noise component as the target signal, is generated and the signal covers the target signal, the automatic gain control circuit operates based on another signal having the same size. It became.

그러나 타겟 신호와 다른 신호가 분리된 후에도 타겟 신호의 크기가 자동 이득 조절 회로의 이득에 의해 매우 미약해지므로 타겟 신호를 놓치는 문제점이 있다.However, even after the target signal and other signals are separated, the size of the target signal is very weak due to the gain of the automatic gain control circuit, which causes a problem of missing the target signal.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 타겟 신호의 크기를 기준으로 자동이득 조절회로를 동작시키기 위하여 타겟 신호의 크기를 미리 기억시킴으로써 다른 신호가 타겟 신호를 가렸다가 분리되는 경우에도 기억된 타겟 신호를 이용하여 자동이득 조절회로를 안정적으로 동작시켜 표적 신호를 검출할 수 있도록 하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and when another signal obscures and separates the target signal by previously storing the size of the target signal in order to operate the automatic gain control circuit based on the size of the target signal. In addition, the automatic gain control circuit is stably operated using the stored target signal to detect the target signal.

도 1은 본 발명에 따른 타겟 검출회로의 구성을 개략적으로 나타낸 블록 회로도1 is a block circuit diagram schematically showing the configuration of a target detection circuit according to the present invention;

도 2는 본 발명에 따른 타겟 검출회로의 각 구성부에서 출력되는 신호의 파형을 나타낸 파형도2 is a waveform diagram showing a waveform of a signal output from each component of the target detection circuit according to the present invention;

<도면중 주요부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

110 : 자동이득 조절회로113 : 전계 효과 트랜지스터110: automatic gain control circuit 113: field effect transistor

120 : 타겟 신호 검출회로121 : 반파 정류기120: target signal detection circuit 121: half-wave rectifier

122 : 제 1피크 검출기123, 124 : 제 1, 2스위치122: first peak detector 123, 124: first and second switch

125 : 가산기126 : 제 1비교기125: adder 126: first comparator

130 : 초기 문턱 전압 발생회로140 : 플레어 신호 검출회로130: initial threshold voltage generation circuit 140: flare signal detection circuit

141 : 제 2피크 검출기142 : 제 2비교기141: second peak detector 142: second comparator

150 : 논리 회로150: logic circuit

상기와 같은 목적을 달성하기 위한 본 발명의 특징은,Features of the present invention for achieving the above object,

입력되는 제 1타겟 신호를 증폭시키는 제 1증폭기와, 상기 제 1타겟 신호와 동일 크기의 제 1플레어 신호를 증폭하는 제 2증폭기와, 상기 제 1증폭기로부터 출력되는 신호를 피드백하여 외부로부터 입력되는 신호에 따라 증폭 레벨을 가변시키는 스위칭 소자와, 상기 스위칭 소자로부터 출력되는 신호를 일정 레벨로 유지시켜 상기 제 1증폭기 및 제 2증폭기의 이득을 조절하여 출력을 일정하기 유지시키는 감쇄기로 구성되는 자동이득 조절회로를 포함하는 타겟 검출회로에 있어서,A first amplifier for amplifying the input first target signal, a second amplifier for amplifying a first flare signal having the same magnitude as the first target signal, and a signal output from the first amplifier to be fed back from the outside Automatic gain consisting of a switching element for varying the amplification level in accordance with the signal, and an attenuator for maintaining the output of the first amplifier and the second amplifier by maintaining the signal output from the switching element at a constant level to adjust the gain of the first amplifier and the second amplifier In the target detection circuit including an adjustment circuit,

입력되는 제어 신호에 의해 상기 제 1타겟 신호 및 제 1플레어 신호를 입력받아 펄스로 변환시키고, 변환된 두 신호를 가산한 후, 기준 신호와 이를 비교하여 제 2타겟 신호를 출력하는 타겟 신호 검출회로와,A target signal detection circuit that receives the first target signal and the first flare signal by inputting the control signal, converts the signals into pulses, adds the two converted signals, and compares them with a reference signal to output a second target signal. Wow,

입력되는 제어 신호에 의해 사용자의 초기 입력 이득 설정에 따라 일정 레벨의 직류 전압인 초기 문턱 전압을 출력하는 초기 문턱 전압 발생회로와,An initial threshold voltage generation circuit for outputting an initial threshold voltage which is a DC voltage of a predetermined level according to a user's initial input gain setting by an input control signal;

입력되는 제어 신호에 의해 상기 타겟 신호 검출회로로부터 출력되는 제 1타겟 신호의 피크값을 검출하여 검출된 피크값과 기준 신호인 상기 초기 문턱 전압 발생회로로부터 출력되는 초기 문턱 전압을 비교하여 제 2플레어 신호를 출력하는 플레어 신호 검출회로와,A second flare by comparing the detected peak value with an initial threshold voltage output from the initial threshold voltage generation circuit as a reference signal by detecting a peak value of the first target signal output from the target signal detection circuit by an input control signal A flare signal detecting circuit for outputting a signal;

상기 타겟 신호 검출회로 및 플레어 신호 검출회로로부터 출력되는 두 신호를 합하여 상기 자동이득 조절회로의 스위칭 소자의 증폭 레벨을 제어하는 논리 회로를 포함하는 것을 특징으로 한다.And a logic circuit for controlling the amplification level of the switching element of the automatic gain control circuit by adding two signals output from the target signal detection circuit and the flare signal detection circuit.

여기에서 상기 타겟 신호 검출회로는,Here, the target signal detection circuit,

사인파 형태의 상기 제 1플레어 신호를 입력받아 반파 정류하여 출력하는 반파 정류기와,A half wave rectifier for receiving the first flare signal having a sinusoidal shape and rectifying the half wave;

상기 반파 정류기로부터 출력되는 신호의 피크값을 검출하는 제 1피크 검출기와,A first peak detector for detecting a peak value of the signal output from the half-wave rectifier;

입력되는 제어 신호에 따라 스위칭되어 상기 제 1피크 검출기로부터 출력되는 신호를 펄스파 형태로 변환하여 출력하는 제 1스위치와,A first switch which is switched according to an input control signal and converts a signal output from the first peak detector into a pulse wave form and outputs the pulse wave;

입력되는 제어 신호에 따라 스위칭되어 상기 제 1타겟 신호를 펄스파 형태로 변환하여 출력하는 제 2스위치와,A second switch switched according to an input control signal to convert the first target signal into a pulse wave form and output the pulse signal;

상기 제 1스위치 및 제 2스위치로부터 입력되는 신호를 가산하여 출력하는 가산기와,An adder for adding and outputting signals input from the first switch and the second switch;

상기 가산기로부터 출력되는 펄스 형태의 신호와 기준 신호를 비교하여 두 신호의 차인 제 2타겟 신호를 출력하는 제 1비교기로 구성되는 것을 특징으로 한다.And a first comparator configured to output a second target signal, which is a difference between the two signals, by comparing the pulse type signal output from the adder and the reference signal.

여기에서 또한 상기 플레어 신호 검출회로는,Here, the flare signal detection circuit,

입력되는 제어 신호에 따라 상기 타겟 신호 검출회로의 제 1비교기로부터 출력되는 신호의 피크값을 검출하는 제 2피크 검출기와,A second peak detector for detecting a peak value of a signal output from the first comparator of the target signal detection circuit according to an input control signal;

상기 제 2피크 검출기로부터 검출된 피크값과 기준 신호인 상기 초기 문턱 전압 발생 회로로부터 출력되는 초기 문턱 전압을 비교하여 두 신호의 차인 제 2플레어 신호를 출력하는 제 2비교기로 구성된다.And a second comparator configured to compare a peak value detected by the second peak detector with an initial threshold voltage output from the initial threshold voltage generation circuit, which is a reference signal, to output a second flare signal that is a difference between the two signals.

여기에서 또 상기 제 2피크 검출기는,Here, the second peak detector,

시정수를 길게 하여 상기 제 2타겟 신호를 기억하도록 적어도 하나 이상의 콘덴서와 저항을 구비한다.At least one capacitor and a resistor are provided to store the second target signal by lengthening the time constant.

이하, 본 발명에 의한 타겟 검출회로의 구성을 도 1 및 도 2를 참조하여 상세하게 설명하기로 한다.Hereinafter, the configuration of the target detection circuit according to the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명에 따른 타겟 검출회로의 구성을 개략적으로 나타낸 블록 회로도이고, 도 2는 본 발명에 따른 타겟 검출회로의 각 구성부에서 출력되는 신호의 파형을 나타낸 파형도이다.1 is a block circuit diagram schematically showing the configuration of a target detection circuit according to the present invention, Figure 2 is a waveform diagram showing the waveform of the signal output from each component of the target detection circuit according to the present invention.

도 1 및 도 2를 참조하면, 본 발명에 따른 타겟 검출회로(100)는, 자동이득 조절회로(110)와, 타겟 신호 검출회로(120)와, 초기 문턱 전압 발생회로(130)와, 플레어 신호 검출회로(140)와, 논리 회로(150)로 구성된다.1 and 2, the target detection circuit 100 according to the present invention includes an automatic gain adjustment circuit 110, a target signal detection circuit 120, an initial threshold voltage generation circuit 130, and a flare. It consists of a signal detection circuit 140 and a logic circuit 150.

먼저, 자동이득 조절회로(110)는 제 1증폭기(111)와, 제 2증폭기(112)와, 전계 효과 트랜지스터(113)와, 감쇄기(114)로 구성된다.First, the automatic gain control circuit 110 includes a first amplifier 111, a second amplifier 112, a field effect transistor 113, and an attenuator 114.

제 1증폭기(111)는 입력되는 제 1타겟 신호(VIN2)를 증폭시켜 출력하고(VOUT3), 제 2증폭기(112)는 제 1타겟 신호(VIN2)와 동일 크기의 제 1플레어 신호(VIN1)를 증폭시켜 출력한다(VOUT4).The first amplifier 111 amplifies and outputs the input first target signal VIN2 (VOUT3), and the second amplifier 112 has a first flare signal VIN1 having the same size as the first target signal VIN2. Amplify and output (VOUT4).

전계 효과 트랜지스터(113)는 제 1증폭기(111)로부터 출력되는 신호를 피드백하여 논리 회로(150)로부터 출력되는 신호에 따라 증폭 레벨을 가변시키고, 감쇄기(114)는 전계 효과 트랜지스터(113)로부터 출력되는 신호를 일정 레벨로 유지시켜 제 1증폭기(111) 및 제 2증폭기(112)의 이득을 조절하여 출력을 일정하기 유지시킨다.The field effect transistor 113 feeds back the signal output from the first amplifier 111 to vary the amplification level according to the signal output from the logic circuit 150, and the attenuator 114 outputs from the field effect transistor 113. The signal is maintained at a constant level to adjust the gain of the first amplifier 111 and the second amplifier 112 to maintain a constant output.

그리고, 타겟 신호 검출회로(120)는 반파 정류기(121)와, 제 1피크 검출기(122)와, 제 1스위치(123)와, 제 2스위치(124)와, 가산기(125)와, 제 1비교기(126)로 구성된다.The target signal detection circuit 120 includes a half-wave rectifier 121, a first peak detector 122, a first switch 123, a second switch 124, an adder 125, and a first Comparator 126.

반파 정류기(121)는 사인파 형태의 제 1플레어 신호(VIN2)를 입력받아 반파정류하여 정류된 신호(V1)를 출력한다.The half-wave rectifier 121 receives the sinusoidal first flare signal VIN2 and outputs the rectified half-wave rectified signal V1.

제 1피크 검출기(122)는 반파 정류기(121)로부터 출력되는 신호의 피크값을 검출한다.The first peak detector 122 detects the peak value of the signal output from the half-wave rectifier 121.

제 1스위치(123)는 입력되는 제어 신호(VIN3)에 따라 스위칭되어 제 1피크 검출기(122)로부터 출력되는 신호(V2)를 펄스파 형태로 변환하여 출력하고, 제 2스위치(124)는 입력되는 제어 신호(VIN3)에 따라 스위칭되어 제 1타겟 신호(VIN2)를 펄스파 형태로 변환하여 출력한다.The first switch 123 is switched according to the input control signal VIN3 to convert the signal V2 output from the first peak detector 122 into a pulse wave form and output the pulse wave, and the second switch 124 is input. The first target signal VIN2 is converted into a pulse wave form by being switched according to the control signal VIN3 to be outputted.

가산기(125)는 입력되는 제어 신호(VIN3)에 따라 동작되어 제 1스위치(123) 및 제 2스위치(124)로부터 입력되는 신호를 가산하여 출력하고, 제 1비교기(126)는 가산기(125)로부터 출력되는 펄스 형태의 신호와 기준 신호(0V)를 비교하여 두 신호의 차인 제 2타겟 신호(VOUT1)를 출력한다.The adder 125 is operated according to the input control signal VIN3 to add and output a signal input from the first switch 123 and the second switch 124, and the first comparator 126 is an adder 125. The second target signal VOUT1, which is a difference between the two signals, is output by comparing the pulse type signal output from the reference signal with the reference signal 0V.

또한, 초기 문턱 전압 발생회로(Initial Threshold Generator)(130)는 입력되는 제어 신호(VIN3)에 의해 동작되어 사용자의 초기 입력 이득(VIN4) 설정에 따라 일정 레벨의 직류 전압인 초기 문턱 전압(V4)을 출력한다. 여기에서 초기 문턱 전압 발생회로(130)는 플레어 신호 검출회로(140)에서 기억된 타겟 신호의 레벨보다 더 큰 플레어 신호가 입력되면 플레어 신호 검출회로(140)에서 이 플레어 신호 구간의 신호를 배제하기 위해서 초기 문턱 전압을 출력한다.In addition, the initial threshold voltage generator circuit (Initial Threshold Generator) 130 is operated by the input control signal (VIN3) is an initial threshold voltage (V4) which is a DC voltage of a predetermined level according to the user's initial input gain (VIN4) setting Outputs Here, when the flare signal larger than the level of the target signal stored in the flare signal detection circuit 140 is input, the initial threshold voltage generation circuit 130 excludes the signal of the flare signal section from the flare signal detection circuit 140. In order to output the initial threshold voltage.

또, 플레어 신호 검출회로(140)는 제 2피크 검출기(141)와, 제 2비교기(142)로 구성된다.In addition, the flare signal detection circuit 140 includes a second peak detector 141 and a second comparator 142.

제 2피크 검출기(141)는 입력되는 제어 신호(VIN3)에 따라 타겟 신호 검출회로(120)의 제 1비교기(126)로부터 출력되는 신호의 피크값(V3)을 검출한다. 여기에서 제 2피크 검출기(141)는 빠른 충전 시간과 상대적으로 느린 방전 시간을 기준으로 동작되도록 콘덴서(도시 생략)와 저항(도시 생략)을 구비하여, 타겟 신호의 크기가 빨리 검출되고, 느린 방전 시간에 의해 플레어 신호가 타겟 신호를 가릴 경우에도 지속적으로 타겟 신호를 기억할 수 있도록 한다.The second peak detector 141 detects the peak value V3 of the signal output from the first comparator 126 of the target signal detection circuit 120 according to the input control signal VIN3. Here, the second peak detector 141 includes a capacitor (not shown) and a resistor (not shown) to operate based on a fast charge time and a relatively slow discharge time, so that the magnitude of the target signal is detected quickly and the slow discharge is performed. Even if the flare signal obstructs the target signal by time, the target signal can be stored continuously.

제 2비교기(142)는 제 2피크 검출기(141)로부터 검출된 피크값(V3)과 기준 신호인 초기 문턱 전압 발생회로(130)로부터 출력되는 초기 문턱 전압(V4)을 비교하여 두 신호의 차인 제 2플레어 신호(VOUT2)를 출력한다.The second comparator 142 compares the peak value V3 detected from the second peak detector 141 with the initial threshold voltage V4 output from the initial threshold voltage generation circuit 130 which is a reference signal, and thus the difference between the two signals. The second flare signal VOUT2 is output.

논리 회로(150)는 타겟 신호 검출회로(120) 및 플레어 신호 검출회로(140)로부터 출력되는 두 신호를 합하여 자동이득 조절회로(110)의 전계 효과 트랜지스터(113)의 증폭 레벨을 제어한다. 여기에서 논리 회로(150)는 OR 게이트가 사용되는 것이 바람직하며, 제 2타겟 신호(VOUT1)와 제 2플레어 신호(VOUT2)를 합하여 출력하는 어떠한 논리 회로의 사용도 가능하다.The logic circuit 150 controls the amplification level of the field effect transistor 113 of the automatic gain control circuit 110 by adding the two signals output from the target signal detection circuit 120 and the flare signal detection circuit 140. In this case, the OR gate is preferably used as the logic circuit 150, and any logic circuit that combines and outputs the second target signal VOUT1 and the second flare signal VOUT2 may be used.

이하 본 발명에 따른 타겟 검출회로의 동작으로 도 1 및 도 2를 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, the operation of the target detection circuit according to the present invention will be described in detail with reference to FIGS. 1 and 2.

먼저 사인파 형태의 제 1타겟 신호(VIN2)가 입력되면 이는 타겟 신호 검출회로(120)의 제 2스위치(124)를 통해 펄스 형태의 신호로 변환되어 가산기(125)로 입력된다.First, when a sine wave type first target signal VIN2 is input, it is converted into a pulse type signal through the second switch 124 of the target signal detection circuit 120 and input to the adder 125.

이러한 상태에서 도 2에 도시된 바와 같이 사인파 형태의 제 1플레어 신호(VIN1)가 입력되면 이는 타겟 신호 검출회로(120)의 반파 정류기(121)를 통해도 2에 도시된 바와 같이 음의 영역 파형이 정류된 다음, 정류된 신호(V1)가 제 1피크 검출기(122)로 입력되어 제 1피크 검출기(122)에서 정류된 신호의 피크값이 검출되어 피크 신호(V2)가 출력된다. 그러면 이는 다시 제 1스위치(123)로 인가되어 제 1스위치(123)에서 펄스 형태의 신호로 변환되어 가산기(125)로 입력된다.In this state, when the first flare signal VIN1 having a sinusoidal shape is input as shown in FIG. 2, the negative region waveform is shown in FIG. 2 through the half-wave rectifier 121 of the target signal detection circuit 120. After this rectification, the rectified signal V1 is input to the first peak detector 122 to detect a peak value of the signal rectified by the first peak detector 122 and output a peak signal V2. Then, this is again applied to the first switch 123 is converted into a pulse-shaped signal in the first switch 123 is input to the adder 125.

제 1스위치(123)와 제 2스위치(124)로부터 펄스 형태의 신호가 출력되면 가산기(125)는 두 신호를 합하여 제 1비교기(126)로 출력한다. 제 1비교기(126)는 가산기(125)로부터 출력된 신호와 기준 신호(OV)를 비교하여 두 신호의 차인 펄스 형태의 제 2타겟 신호(VOUT1)를 출력한다. 이때 제 1스위치(123) 및 제 2스위치(124)로 입력되는 제어 신호(VIN3)에 따라 펄스 폭을 가변시킬 수 있다.When a pulse type signal is output from the first switch 123 and the second switch 124, the adder 125 adds the two signals and outputs the two signals to the first comparator 126. The first comparator 126 compares the signal output from the adder 125 with the reference signal OV and outputs a second target signal VOUT1 in the form of a pulse that is a difference between the two signals. In this case, the pulse width may be varied according to the control signal VIN3 input to the first switch 123 and the second switch 124.

한편 제 1비교기(126)로부터 출력된 제 2타겟 신호(VOUT1)는 플레어 신호 검출회로(140)의 제 2피크 검출기(141)로 입력된다. 제 2피크 검출기(141)는 제어 신호(VIN3)에 의해 동작되어 제 2타겟 신호(VOUT1)의 피크값을 검출하여 도 2에 도시된 바와 같이 피크 신호(V3)를 제 2비교기(142)로 출력한다. 이때 제 2피크 검출기(141)는 콘덴서와 저항을 구비하기 때문에 검출된 피크 신호는 다음 주기의 피크 신호가 검출될 때까지 어느 정도 유지가 된다. 즉, 제 2타겟 신호(VOUT1)를 기억하게 된다.Meanwhile, the second target signal VOUT1 output from the first comparator 126 is input to the second peak detector 141 of the flare signal detection circuit 140. The second peak detector 141 is operated by the control signal VIN3 to detect the peak value of the second target signal VOUT1 to convert the peak signal V3 to the second comparator 142 as shown in FIG. 2. Output At this time, since the second peak detector 141 includes a capacitor and a resistor, the detected peak signal is maintained to some extent until the peak signal of the next period is detected. That is, the second target signal VOUT1 is stored.

그러면 제 2비교기(142)는 초기 문턱 전압 발생회로(130)로부터 출력되는 초기 문턱 전압(V4)을 기준으로 하여 이와 피크 신호(V3)를 비교하여, 두 신호의 차인 펄스 형태의 제 2플레어 신호(VOUT2)를 출력한다.Then, the second comparator 142 compares the peak signal V3 on the basis of the initial threshold voltage V4 output from the initial threshold voltage generation circuit 130 and compares the peak signal V3 with the second flare signal in the form of a pulse. Outputs (VOUT2).

제 1비교기(126)로부터 제 2타겟 신호(VOUT1) 및 제 2비교기로부터 제 2플레어 신호(VOUT2)가 출력되면 논리 회로(150)는 펄스 형태의 두 신호의 입력에 따라 하이 또는 로우 신호를 출력한다.When the second target signal VOUT1 is output from the first comparator 126 and the second flare signal VOUT2 is output from the second comparator, the logic circuit 150 outputs a high or low signal according to the input of the two signals in the form of pulses. do.

논리 회로(150)로부터 출력된 신호는 자동이득 조절회로(110)의 전계 효과 트랜지스터(113)로 입력되어 이의 증폭 레벨을 제어한다. 즉, 타겟 신호의 이득이 크면 전계 효과 트랜지스터(113)의 증폭 레벨을 낮추고, 타겟 신호의 이득이 작으면 전계 효과 트랜지스터(113)의 증폭 레벨을 높여 타겟 신호를 기준으로 이득을 조절하여, 자동이득 조절회로(110)의 제 1증폭기(111) 및 제 2증폭기(112)로부터 항상 동일한 크기의 신호(VOUT3, VOUT4)를 출력시킨다.The signal output from the logic circuit 150 is input to the field effect transistor 113 of the automatic gain control circuit 110 to control its amplification level. That is, if the gain of the target signal is large, the amplification level of the field effect transistor 113 is lowered. If the gain of the target signal is small, the amplification level of the field effect transistor 113 is increased to adjust the gain based on the target signal, thereby automatically gaining the gain. Signals VOUT3 and VOUT4 having the same magnitude are always output from the first amplifier 111 and the second amplifier 112 of the adjustment circuit 110.

따라서, 타겟 신호를 검출시 별도의 루틴을 통해 타겟 신호의 레벨을 기억하고 있다가 이를 이용하여 자동이득 조절회로의 이득 레벨을 제어함으로써 플레어 신호에 의해 타겟 신호가 가려지는 경우에도 안정적으로 타겟 신호를 검출할 수 있다.Therefore, when the target signal is detected, the target signal level is stored through a separate routine, and the target signal is stably used to control the gain level of the automatic gain control circuit so that the target signal can be stably detected even if the target signal is covered by the flare signal. Can be detected.

이상에서 설명한 바와 같이 본 발명에 따른 타겟 검출회로에 의하면, 타겟 신호의 크기를 기준으로 자동이득 조절회로를 동작시키기 위하여 타겟 신호의 크기를 미리 기억시킴으로써 다른 신호가 타겟 신호를 가렸다가 분리되는 경우에도 기억된 타겟 신호를 이용하여 자동이득 조절회로를 안정적으로 동작시켜 표적 신호를 검출할 수 있다.As described above, according to the target detection circuit according to the present invention, in order to operate the automatic gain control circuit based on the size of the target signal, the size of the target signal is stored in advance, so that other signals obstruct and separate the target signal. By using the stored target signal, the automatic gain control circuit can be stably operated to detect the target signal.

Claims (4)

입력되는 제 1타겟 신호를 증폭시키는 제 1증폭기와, 상기 제 1타겟 신호와 동일 크기의 제 1플레어 신호를 증폭하는 제 2증폭기와, 상기 제 1증폭기로부터 출력되는 신호를 피드백하여 외부로부터 입력되는 신호에 따라 증폭 레벨을 가변시키는 스위칭 소자와, 상기 스위칭 소자로부터 출력되는 신호를 일정 레벨로 유지시켜 상기 제 1증폭기 및 제 2증폭기의 이득을 조절하여 출력을 일정하기 유지시키는 감쇄기로 구성되는 자동이득 조절회로를 포함하는 타겟 신호 검출회로에 있어서,A first amplifier for amplifying the input first target signal, a second amplifier for amplifying a first flare signal having the same magnitude as the first target signal, and a signal output from the first amplifier to be fed back from the outside Automatic gain consisting of a switching element for varying the amplification level in accordance with the signal, and an attenuator for maintaining the output of the first amplifier and the second amplifier by maintaining the signal output from the switching element at a constant level to adjust the gain of the first amplifier and the second amplifier In the target signal detection circuit comprising an adjustment circuit, 입력되는 제어 신호에 의해 상기 제 1타겟 신호 및 제 1플레어 신호를 입력받아 펄스로 변환시키고, 변환된 두 신호를 가산한 후, 기준 신호와 이를 비교하여 제 2타겟 신호를 출력하는 타겟 신호 검출회로와,A target signal detection circuit that receives the first target signal and the first flare signal by inputting the control signal, converts the signals into pulses, adds the two converted signals, and compares them with a reference signal to output a second target signal. Wow, 입력되는 제어 신호에 의해 사용자의 초기 입력 이득 설정에 따라 일정 레벨의 직류 전압인 초기 문턱 전압을 출력하는 초기 문턱 전압 발생회로와,An initial threshold voltage generation circuit for outputting an initial threshold voltage which is a DC voltage of a predetermined level according to a user's initial input gain setting by an input control signal; 입력되는 제어 신호에 의해 상기 타겟 신호 검출회로로부터 출력되는 제 1타겟 신호의 피크값을 검출하여 검출된 피크값과 기준 신호인 상기 초기 문턱 전압 발생회로로부터 출력되는 초기 문턱 전압을 비교하여 제 2플레어 신호를 출력하는 플레어 신호 검출회로와,A second flare by comparing the detected peak value with an initial threshold voltage output from the initial threshold voltage generation circuit as a reference signal by detecting a peak value of the first target signal output from the target signal detection circuit by an input control signal A flare signal detecting circuit for outputting a signal; 상기 타겟 신호 검출회로 및 플레어 신호 검출회로로부터 출력되는 두 신호를 합하여 상기 자동이득 조절회로의 스위칭 소자의 증폭 레벨을 제어하는 논리 회로를 포함하는 것을 특징으로 하는 타겟 검출회로.And a logic circuit for controlling the amplification level of the switching element of the automatic gain control circuit by adding two signals output from the target signal detection circuit and the flare signal detection circuit. 제 1 항에 있어서,The method of claim 1, 상기 타겟 신호 검출회로는,The target signal detection circuit, 사인파 형태의 상기 제 1플레어 신호를 입력받아 반파 정류하여 출력하는 반파 정류기와,A half wave rectifier for receiving the first flare signal having a sinusoidal shape and rectifying the half wave; 상기 반파 정류기로부터 출력되는 신호의 피크값을 검출하는 제 1피크 검출기와,A first peak detector for detecting a peak value of the signal output from the half-wave rectifier; 입력되는 제어 신호에 따라 스위칭되어 상기 제 1피크 검출기로부터 출력되는 신호를 펄스파 형태로 변환하여 출력하는 제 1스위치와,A first switch which is switched according to an input control signal and converts a signal output from the first peak detector into a pulse wave form and outputs the pulse wave; 입력되는 제어 신호에 따라 스위칭되어 상기 제 1타겟 신호를 펄스파 형태로 변환하여 출력하는 제 2스위치와,A second switch switched according to an input control signal to convert the first target signal into a pulse wave form and output the pulse signal; 상기 제 1스위치 및 제 2스위치로부터 입력되는 신호를 가산하여 출력하는 가산기와,An adder for adding and outputting signals input from the first switch and the second switch; 상기 가산기로부터 출력되는 펄스 형태의 신호와 기준 신호를 비교하여 두 신호의 차인 제 2타겟 신호를 출력하는 제 1비교기로 구성되는 것을 특징으로 하는 타겟 검출회로.And a first comparator configured to compare a pulse type signal output from the adder and a reference signal to output a second target signal that is a difference between the two signals. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 플레어 신호 검출회로는,The flare signal detection circuit, 입력되는 제어 신호에 따라 상기 타겟 신호 검출회로의 제 1비교기로부터 출력되는 신호의 피크값을 검출하는 제 2피크 검출기와,A second peak detector for detecting a peak value of a signal output from the first comparator of the target signal detection circuit according to an input control signal; 상기 제 2피크 검출기로부터 검출된 피크값과 기준 신호인 상기 초기 문턱 전압 발생 회로로부터 출력되는 초기 문턱 전압을 비교하여 두 신호의 차인 제 2플레어 신호를 출력하는 제 2비교기로 구성되는 것을 특징으로 하는 타겟 검출회로.And a second comparator configured to output a second flare signal that is a difference between two signals by comparing the peak value detected from the second peak detector with an initial threshold voltage output from the initial threshold voltage generation circuit which is a reference signal. Target detection circuit. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 2피크 검출기는,The second peak detector, 시정수를 길게 하여 상기 제 2타겟 신호를 기억하도록 적어도 하나 이상의 콘덴서와 저항을 구비하는 것을 특징으로 하는 타겟 검출회로.And at least one capacitor and a resistor so as to store the second target signal by lengthening a time constant.
KR1020010066253A 2001-10-26 2001-10-26 Target detection circuit KR20030034601A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010066253A KR20030034601A (en) 2001-10-26 2001-10-26 Target detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010066253A KR20030034601A (en) 2001-10-26 2001-10-26 Target detection circuit

Publications (1)

Publication Number Publication Date
KR20030034601A true KR20030034601A (en) 2003-05-09

Family

ID=29566506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010066253A KR20030034601A (en) 2001-10-26 2001-10-26 Target detection circuit

Country Status (1)

Country Link
KR (1) KR20030034601A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109886B1 (en) * 2009-07-06 2012-02-14 (주)아이디플라텍 A gum case

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002381A (en) * 1995-06-07 1997-01-24 도날드 알. 엘러만 Radar system and target identification method
KR970066609A (en) * 1996-03-15 1997-10-13 김광호 Digital control circuit for controlling multi-stage automatic gain control amplifier stage
KR20000003721A (en) * 1998-06-29 2000-01-25 윤종용 Apparatus and method for detecting an object coordinates of a radar
KR20010063209A (en) * 1999-12-22 2001-07-09 송재인 Apparatus for processing radar signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002381A (en) * 1995-06-07 1997-01-24 도날드 알. 엘러만 Radar system and target identification method
KR970066609A (en) * 1996-03-15 1997-10-13 김광호 Digital control circuit for controlling multi-stage automatic gain control amplifier stage
KR20000003721A (en) * 1998-06-29 2000-01-25 윤종용 Apparatus and method for detecting an object coordinates of a radar
KR20010063209A (en) * 1999-12-22 2001-07-09 송재인 Apparatus for processing radar signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109886B1 (en) * 2009-07-06 2012-02-14 (주)아이디플라텍 A gum case

Similar Documents

Publication Publication Date Title
US20070273446A1 (en) Automatic input-gain control circuit and method thereof
US9960594B1 (en) System for dynamically controlling an operation of over voltage protection and a voltage converter
EP1659670A3 (en) Arc detection circuit
US11564297B2 (en) Systems and methods for segmented constant current control
AU2003260715A1 (en) A power amplifier system
WO2002084426A3 (en) Voltage regulator
JP2006086916A (en) High frequency power amplifier and transmitter
KR101751114B1 (en) Synchronous rectifier and circuit for controlling the same
US9900938B2 (en) LED lighting circuit with ripple reducer
US6982689B2 (en) Light-emitting element drive apparatus
TW200611489A (en) Amplifying apparatus with automatic level controller
US10145736B2 (en) Bias currents to reverse-bias photodiode in light detection system
JP2008227598A (en) Amplifying device
KR20030034601A (en) Target detection circuit
US6188264B1 (en) Automatic threshold level control circuit
US8149057B2 (en) Signal processing circuit
JP4261316B2 (en) Audio circuit
US20180145577A1 (en) Asynchronous Clock Pulse Generation in DC-to-DC Converters
JP2003274645A (en) Control circuit of power supply with high power factor and power supply provided therewith
KR100335574B1 (en) Automatic gain control circuit
KR940023053A (en) Automatic Gain Control
JP3979991B2 (en) Amplifier
JP2009239504A (en) Clip detecting circuit for self-exciting class d amplifier
WO2020175839A1 (en) Semiconductor apparatus for detecting sensor signal and sensor system including same
US6472938B2 (en) Automatic level controlling circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application