KR20030021873A - device for driving liquid crystal display - Google Patents

device for driving liquid crystal display Download PDF

Info

Publication number
KR20030021873A
KR20030021873A KR1020010055338A KR20010055338A KR20030021873A KR 20030021873 A KR20030021873 A KR 20030021873A KR 1020010055338 A KR1020010055338 A KR 1020010055338A KR 20010055338 A KR20010055338 A KR 20010055338A KR 20030021873 A KR20030021873 A KR 20030021873A
Authority
KR
South Korea
Prior art keywords
gate
voltage
gate driving
driving voltage
data
Prior art date
Application number
KR1020010055338A
Other languages
Korean (ko)
Other versions
KR100767373B1 (en
Inventor
문승환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010055338A priority Critical patent/KR100767373B1/en
Publication of KR20030021873A publication Critical patent/KR20030021873A/en
Application granted granted Critical
Publication of KR100767373B1 publication Critical patent/KR100767373B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

PURPOSE: An apparatus for driving a liquid crystal display is provided, which operates reliably with a simpler configuration, and controls a gate voltage level easily and compensates a kickback voltage. CONSTITUTION: According the apparatus for driving a liquid crystal display including a liquid crystal panel where a number of gate lines(G0-Gn) and data lines(D1-Dm) are formed and a number of pixels having a switching device connected to the gate line and the data line on a crossing region of the gate line and the data line, a gate driving part(2) supplies a gate driving voltage to drive the switching device to the gate line. A data driving part(3) supplies a corresponding gray voltage to the data line according to an applied data signal. A timing control part(5) maintains the first level state for more than at least one frame and generates an output control signal(OE) varying to the first or the second level state, and controls operation of the gate driving part and the data driving part. And a gate driving voltage generation part(4) supplies a gate driving voltage to the gate driving part, and delays the gate driving voltage supply to the gate driving part for at least one frame by being synchronized to the output control signal.

Description

액정 표시 장치의 구동 장치 {device for driving liquid crystal display}Device for driving liquid crystal display {device for driving liquid crystal display}

본 발명은 액정 표시 장치의 구동 장치에 관한 것으로, 더욱 상세하게 말하자면, 박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display ; 이하, "TFT LCD" 라 명명함)를 구동시키는 구동 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device for a liquid crystal display device, and more particularly, to a driving device for driving a thin film transistor liquid crystal display (hereinafter referred to as "TFT LCD").

TFT-LCD는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시장치이다.A TFT-LCD is a display device that obtains a desired image signal by applying an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two substrates, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the electric field.

일반적으로 TFT-LCD는 주사 신호를 전달하는 다수의 게이트 라인과 이 게이트 라인에 교차하여 형성되며 화상 데이터를 전달하는 데이터 라인을 포함하며, 이들 게이트 라인과 데이터 라인에 의해 둘러싸인 영역에 형성되며 각각 게이트 라인 및 데이터 라인과 스위칭 소자(TFT)를 통해 연결되는 행렬 형태의 다수의 화소를 포함한다.In general, a TFT-LCD includes a plurality of gate lines that transmit scan signals and data lines that intersect the gate lines and transmit image data, and are formed in regions surrounded by these gate lines and the data lines, each of which is a gate. It includes a plurality of pixels in the form of a matrix connected through a line and a data line and a switching element (TFT).

이러한 TFT-LCD에서 각 화소에 화상 데이터를 인가하는 방법으로는, 먼저, 타이밍 제어부가 화상 신호원(예를 들어, 컴퓨터, TV 등)으로부터 화상 데이터를 제공받은 다음에 일정한 타이밍에 맞추어 게이트 구동 IC로 구동 신호를 출력하면서 화상 데이터를 데이터 구동 IC로 출력한다. 게이트 구동 IC는 게이트 라인으로 주사 신호인 게이트 온 신호를 인가하여 이 게이트 라인에 연결된 스위칭 소자를 순차적으로 턴온시키고, 이와 동시에 데이터 구동 IC가 상기 게이트 라인에 대응하는 화소 행에 화상 데이터에 해당하는 아날로그 신호(보다 구체적으로 계조 전압)를 각 데이터 라인으로 공급한다. 그러면, 데이터 라인에 공급된 화상 신호는 턴온된 스위칭 소자를 통해 각 화소에 인가된다. 이 때, 한 프레임 주기 동안 모든 게이트 라인들에 순차적으로 게이트 온 신호를 인가하여 모든 화소 행에 화상 데이터를 인가함으로써, 결국 하나의 프레임의 화상을 표시한다.As a method of applying image data to each pixel in such a TFT-LCD, first, the timing controller receives image data from an image signal source (for example, a computer, a TV, etc.), and then uses a gate driving IC at a predetermined timing. The image data is output to the data driver IC while outputting the drive signal. The gate driving IC sequentially turns on the switching element connected to the gate line by applying a gate-on signal, which is a scanning signal, to the gate line, and at the same time, the data driving IC provides analog data corresponding to the image data in the pixel row corresponding to the gate line. A signal (more specifically, a gray voltage) is supplied to each data line. Then, the image signal supplied to the data line is applied to each pixel through the turned-on switching element. At this time, the gate-on signal is sequentially applied to all the gate lines during one frame period to apply the image data to all the pixel rows, thereby eventually displaying the image of one frame.

이러한 화상 표시시에, 별도의 구동 전압 발생부가 게이트 구동 IC로 게이트 라인에 연결된 스위칭 소자를 온/오프 시키기 위한 구동 전압을 생성하여 공급하며, 게이트 구동 IC는 타이밍 제어부로부터 인가되는 클락 신호에 동기하여 인가되는 구동 전압(게이트 온 신호)을 해당 게이트 라인으로 공급하여 위에 기술된 바와 같은 화상 표시가 이루어지도록 한다.When displaying such an image, a separate driving voltage generator generates and supplies a driving voltage for turning on / off a switching element connected to the gate line with the gate driving IC, and the gate driving IC is synchronized with a clock signal applied from the timing controller. An applied driving voltage (gate on signal) is supplied to the corresponding gate line so as to perform image display as described above.

그러나 종래의 구동 전압 발생부는 액정 표시 장치에 사용되는 다른 구성 요소에 비하여 회로가 상당히 복잡하다. 즉, 액정 표시 장치에 전원을 인가한 다음에 소정의 시간 이전에 게이트 온 전압이 발생되는 것을 방지하고, TFT-LCD 고유 특성인 킥백(kickback) 전압을 보상할 수 있는 게이트 온 전압(Von)을 생성하여야 하기 때문에, 회로가 복잡해지고 부품이 많이 소요된다.However, the conventional driving voltage generator is considerably more complicated than other components used in the liquid crystal display. That is, the gate-on voltage Von which prevents the gate-on voltage from being generated before a predetermined time after applying power to the liquid crystal display and compensates the kickback voltage, which is inherent in the TFT-LCD, is provided. Since it must be created, the circuit is complicated and the parts are consuming.

예를 들어, 게이트 온 전압(Von) 발생을 지연시키기 위한 RC 딜레이 회로, 킥백 전압을 보상하기 위한 전압 파형을 형성하기 위한 레벨 시프트 등이 요구되어 회로가 복잡해진다.For example, an RC delay circuit for delaying the generation of the gate-on voltage Von, a level shift for forming a voltage waveform for compensating the kickback voltage, and the like are complicated.

또한, 종래의 구동 전압 발생부는 트랜스(trans) 등을 이용하여 게이트 구동 전압을 생성하기 때문에, 게이트 구동 전압의 레벨 조정이 용이하지 않는 단점이 있다.In addition, the conventional driving voltage generator generates a gate driving voltage using a transformer, and thus, the level adjustment of the gate driving voltage is not easy.

그러므로, 본 발명이 이루고자 하는 기술적 과제는 종래의 단점을 해결하기 위한 것으로, 액정 표시 장치의 구동 장치를 보다 간단한 구조로 구현하면서도 신뢰성 있게 동작하도록 하는데 있다.Therefore, the technical problem to be achieved by the present invention is to solve the disadvantages of the related art, and to operate the driving device of the liquid crystal display device with a simpler structure and to operate reliably.

또한, 액정 표시 장치의 구동 장치의 게이트 구동 전압 발생부를 보다 간단한 구조로 구현하면서도 게이트 전압 레벨 조절이 용이하고 킥백 전압 보상이 이루어지도록 하는데 있다.In addition, while the gate driving voltage generator of the driving device of the liquid crystal display device is implemented with a simpler structure, the gate voltage level can be easily adjusted and the kickback voltage compensation can be performed.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구동 장치의 블록도이다.1 is a block diagram of a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 액정 표시 장치의 구동 장치 중 게이트 구동 전압 발생부의 상세 회로도이다.2 is a detailed circuit diagram of a gate driving voltage generator of a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 게이트 구동 전압 발생부의 출력 전압 파형을 나타낸 도이다.3 is a diagram illustrating an output voltage waveform of a gate driving voltage generator according to an exemplary embodiment of the present invention.

이러한 기술적 과제를 해결하기 위하여, 본 발명의 특징에 따른 액정 표시 장치의 구동 장치는, 다수의 게이트 라인 및 데이터 라인이 각각 행과 열 방향으로형성되어 있으며, 상기 게이트 라인과 데이터 라인의 교차로 정의되는 영역에 각각 상기 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 다수의 화소가 형성되어 있는 액정 패널을 포함하는 액정 표시 장치의 구동 장치에 있어서; 상기 게이트 라인으로 상기 스위칭 소자를 구동시키기 위한 게이트 구동 전압을 공급하는 게이트 구동부; 인가되는 데이터 신호에 따라 해당하는 계조 전압을 상기 데이터 라인으로 공급하는 데이터 구동부; 적어도 1 프레임 이상 제1 레벨 상태를 유지하고 제1 또는 제2 레벨 상태로 가변되는 출력 제어 신호를 생성하고, 상기 게이트 구동부 및 데이터 구동부의 동작을 제어하는 타이밍 제어부; 및 상기 게이트 구동부로 게이트 구동 전압을 공급하며, 상기 출력 제어 신호에 연동하여 적어도 1 프레임 동안 상기 게이트 구동부로의 게이트 구동 전압 공급을 지연시키는 게이트 구동 전압 발생부를 포함한다.In order to solve the above technical problem, a driving device of a liquid crystal display according to an aspect of the present invention, a plurality of gate lines and data lines are formed in the row and column direction, respectively, is defined as the intersection of the gate line and the data line A driving apparatus of a liquid crystal display device comprising a liquid crystal panel in which a plurality of pixels having switching elements connected to the gate line and the data line are respectively formed in a region; A gate driver configured to supply a gate driving voltage to drive the switching element to the gate line; A data driver supplying a corresponding gray voltage to the data line according to an applied data signal; A timing controller which maintains a first level state for at least one frame or more and generates an output control signal that is changed to a first or second level state and controls operations of the gate driver and the data driver; And a gate driving voltage generator supplying a gate driving voltage to the gate driver and delaying the supply of the gate driving voltage to the gate driver for at least one frame in association with the output control signal.

여기서, 타이밍 제어부는 상기 게이트 구동 전압 발생부로 클락 신호를 제공하며, 상기 게이트 구동 전압 발생부는 상기 클락 신호의 폴링 에지(falling edge)에 동기되어 상기 클락 신호가 로우 레벨로 출력되는 구간 동안, 킥백 전압을 보상하도록 상기 게이트 구동 전압을 조절한다.Here, the timing controller provides a clock signal to the gate driving voltage generator, and the gate driving voltage generator is a kickback voltage during a period in which the clock signal is output at a low level in synchronization with a falling edge of the clock signal. Adjust the gate driving voltage to compensate for this.

특히, 게이트 구동 전압 발생부는, 캐패시터; 상기 클락 신호 및 출력 제어 신호에 따라 동작하며, 상기 출력 제어 신호가 제1 레벨 상태로 출력되는 경우에는 클락 신호에 상관없이 턴오프되는 제1 스위칭 소자; 상기 제1 스위칭 소자에 연동하여 턴온 또는 턴오프되어 외부로부터 인가되는 전압을 상기 캐패시터에 충전시키는 제2 스위칭 소자; 및 상기 캐패시터에 충전된 전압의 방전 경로를 형성하는 제1저항을 포함할 수 있으며, 상기 캐패시터에 충전되는 전압이 상기 게이트 구동부로 공급되는 게이트 구동 전압이 된다.In particular, the gate driving voltage generation unit includes a capacitor; A first switching element operating according to the clock signal and the output control signal and turned off regardless of the clock signal when the output control signal is output in a first level state; A second switching element that is turned on or turned off in conjunction with the first switching element to charge the capacitor with a voltage applied from the outside; And a first resistor forming a discharge path of the voltage charged in the capacitor, wherein the voltage charged in the capacitor becomes a gate driving voltage supplied to the gate driver.

이외에도 게이트 구동 전압 발생부는, 상기 제1 저항과 직렬로 연결되어 상기 제2 스위칭 소자를 통하여 출력되는 전압을 분압하여 상기 캐패시터에 충전되도록 하는 제2 저항을 더 포함하며, 상기 제1 및 제2 저항의 저항값에 따라 상기 게이트 구동부로 공급되는 게이트 구동 전압 레벨이 가변된다.In addition, the gate driving voltage generation unit may further include a second resistor connected in series with the first resistor to divide the voltage output through the second switching element to charge the capacitor, wherein the first and second resistors are provided. The gate driving voltage level supplied to the gate driver is changed according to the resistance value of.

또한, 상기 제1 저항과 캐패시터에 의하여 설정되는 방전 시정수에 따라 상기 방전되는 전압의 방전 파형이 킥백 전압을 보상하도록 가변된다.In addition, the discharge waveform of the discharged voltage is varied to compensate the kickback voltage according to the discharge time constant set by the first resistor and the capacitor.

이하에서는 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구동 장치의 블록도이다.1 is a block diagram of a driving device of a liquid crystal display according to an exemplary embodiment of the present invention.

본 발명의 실시예에 따른 액정 표시 장치는, 도 1에 도시된 바와 같이, 게이트 구동부(2), 데이터 구동부(3), 게이트 구동 전압(4), 타이밍 제어부(5) 및 계조 전압 발생부(6)를 포함하며, LCD 패널(1)에 데이터 구동부(3) 및 게이트 구동부(2)로부터의 신호가 인가된다.As shown in FIG. 1, the liquid crystal display according to the exemplary embodiment of the present invention may include a gate driver 2, a data driver 3, a gate driving voltage 4, a timing controller 5, and a gray voltage generator ( 6), and signals from the data driver 3 and the gate driver 2 are applied to the LCD panel 1.

LCD 패널(1)은 게이트 신호를 전달하기 위한 다수의 게이트 라인(G0∼Gn)이 형성되어 있으며, 이 게이트 라인과 교차하여 형성되며 화상 신호를 나타내는 계조 전압을 전달하기 위한 다수의 데이터 라인(D1∼Dm)이 형성되어 있고, 하나의 게이트 라인과 하나의 데이터 라인이 교차하는 각각의 영역에 화소가 행렬 형태로 형성되어 있다.The LCD panel 1 has a plurality of gate lines G0 to Gn for transmitting a gate signal, and is formed to intersect the gate lines and has a plurality of data lines D1 for transferring a gray voltage representing an image signal. Dm) is formed, and pixels are formed in a matrix in each region where one gate line and one data line intersect.

데이터 구동부(3)는 LCD 패널(1)의 각 화소에 전달되는 전압값을 한 라인씩 내려주는 역할을 한다. 좀더 자세히 말하면, 데이터 구동부(3)는 후술하는 타이밍 제어부(5)로부터 넘어오는 디지털 데이터를 데이터 구동부내의 시프트 레지스터내에 저장하였다가 데이터를 LCD 패널(1)에 내릴 것을 명령하는 신호(LOAD 신호)가 오면 각각의 데이터에 해당하는 전압을 선택하여 LCD 패널(1)내로 이 전압을 전달하는 역할을 한다.The data driver 3 lowers the voltage value transmitted to each pixel of the LCD panel 1 by one line. More specifically, the data driver 3 stores the digital data from the timing controller 5, which will be described later, in a shift register in the data driver, and then a signal (LOAD signal) for instructing the LCD panel 1 to lower the data. In this case, the voltage corresponding to each data is selected and the voltage is transferred to the LCD panel 1.

게이트 구동부(2)는 데이터 구동부(3)로부터의 데이터가 화소에 전달될 수 있도록 길을 열어주는 역할을 한다. LCD 패널(1)의 각 화소는 스위치 역할을 하는 TFT에 의해 온이나 오프로 되는 데, 이 TFT의 온, 오프는 게이트에 일정 전압(Von, Voff)이 인가됨으로써 행해진다.The gate driver 2 opens a way for data from the data driver 3 to be transferred to the pixel. Each pixel of the LCD panel 1 is turned on or off by a TFT serving as a switch, which is turned on and off by applying a constant voltage (Von, Voff) to a gate.

이와 같이 TFT의 게이트를 온으로 하는 Von 전압과 게이트를 오프로 하는 Voff 전압은 게이트 구동 전압 발생부(4)에서 생성된다. 게이트 구동 전압 발생부(4)는 상기 Von, Voff 전압 뿐만 아니라 TFT내의 데이터 전압차의 기준이 되는 공통 전압(Vcom)도 생성한다.In this manner, the Von voltage for turning on the TFT of the TFT and the Voff voltage for turning off the gate are generated by the gate driving voltage generator 4. The gate driving voltage generator 4 generates not only the above-mentioned Von and Voff voltages, but also a common voltage Vcom serving as a reference for the data voltage difference in the TFT.

도 2에 본 발명의 실시예에 따른 게이트 구동 전압 발생부의 상세 회로가 도시되어 있다. 첨부한 도 2에 도시되어 있듯이, 외부에서 인가되는 DC 전압인 외부 전압(Vons)에 에미터 단자가 연결된 트랜지스터(Q1), 외부 전압(Vons)의 레벨을 분압하여 트랜지스터(Q1)의 베이스 단자로 제공하는 저항열(R1, R2), 저항(R2)에 콜렉터 단자가 연결되고 에미터 단자가 출력 제어 신호(OE:output enable) 단자에 연결되어 있으며, 저항(R3)을 통하여 베이스 단자로 인가되는 클락 신호(CPV)에 따라 동작하는 트랜지스터(Q2), 트랜지스터(Q1)의 콜렉터 단자에 연결된 저항(R4)을 통하여 흐르는 전류가 충전되는 캐패시터(C1), 및 트랜지스터(Q1)의 콜렉터 단자에 연결되고 캐패시터(C1)와 병렬 연결된 방전 저항(R5)을 포함한다.2 illustrates a detailed circuit of a gate driving voltage generator according to an exemplary embodiment of the present invention. As shown in FIG. 2, the level of the transistor Q1 and the external voltage Vons connected to the emitter terminal is externally divided to the base terminal of the transistor Q1 by dividing the level of the transistor Q1 and the external voltage Vons. The collector terminal is connected to the resistor strings R1 and R2 and the resistor R2 provided, and the emitter terminal is connected to the output control signal (OE: output enable) terminal and is applied to the base terminal through the resistor R3. A transistor Q2 operating according to the clock signal CPV, a capacitor C1 charged with a current flowing through the resistor R4 connected to the collector terminal of the transistor Q1, and a collector terminal of the transistor Q1; It includes a discharge resistor (R5) connected in parallel with the capacitor (C1).

여기서, 저항(R4,R5)에 의하여 분압된 다음에 캐패시터터(C1)에 충전되는 전압이 게이트 구동부로 인가되는 츨력 전압(Vout)이 되며, 저항(R4,R5)는 가변 저항이다.Here, the voltage charged by the capacitor C1 after being divided by the resistors R4 and R5 becomes the output voltage Vout applied to the gate driver, and the resistors R4 and R5 are variable resistors.

이러한 구조로 이루어지는 본 발명의 실시예에 따른 게이트 구동 전압 발생부는, 타이밍 제어부(5)에서 인가되는 출력 제어 신호(OE) 및 클락 신호(CPV)에 연동하여 게이트 구동부(2)로 Vout 전압을 공급하며, 특히, 출력 제어 신호(OE)에 따라 Vout 전압을 지연시켜 초기에 파워 시퀀스(power sequence) 동작을 수행하며, 또한, 수평 동기 신호(CPV)에 동기하여 킥백 전압을 보상할 수 있도록 Vout 전압을 생성하여 게이트 구동부(2)로 제공한다.The gate driving voltage generator according to the embodiment of the present invention having such a structure supplies the Vout voltage to the gate driver 2 in association with the output control signal OE and the clock signal CPV applied by the timing controller 5. In particular, the Vout voltage is delayed according to the output control signal OE to initially perform a power sequence operation, and the Vout voltage can be compensated for the kickback voltage in synchronization with the horizontal synchronizing signal CPV. Is generated and provided to the gate driver 2.

여기서, 클락 신호(CPV)는 약 50%의 듀티를 가지는 1H 주기의 신호이며, 이 신호에 동기하여 게이트 구동부가 TFT를 온오프시키기 위한 주사 신호(Von/Voff)를 게이트 라인으로 공급한다. 이를 위하여 본 실시예에 따른 게이트 구동 전압 발생부도 이러한 클락 신호(CPV)에 동기하여 게이트 구동부로 출력 전압(Vout) 즉, 게이트 온 전압(Von)을 공급한다.The clock signal CPV is a signal of 1H period having a duty of about 50%, and the gate driver supplies scan signals Von / Voff for turning on and off the TFT to the gate line in synchronization with this signal. To this end, the gate driving voltage generator according to the present exemplary embodiment also supplies the output voltage Vout, that is, the gate-on voltage Von, to the gate driver in synchronization with the clock signal CPV.

출력 제어 신호(OE)는 게이트 구동부가 클락 신호(CPV)에 동기하여 게이트 온 전압(Von)을 출력하는 폭을 조절하기 위한 신호이다. 원래는 게이트 구동부가클락 신호(CPV)에 동기하여 게이트 온 전압(Von)을 1H 주기로 게이트 라인으로 공급하여야 하나, 게이트 구동부는 이 출력 제어 신호(OE)가 특정 레벨인 시간 동안 게이트 온 전압(Von) 출력을 중지하여 각 게이트 라인으로 인가되는 게이트 온 전압(Von) 중첩이 이루어지지 않도록 한다.The output control signal OE is a signal for adjusting the width at which the gate driver outputs the gate-on voltage Von in synchronization with the clock signal CPV. Originally, the gate driver should supply the gate-on voltage Von to the gate line in a period of 1H in synchronization with the clock signal CPV, but the gate driver has the gate-on voltage Von for a time at which the output control signal OE is at a specific level. The output is stopped to prevent the gate-on voltage (Von) applied to each gate line from overlapping.

본 발명의 실시예에서는, 출력 제어 신호(OE)가 적어도 1 프레임 이상 특정 레벨로 출력된다. 예를 들어, 초기 1프레임시에는 하이 레벨로 출력되다가 초기 1프레임이 경과되면 로우 레벨로 출력된다. 즉, 게이트 구동 전압 발생부가 초기 1프레임(1V) 시간 동안 게이트 구동부가 구성 요소(예를 들어, 플립플롭)의 내부 값을 클리어(clear)할 수 있는 시간을 제공하도록, 타이밍 제어부(5)로부터 인가되는 출력 제어 신호(OE)가 초기 최소 1 프레임 동안 하이 레벨 상태로 출력되며, 이러한 초기의 출력 제어 신호(OE)에 따라 게이트 구동 전압 발생부가 게이트 온 전압(Von) 발생을 지연시켜 파워 시퀀스 동작이 이루어지도록 한다. 그리고, 초기 최소 1프레임이 경과되면 출력 제어 신호(OE)가 소정 레벨 범위내에서 가변되며, 게이트 구동 전압 발생부가 클락 신호(CPV) 및 출력 제어 신호(OE)에 따라 1H 주기로 게이트 온 전압(Von)을 게이트 구동부로 제공한다.In an embodiment of the present invention, the output control signal OE is output at least one frame or more at a specific level. For example, the first one frame is output at a high level, and when the initial one frame elapses, it is output at a low level. That is, from the timing controller 5, the gate drive voltage generator provides a time for the gate driver to clear the internal value of the component (for example, flip-flop) during the initial 1 frame (1V) time. The applied output control signal OE is output in a high level state for at least one initial frame, and the gate driving voltage generator delays generation of the gate-on voltage Von according to the initial output control signal OE, thereby operating a power sequence. Let this be done. When the initial at least one frame elapses, the output control signal OE is varied within a predetermined level range, and the gate driving voltage generation unit performs a gate-on voltage Von at a period of 1H according to the clock signal CPV and the output control signal OE. ) Is provided to the gate driver.

이러한 구조로 이루어지는 본 발명의 실시예에 따른 게이트 구동 전압 발생부 및 액정 표시 장치의 동작은 다음과 같다.Operation of the gate driving voltage generator and the liquid crystal display according to the exemplary embodiment of the present invention having the above structure is as follows.

전원 인가시, 타이밍 제어부(5)는 초기 최소 1 프레임 동안 출력 제어 신호(OE)를 하이 레벨 상태로 계속하여 출력한다.When power is applied, the timing controller 5 continues to output the output control signal OE to a high level state for at least one initial frame.

초기 최소 1 프레임시에 타이밍 제어부(5)로부터 하이 레벨의 출력 제어 신호(OE)가 인가되면, 게이트 구동 전압 발생부(4)의 트랜지스터(Q2)의 콜렉터 및 에미터 양단의 전위가 하이 레벨이 되어 트랜지스터(Q2)는 턴오프 상태를 유지하게 된다. 따라서 트랜지스터(Q1)의 베이스 단자에도 하이 레벨의 신호가 인가되어 베이스 전류 통로가 차단됨으로써, 트랜지스터(Q1)도 턴오프 된다.When the high level output control signal OE is applied from the timing controller 5 at an initial minimum of one frame, the potentials across the collector and emitter of the transistor Q2 of the gate driving voltage generator 4 become high. The transistor Q2 is then maintained in the turn off state. Accordingly, a high level signal is also applied to the base terminal of the transistor Q1 to block the base current path, thereby turning off the transistor Q1.

그 결과, 게이트 구동부(2)로 인가되는 전압(Vout)은 저항(R5) 경로로 인가되는 그라운드 전압(VGND)이 된다. 이와 같이, 초기 최소 1 프레임 동안 출력 제어 신호(OE)가 하이 레벨 상태인 경우에는 게이트 구동부로 인가되는 전압(Vout)이 그라운드 전압(VGND) 레벨이 되어, 파워 시퀀스 동작이 이루어지게 된다. 따라서, 게이트 구동부(2)가 클락 신호(CPV)에도 불구하고 게이트 라인으로의 게이트 온 전압(Von)출력을 지연시키고 플립 플롭 등의 내부값을 클리어시킨다.As a result, the voltage Vout applied to the gate driver 2 becomes the ground voltage V GND applied to the path of the resistor R5. As such, when the output control signal OE is in the high level state for at least one initial frame, the voltage Vout applied to the gate driver becomes the ground voltage V GND , thereby performing a power sequence operation. Therefore, the gate driver 2 delays the output of the gate-on voltage Von to the gate line in spite of the clock signal CPV and clears the internal value of the flip flop or the like.

초기 최소 1프레임의 다음 프레임부터는 타이밍 제어부(5)가 출력 제어 신호(OE)를 로우 레벨 소정 레벨 범위내에서 1H 주기로 가변시켜 출력한다.From the next frame after the initial minimum 1 frame, the timing controller 5 outputs the output control signal OE by varying the output control signal OE in a 1H period within a low level predetermined level range.

타이밍 제어부(5)로부터 제공되는 출력 제어 신호(OE)가 로우 레벨이 되고, 또한 수평 동기 신호(CPV)가 하이 레벨이 되면, 게이트 구동 전압 발생부(4)의 트랜지스터(Q2)가 턴온되어 트랜지스터(Q2)의 베이스 단자로 로우 레벨의 신호가 인가되어, 트랜지스터(Q1)도 턴온된다. 따라서 외부 전압(Vons)이 저항(R4, R5)에 의하여 분압되어 캐패시터(C1)에 충전되기 시작하며, 캐패시터(C1)의 충전 전압이 출력 전압(Vout) 즉, 게이트 온 전압(Von)으로서 게이트 구동부(2)로 제공된다. 이 때, 저항(R4, R5)에 따라 캐패시터(C1)에 충전되는 전압이 가변됨으로써, 저항(R4,R5)의 저항값을 조절하여 게이트 구동부(2)로 인가되는 출력 전압(Vout)의 레벨을 조절할 수 있다.When the output control signal OE provided from the timing controller 5 becomes low level and the horizontal synchronizing signal CPV becomes high level, the transistor Q2 of the gate driving voltage generator 4 is turned on and the transistor is turned on. A low level signal is applied to the base terminal of Q2, and the transistor Q1 is also turned on. Therefore, the external voltage Vons is divided by the resistors R4 and R5 and begins to charge the capacitor C1, and the charging voltage of the capacitor C1 is gated as the output voltage Vout, that is, the gate-on voltage Von. It is provided to the driver 2. At this time, the voltage charged to the capacitor C1 is varied according to the resistors R4 and R5, thereby adjusting the resistance values of the resistors R4 and R5 so as to adjust the level of the output voltage Vout applied to the gate driver 2. Can be adjusted.

한편, 출력 제어 신호(OE)가 로우 레벨인 상태에서 클락 신호(CPV)가 로우 레벨이 되면, 트랜지스터(Q2)가 턴오프되어 그 결과 트랜지스터(Q2)도 턴오프된다. 따라서, 캐패시터(C1)에 충전된 전압이 저항(R5)을 통하여 방전하게 되어, 게이트 구동부(2)로 인가되는 출력 전압(Vout) 즉, 게이트 온 전압(Von) 값이 가변된다.On the other hand, when the clock signal CPV is at the low level while the output control signal OE is at the low level, the transistor Q2 is turned off, and as a result, the transistor Q2 is also turned off. Accordingly, the voltage charged in the capacitor C1 is discharged through the resistor R5, so that the output voltage Vout, that is, the gate-on voltage Von value applied to the gate driver 2 is variable.

이 때의 캐패시터(C1)와 저항(R5)을 토대로 결정되는 방전 시정수에 따라 게이트 온 전압(Von)의 방전 파형이 조절되며, 이러한 게이트 온 전압(Von)의 방전 파형 조절에 따라 게이트 온 전압(Von)의 변화량에 따라 가변되는 킥백 전압을 감소시킬 수 있다. 따라서 클락 신호(CPV)의 폴링 에지(falling edge)에 동기되어 상기 클락 신호가 로우 레벨로 출력되는 구간 동안, 킥백 전압 보상이 이루어지게 된다.At this time, the discharge waveform of the gate-on voltage Von is adjusted according to the discharge time constant determined based on the capacitor C1 and the resistor R5, and the gate-on voltage is controlled according to the discharge waveform of the gate-on voltage Von. It is possible to reduce the kickback voltage which varies depending on the change amount of (Von). Therefore, during the period in which the clock signal is output at the low level in synchronization with the falling edge of the clock signal CPV, kickback voltage compensation is performed.

이와 같이 동작되는 본 발명의 실시예에 따른 게이트 구동 전압 발생부의 출력 전압의 파형이 도 3에 도시되어 있다.The waveform of the output voltage of the gate driving voltage generator according to the exemplary embodiment of the present invention operated as described above is illustrated in FIG. 3.

첨부한 도 3에서와 같이, 출력 제어 신호(OE)에 따라 초기 1 프레임 동안 파워 시퀀스 동작이 이루어지면서 저항(R4, R5)에 의하여 레벨이 가변되는 출력 전압(Vout)을 얻을 수 있으며, 또한 캐패시터(C1)와 저항(R5)의 값을 조절하여 출력 전압(Vout)의 방전 커브를 조절하여 킥백 전압을 보상할 수 있도록 할 수 있다.As shown in FIG. 3, an output voltage Vout whose level is changed by the resistors R4 and R5 is obtained while a power sequence operation is performed during an initial frame according to the output control signal OE, and also a capacitor The kickback voltage can be compensated by adjusting the discharge curve of the output voltage Vout by adjusting the values of C1 and the resistor R5.

이러한 전압 발생부의 출력 전압(Vout)이 게이트 구동부(2)로 제공되고, 게이트 구동부(2)는 타이밍 제어부(2)로부터 전달되는 클락 신호에 화소에 데이터 전압이 인가될 수 있도록 각 화소의 박막 트랜지스터로 게이트 구동 전압 발생부(4)로부터 제공되는 게이트 온 전압(Von)을 제공하여 선택적으로 턴온시킨다. 그리고, 데이터 구동부(3)는 각 시프트 레지스터내에 저장하였던 화상 데이터를 LCD 패널(1)에 내릴 것을 명령하는 신호가 오면 각각의 데이터에 해당하는 전압을 선택하여 LCD 패널(1)내로 해당 전압을 전달하여 화상 표시가 이루어지도록 한다.The output voltage Vout of the voltage generator is provided to the gate driver 2, and the gate driver 2 is a thin film transistor of each pixel so that a data voltage can be applied to the pixel to the clock signal transmitted from the timing controller 2. The gate-on voltage Von provided from the low gate driving voltage generator 4 is selectively turned on. The data driver 3 selects a voltage corresponding to each data and transfers the voltage into the LCD panel 1 when a signal instructing the LCD panel 1 to lower the image data stored in each shift register is received. Image display is performed.

따라서, 위에 기술된 바와 같이 간단한 구조로 이루어지는 게이트 구동 전압 발생부를 이용하여도 게이트 구동부로 적정 레벨의 전압을 공급할 수 있으며, 또한 킥백 전압을 보상할 수 있는 전압을 공급할 수 있다.Therefore, even when using the gate driving voltage generator having a simple structure as described above, it is possible to supply a voltage of an appropriate level to the gate driver, and also to supply a voltage capable of compensating the kickback voltage.

본 발명은 다음의 기술되는 청구 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 실시가 가능하다.The invention is susceptible to various modifications and implementations without departing from the scope of the following claims.

이상에 기술된 바와 같이, 본 발명은 보다 간단한 구조로 이루어지는 게이트 구동 전압 발생부를 제공할 수 있으며, 이에 따라 액정 표시 장치의 구동 장치의 구조를 간단화시키면서 제조 비용을 감소시킬 수 있다.As described above, the present invention can provide a gate driving voltage generator having a simpler structure, thereby simplifying the structure of the driving device of the liquid crystal display device and reducing the manufacturing cost.

또한, 액정 표시 장치의 구동 장치의 구조를 보다 간단하게 하면서도, 액정 표시 장치에 전원을 인가한 다음에 소정의 시간 이전에 게이트 구동 전압이 발생되는 것을 방지할 수 있는 신뢰성을 제공할 수 있으며, 또한 게이트 구동 전압의 레벨 용이하게 조절하고 킥백 전압을 보상할 수 있다.Further, while simplifying the structure of the driving device of the liquid crystal display device, it is possible to provide reliability that can prevent the gate driving voltage from being generated before a predetermined time after applying power to the liquid crystal display device. The level of the gate drive voltage can be easily adjusted and the kickback voltage compensated.

Claims (5)

다수의 게이트 라인 및 데이터 라인이 각각 행과 열 방향으로 형성되어 있으며, 상기 게이트 라인과 데이터 라인의 교차로 정의되는 영역에 각각 상기 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 다수의 화소가 형성되어 있는 액정 패널을 포함하는 액정 표시 장치의 구동 장치에 있어서;A plurality of gate lines and data lines are formed in the row and column directions, respectively, and a plurality of pixels having switching elements connected to the gate line and the data line are formed in an area defined by the intersection of the gate line and the data line, respectively. A drive device for a liquid crystal display device comprising a liquid crystal panel; 상기 게이트 라인으로 상기 스위칭 소자를 구동시키기 위한 게이트 구동 전압을 공급하는 게이트 구동부;A gate driver configured to supply a gate driving voltage to drive the switching element to the gate line; 인가되는 데이터 신호에 따라 해당하는 계조 전압을 상기 데이터 라인으로 공급하는 데이터 구동부;A data driver supplying a corresponding gray voltage to the data line according to an applied data signal; 적어도 1 프레임 이상 제1 레벨 상태를 유지하고 제1 또는 제2 레벨 상태로 가변되는 출력 제어 신호를 생성하고, 상기 게이트 구동부 및 데이터 구동부의 동작을 제어하는 타이밍 제어부; 및A timing controller which maintains a first level state for at least one frame or more and generates an output control signal that is changed to a first or second level state and controls operations of the gate driver and the data driver; And 상기 게이트 구동부로 게이트 구동 전압을 공급하며, 상기 출력 제어 신호에 연동하여 적어도 1 프레임 동안 상기 게이트 구동부로의 게이트 구동 전압 공급을 지연시키는 게이트 구동 전압 발생부A gate driving voltage supply unit supplying a gate driving voltage to the gate driving unit, and delaying supply of the gate driving voltage to the gate driving unit for at least one frame in association with the output control signal; 를 포함하는 액정 표시 장치의 구동 장치.Driving device for a liquid crystal display comprising a. 제1항에 있어서,The method of claim 1, 상기 타이밍 제어부는 상기 게이트 구동 전압 발생부로 클락 신호를 제공하며,The timing controller provides a clock signal to the gate driving voltage generator, 상기 게이트 구동 전압 발생부는 상기 클락 신호의 폴링 에지(falling edge)에 동기되어 상기 클락 신호가 로우 레벨로 출력되는 구간 동안, 킥백 전압을 보상하도록 상기 게이트 구동 전압을 조절하는 것을 특징으로 하는 액정 표시 장치의 구동 장치.And the gate driving voltage generator is configured to adjust the gate driving voltage to compensate for a kickback voltage during a period in which the clock signal is output at a low level in synchronization with a falling edge of the clock signal. Driving device. 제2항에 있어서,The method of claim 2, 상기 게이트 구동 전압 발생부는,The gate driving voltage generator, 캐패시터;Capacitors; 상기 클락 신호 및 출력 제어 신호에 따라 동작하며, 상기 출력 제어 신호가 제1 레벨 상태로 출력되는 경우에는 클락 신호에 상관없이 턴오프되는 제1 스위칭 소자;A first switching element operating according to the clock signal and the output control signal and turned off regardless of the clock signal when the output control signal is output in a first level state; 상기 제1 스위칭 소자에 연동하여 턴온 또는 턴오프되어 외부로부터 인가되는 전압을 상기 캐패시터에 충전시키는 제2 스위칭 소자; 및A second switching element that is turned on or turned off in conjunction with the first switching element to charge the capacitor with a voltage applied from the outside; And 상기 캐패시터에 충전된 전압의 방전 경로를 형성하는 제1 저항A first resistor forming a discharge path of a voltage charged in the capacitor 을 포함하며,Including; 상기 캐패시터에 충전되는 전압이 상기 게이트 구동부로 공급되는 게이트 구동 전압이 되는 것을 특징으로 액정 표시 장치의 구동 장치.And the voltage charged in the capacitor is a gate driving voltage supplied to the gate driver. 제3항에 있어서,The method of claim 3, 상기 제1 저항과 직렬로 연결되어 상기 제2 스위칭 소자를 통하여 출력되는 전압을 분압하여 상기 캐패시터에 충전되도록 하는 제2 저항을 더 포함하며,A second resistor connected in series with the first resistor to divide the voltage output through the second switching element to charge the capacitor; 상기 제1 및 제2 저항의 저항값에 따라 상기 게이트 구동부로 공급되는 게이트 구동 전압 레벨이 가변되는 것을 특징으로 하는 액정 표시 장치의 구동 장치.And a gate driving voltage level supplied to the gate driver in accordance with resistance values of the first and second resistors. 제3항에 있어서,The method of claim 3, 상기 제1 저항과 캐패시터에 의하여 설정되는 방전 시정수에 따라 상기 방전되는 전압의 방전 파형이 킥백 전압을 보상하도록 가변되는 것을 특징으로 액정 표시 장치의 구동 장치.And a discharge waveform of the discharged voltage is varied to compensate a kickback voltage according to a discharge time constant set by the first resistor and the capacitor.
KR1020010055338A 2001-09-08 2001-09-08 device for driving liquid crystal display KR100767373B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010055338A KR100767373B1 (en) 2001-09-08 2001-09-08 device for driving liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010055338A KR100767373B1 (en) 2001-09-08 2001-09-08 device for driving liquid crystal display

Publications (2)

Publication Number Publication Date
KR20030021873A true KR20030021873A (en) 2003-03-15
KR100767373B1 KR100767373B1 (en) 2007-10-17

Family

ID=27723177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010055338A KR100767373B1 (en) 2001-09-08 2001-09-08 device for driving liquid crystal display

Country Status (1)

Country Link
KR (1) KR100767373B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741969B1 (en) * 2005-03-29 2007-07-23 삼성에스디아이 주식회사 Liquid crystal display device
KR100895305B1 (en) * 2002-09-17 2009-05-07 삼성전자주식회사 Liquid crystal display and driving method thereof
KR100948376B1 (en) * 2003-07-11 2010-03-22 삼성전자주식회사 Liquid Crystal Display Device
US8179385B2 (en) 2002-09-17 2012-05-15 Samsung Electronics Co., Ltd. Liquid crystal display
US9275599B2 (en) 2013-05-23 2016-03-01 Samsung Display Co., Ltd. Display appratus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009164A (en) * 1997-07-08 1999-02-05 윤종용 Gate voltage generation circuit of liquid crystal display
KR100495798B1 (en) * 1997-09-09 2005-09-20 삼성전자주식회사 LCD and Kickback Voltage Compensation Circuit
KR100495805B1 (en) * 1997-12-31 2005-09-14 삼성전자주식회사 Gate on voltage generation circuit
KR100333986B1 (en) * 2000-06-13 2002-04-26 윤종용 A diriving circuit of a tft lcd for a compensation of kick back voltage

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895305B1 (en) * 2002-09-17 2009-05-07 삼성전자주식회사 Liquid crystal display and driving method thereof
US8179385B2 (en) 2002-09-17 2012-05-15 Samsung Electronics Co., Ltd. Liquid crystal display
KR100948376B1 (en) * 2003-07-11 2010-03-22 삼성전자주식회사 Liquid Crystal Display Device
KR100741969B1 (en) * 2005-03-29 2007-07-23 삼성에스디아이 주식회사 Liquid crystal display device
US9275599B2 (en) 2013-05-23 2016-03-01 Samsung Display Co., Ltd. Display appratus

Also Published As

Publication number Publication date
KR100767373B1 (en) 2007-10-17

Similar Documents

Publication Publication Date Title
US7034797B2 (en) Drive circuit, electro-optical device and driving method thereof
US7327338B2 (en) Liquid crystal display apparatus
JP2997356B2 (en) Driving method of liquid crystal display device
US9336738B2 (en) Display controller configured to maintain a stable pixel writing period and a gate slope period when a refresh rate is changed, display device, and control method for controlling display system and display device
KR20040023901A (en) circuit for generating driving voltages and liquid crystal device using the same
KR20050039185A (en) Liquid crystal display and driving method thereof
KR100864495B1 (en) A liquid crystal display apparatus
KR20020096400A (en) Liquid crystal display device and a driving method thereof
US7375707B1 (en) Apparatus and method for compensating gamma voltage of liquid crystal display
KR20050062855A (en) Impulsive driving liquid crystal display and driving method thereof
US20040246215A1 (en) Driving circuit for liquid crystal display device and method of driving the same
KR100767373B1 (en) device for driving liquid crystal display
KR100333986B1 (en) A diriving circuit of a tft lcd for a compensation of kick back voltage
KR100825094B1 (en) Liquid crystal display device and a driving method thereof
KR100840317B1 (en) liquid crystal device for compensating kick-back voltage and driving device thereof
KR100806904B1 (en) A Device for driving Liquid Crystal Display
KR100783708B1 (en) device for driving liquid crystal display
US11967294B2 (en) Liquid crystal display device and driving method therefor
US20240005885A1 (en) Liquid crystal display device and driving method therefor
KR100309924B1 (en) How to Operate Liquid Crystal Display and Liquid Crystal Display
KR100870393B1 (en) Liquid Crystal Display
JPH085989A (en) Liquid crystal matrix display device and its driving method
KR20050031645A (en) Liquid crystal display and driving device thereof
KR100951356B1 (en) Liquid crystal display and driving method thereof
KR100803725B1 (en) Common voltage generator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee