KR20030003551A - Circuit for generating continuously varied reference voltage - Google Patents
Circuit for generating continuously varied reference voltage Download PDFInfo
- Publication number
- KR20030003551A KR20030003551A KR1020010039456A KR20010039456A KR20030003551A KR 20030003551 A KR20030003551 A KR 20030003551A KR 1020010039456 A KR1020010039456 A KR 1020010039456A KR 20010039456 A KR20010039456 A KR 20010039456A KR 20030003551 A KR20030003551 A KR 20030003551A
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- output terminal
- circuit
- generating
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Abstract
Description
본 발명은 반도체 집적 회로에 관한 것이다. 좀 더 구체적으로, 고속으로 데이터를 송·수신하는 인터페이스 회로(예를 들면, 반도체 집적 회로 장치의 입·출력단)에서 신호 판별을 위해 사용되는 기준 전압(reference voltage)을 발생하는 기준 전압 발생 회로에 관한 것이다.The present invention relates to a semiconductor integrated circuit. More specifically, a reference voltage generating circuit that generates a reference voltage used for signal discrimination in an interface circuit (eg, an input / output terminal of a semiconductor integrated circuit device) that transmits and receives data at high speed. It is about.
현재 사용 중인 반도체 집적 회로 장치 즉, 반도체 칩의 인터페이스 회로(예를 들면, 입·출력단)에서는 전송 선로를 통해 받아들인 신호를 샘플링한 값과 전송선로를 통해 받거나 혹은 자체적으로 생성한 기준 전압(VREF)을 비교하여 신호의 값을 판별한다. 그러나, 높은 주파수의 신호를 요구하는 높은 전송 대역폭(high bandwidth)을 이용하는 전송 시스템의 경우, 전송 선로를 통해 입력되는 신호는 전송 선로의 주파수 특성과 심벌간 상호 작용(ISI) 등에 의해서 송신하고자 하는 원래 신호와 다른 모양을 갖는다. 즉, 송신하고자 하는 원래 신호는, 도 1에 도시된 바와 같이, 왜곡된다.In the semiconductor integrated circuit device currently used, that is, an interface circuit (for example, an input / output terminal) of a semiconductor chip, a value obtained by sampling a signal received through a transmission line and a reference voltage received through the transmission line or generated by itself (V) REF ) to determine the value of the signal. However, in the case of a transmission system using a high bandwidth that requires a high frequency signal, the signal input through the transmission line is originally intended to be transmitted by the frequency characteristics of the transmission line and the inter-symbol interaction (ISI). It has a different shape from the signal. That is, the original signal to be transmitted is distorted, as shown in FIG.
이러한 경우에, 수신단에서 샘플된 신호(예를 들면, 도 1에서 '1' 값을 가지는 신호)이 기준 전압과 비교되어 신호 값이 판별되면, 노이즈 마진(noise margin) (샘플된 신호와 기준 전압의 차에서 노이즈 전압을 뺀 값)이 줄어들게 된다. 그 정도가 심한 경우, 도 2에 도시된 바와 같이, 샘플된 신호가 원래 신호와 다른 신호로서 판단될 수 있다. 그러므로, 기준 전압(VREF)을 전송 신호의 형태에 따라 조절가능하여 전송 선로에서 신호가 왜곡될 때에도 가장 큰 노이즈 마진을 갖게 하는 기술이 절실히 요구되고 있다.In this case, when a signal sampled at the receiving end (for example, a signal having a value of '1' in FIG. 1) is compared with a reference voltage to determine a signal value, a noise margin (sampled signal and reference voltage) is determined. Will be reduced by subtracting the noise voltage). If the degree is severe, as shown in Fig. 2, the sampled signal can be determined as a signal different from the original signal. Therefore, there is an urgent need for a technology in which the reference voltage V REF can be adjusted according to the type of the transmission signal so that the largest noise margin is obtained even when the signal is distorted in the transmission line.
본 발명의 목적은 전송 신호의 전압 레벨에 따라 연속적인 가변되는 값을 갖는 기준 전압을 발생하는 회로를 제공하는 것이다.It is an object of the present invention to provide a circuit for generating a reference voltage having a continuously varying value depending on the voltage level of a transmission signal.
도 1은 전송 선로의 신호 왜곡을 보여주는 도면;1 shows signal distortion of a transmission line;
도 2는 고정된 기준 전압을 사용하는 인터페이스 회로의 노이즈 마진을 보여주는 도면;2 shows noise margin of an interface circuit using a fixed reference voltage;
도 3은 본 발명에 따른 최적화된 기준 전압 값을 결정하는 방법을 설명하기 위한 도면;3 is a view for explaining a method of determining an optimized reference voltage value according to the present invention;
도 4는 본 발명에 따른 기준 전압의 상한값을 결정하는 방법을 설명하기 위한 도면;4 is a view for explaining a method of determining an upper limit value of a reference voltage according to the present invention;
도 5는 연속 가변 기준 전압을 사용하는 인터페이스 회로에서의 신호 판별 방식을 설명하기 위한 도면;5 is a diagram for explaining a signal discrimination method in an interface circuit using a continuously variable reference voltage;
도 6은 본 발명에 따른 가변 기준 전압 발생 장치를 보여주는 블럭도; 그리고6 is a block diagram showing a variable reference voltage generator according to the present invention; And
도 7은 도 6에 도시된 가변 전압 발생 장치의 바람직한 실시예이다.FIG. 7 is a preferred embodiment of the variable voltage generator shown in FIG.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
100 : 기준 전압 발생 회로102 : 펄스 발생기100: reference voltage generator circuit 102: pulse generator
(구성)(Configuration)
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 입력/출력 데이터 신호를 판별하는 데 필요한 기준 전압을 발생하는 기준 전압 발생 회로가 제공된다. 상기 기준 전압 발생 회로는 상기 기준 전압을 출력하기 위한 출력 단자와 이전의 입력/출력 데이터 신호와 이전의 기준 전압에 응답하여 펄스 신호들을 발생하기 위한 펄스 발생기를 포함한다. 전하 펌프 회로는 상기 출력 단자에 연결되고, 상기 펄스 발생기로부터 출력되는 펄스 신호들에 응답하여 상기 출력 단자로부터 출력되는 기준 전압을 가변시킨다.According to a feature of the present invention for achieving the above-mentioned objects, a reference voltage generating circuit for generating a reference voltage necessary for determining an input / output data signal is provided. The reference voltage generator circuit includes an output terminal for outputting the reference voltage and a pulse generator for generating pulse signals in response to a previous input / output data signal and a previous reference voltage. A charge pump circuit is connected to the output terminal and varies a reference voltage output from the output terminal in response to pulse signals output from the pulse generator.
이 실시예에 있어서, 상기 출력 단자에 연결되며, 고정된 전압을 커패시터를 통해 상기 출력 단자로 전달하기 위한 차동 증폭기를 더 포함한다.In this embodiment, further comprising a differential amplifier coupled to the output terminal for delivering a fixed voltage to the output terminal through a capacitor.
이 실시예에 있어서, 상기 전하 펌프 회로는 하이 레벨 전압에 연결되는 드레인, 상기 출력 단자에 연결되는 소오스, 그리고 상기 펄스 신호들 중 하나를 받아들이도록 연결되는 게이트를 갖는 NMOS 트랜지스터와; 그리고 상기 출력 단자에연결되는 소오스, 로우 레벨 전압에 연결되는 드레인, 그리고 다른 하나의 펄스 신호를 받아들이도록 연결되는 게이트를 갖는 PMOS 트랜지스터를 포함한다.In this embodiment, the charge pump circuit comprises: an NMOS transistor having a drain connected to a high level voltage, a source connected to the output terminal, and a gate connected to receive one of the pulse signals; And a PMOS transistor having a source connected to the output terminal, a drain connected to a low level voltage, and a gate connected to receive the other pulse signal.
본 발명의 다른 특징에 따르면, 반도체 집적 회로로 구현되는 연속적인 기준 전압 발생 장치는 적어도 하나의 입력 신호를 수신하여 두 개의 출력 신호들을 발생하는 펄스 발생 회로와; 그리고 상기 펄스 발생 회로의 출력 신호들 각각에 응답하여 연속적인 기준 전압을 발생시키는 전하 펌프 수단을 포함한다.According to another aspect of the invention, a continuous reference voltage generator device implemented as a semiconductor integrated circuit includes a pulse generator circuit for receiving at least one input signal to generate two output signals; And charge pump means for generating a continuous reference voltage in response to each of the output signals of the pulse generating circuit.
본 발명의 또 다른 특징에 따르면, 입력/출력 데이터 신호를 판별하는 데 필요한 기준 전압을 발생하는 기준 전압 발생 회로는 상기 기준 전압을 출력하기 위한 출력 단자와; 상기 출력 단자에 연결되며, 고정된 전압을 커패시터를 통해 상기 출력 단자로 전달하기 위한 차동 증폭기와; 이전의 입력/출력 데이터 신호와 이전의 기준 전압에 응답하여 펄스 신호들을 발생하기 위한 펄스 발생기와; 그리고 상기 출력 단자에 연결되고, 상기 펄스 발생기로부터 출력되는 펄스 신호들에 응답하여 상기 출력 단자로부터 출력되는 기준 전압을 가변시키기 위한 전하 펌프 회로를 포함하고, 상기 전하 펌프 회로는 하이 레벨 전압에 연결되는 드레인, 상기 출력 단자에 연결되는 소오스, 그리고 상기 펄스 신호들 중 하나를 받아들이도록 연결되는 게이트를 갖는 NMOS 트랜지스터와; 그리고 상기 출력 단자에 연결되는 소오스, 로우 레벨 전압에 연결되는 드레인, 그리고 다른 하나의 펄스 신호를 받아들이도록 연결되는 게이트를 갖는 PMOS 트랜지스터로 구성된다.According to still another aspect of the present invention, a reference voltage generation circuit for generating a reference voltage for determining an input / output data signal includes an output terminal for outputting the reference voltage; A differential amplifier coupled to the output terminal for transferring a fixed voltage to the output terminal through a capacitor; A pulse generator for generating pulse signals in response to a previous input / output data signal and a previous reference voltage; And a charge pump circuit coupled to the output terminal and configured to vary a reference voltage output from the output terminal in response to pulse signals output from the pulse generator, wherein the charge pump circuit is coupled to a high level voltage. An NMOS transistor having a drain, a source connected to the output terminal, and a gate connected to receive one of the pulse signals; And a PMOS transistor having a source connected to the output terminal, a drain connected to a low level voltage, and a gate connected to receive another pulse signal.
이하 본 발명의 바람직한 실시예가 참조 도면들에 의거하여 상세히 설명될 것이다. 본 발명에 따른 반도체 집적 회로 장치는 기준 전압 발생 회로(referencevoltage generating circuit)를 포함하고, 상기 기준 전압 발생 회로는 이전에 전송되는 데이터 신호의 전압 레벨에 따라 다음에 전송되는 데이터 신호의 기준 전압을 발생한다. 본 발명의 기준 전압 발생 회로는, 그러므로, 고정된 전압 레벨 대신에 연속적으로 가변되는 전압 레벨을 갖는 기준 전압을 발생한다. 이는 이후 상세히 설명될 것이다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described in detail with reference to the drawings. The semiconductor integrated circuit device according to the present invention includes a reference voltage generating circuit, wherein the reference voltage generating circuit generates a reference voltage of the next transmitted data signal according to the voltage level of the previously transmitted data signal. do. The reference voltage generator circuit of the present invention therefore generates a reference voltage having a continuously varying voltage level instead of a fixed voltage level. This will be explained in detail later.
도 3은 최적화된 기준 전압을 결정하는 방법을 설명하기 위한 도면이다. 인터페이스 회로 즉, 입·출력단에서 임의의 시점에서 수신되는 신호가, 도 3에 도시된 바와 같이, 제 1 전압(VH)과 제 2 전압(VL) 사이의 임의의 전압 레벨(S(n))을 가진다고 가정하자. 이러한 가정에서, 다음 시점(tn+1)에서의 신호 값들(S(n+1, H) (Sn+1, L))은 대체적으로 시스템 특성에 따라 S(n)와 마지막 전송 신호(2진 값의 경우, 하이 레벨 또는 로우 레벨)에 의해서 결정된다. 이 경우, tn+1시점에서의 신호 레벨을 검출하기 위해서는 신호 레벨들(S(n+1, H), S(n+1, L))의 평균값(C(n+1))을 기준 전압(VREF)으로 하는 것이 가장 큰 노이즈 마진을 갖게 되며, 이것이 최적화된 기준 전압 값이 된다.3 is a diagram for describing a method of determining an optimized reference voltage. As shown in FIG. 3, an interface circuit, that is, a signal received at an arbitrary time point at an input / output terminal may have an arbitrary voltage level (S (n) between the first voltage V H and the second voltage V L ). Suppose we have)). In this hypothesis, the signal values S (n + 1, H) (Sn + 1, L) at the next time point t n + 1 are generally S (n) and the last transmitted signal 2 depending on the system characteristics. In the case of a true value, it is determined by high level or low level). In this case, in order to detect the signal level at the time t n + 1 , the average value C (n + 1) of the signal levels S (n + 1, H) and S (n + 1, L) is referred to. The voltage V REF has the largest noise margin, which is the optimized reference voltage value.
여기서, 노이즈 마진이라 함은 샘플된 신호 값과 기준 전압 값과의 차이의 절대값을 지칭한다. 신호 값이 "0"이 되거나 "1"이 되는 경우 중에서 노이즈 마진이 작을 때의 값을 최악의 노이즈 마진(worst case noise margin)이라 한다. 최악의 노이즈 마진의 값이 커질수록 신호 전송에서 비트 에러율(bit error rate)가 줄어들게 된다. 최악의 노이즈 마진(NM)을 수식으로 일반화하면, 다음과 같다.Here, the noise margin refers to the absolute value of the difference between the sampled signal value and the reference voltage value. When the signal value becomes "0" or "1", the value when the noise margin is small is called a worst case noise margin. As the value of the worst noise margin increases, the bit error rate in the signal transmission decreases. The worst case noise margin (NM) is generalized as follows.
VREF(n+1) = C(n+1)에서 최대 노이즈 마진은 다음과 같이 표현될 수 있다.In V REF (n + 1) = C (n + 1), the maximum noise margin can be expressed as follows.
따라서, tn 시점에서 샘플된 신호 값(S(n))으로부터 tn+1시점의 기준 전압(VREF)을 발생시키는 입출력 시스템이 노이즈 마진 측면에서 가장 유리하다. 이 경우 기준 전압(VREF)은 이전에 샘플된 신호값들 혹은 이전 기준 전압(VREF)의 함수가 되며 아날로그 레벨의 연속적인 값을 가지게 된다.Therefore, an input / output system that generates a reference voltage V REF at time t n + 1 from a signal value S (n) sampled at time tn is most advantageous in terms of noise margin. In this case, the reference voltage V REF becomes a function of previously sampled signal values or the previous reference voltage V REF and has a continuous value of analog levels.
기준 전압 값은 일정한 범위 내에서 변하게 되며 그 중 최상값을 상한값(VREF.H)이라하고 최하값을 하한값(VREF.L)이라고 지칭하면 상한값과 하한값은 다음과 같이 결정될 것이다. 먼저, 상한값(VREF.H)은 이전 신호가 완전히 '1' 상태에 일치할 경우(즉, 신호값이 가질 수 있는 가장 높은 값을 가질 경우, 신호가 연속해서 '1'이 여러 번 전송되는 경우에 발생됨)에 발생하는 기준 전압으로 상한값은 도 4에 도시된 바와 같이 도출될 수 있다. 임의의 시점(tn)에서 신호가 완전히 '1 상태에 있을 경우(즉, S(n)=VH), 만약 다음 시점(tn+1)에서 신호가 '1' 상태라면(즉, S(n+1, H))은 VH값을 그대로 유지할 것이다. 만약 다음 시점(tn+1)에서 신호가 '0'상태라면, 어느 정도 하강한 값(예를 들면, S(n+1, L) = V0.H)을 가지게 될 것이다. 이때 기준 전압(VREF(N+1))은 이전 시점 및 현재 시점에서의 두 값(S(n), S(n+1))의 평균값(VREF.H)이 되며, 이것이 가장 높은 값의 기준 전압이 된다. 기준 전압이 가지는 가장 낮은 값인 하한값(VREF.L)은 이와 비슷한 방법으로 도출될 수 있음은 자명하다. 따라서, 본 발명에서의 기준 전압은 상한값과 하한값 사이에서 연속적으로 변화하는 아날로그 레벨을 가지게 된다. 앞서 설명된 바와 같은 방식으로 연속적인 값(즉, 아날로그 레벨)을 갖는 가변 기준 전압을 채택한 입·출력단의 신호 판별은 도 5에 도시된 것과 같이 수행될 것이다.The reference voltage value changes within a certain range, and if the highest value is called the upper limit value (V REF.H ) and the lowest value is referred to as the lower limit value (V REF.L ), the upper limit value and the lower limit value will be determined as follows. First, the upper limit value V REF.H means that if the previous signal completely matches the '1' state (that is, if the signal value has the highest value that it can have, the signal is transmitted several times in succession). In this case, the upper limit value may be derived as shown in FIG. 4. If at any time (tn) the signal is completely in the '1 state (i.e., S (n) = V H ), if the signal is in the' 1 'state at the next time point (t n + 1 ) (i.e., S ( n + 1, H)) will retain the V H value. If the signal is '0' at the next time point (t n + 1 ), it will have a somewhat lowered value (eg, S (n + 1, L) = V 0.H ). At this time, the reference voltage V REF (N + 1) becomes the average value V REF.H of two values S (n) and S (n + 1) at the previous time and the present time, which is the highest value. Becomes the reference voltage of. Obviously , the lowest value V REF.L , which is the lowest value of the reference voltage, can be derived in a similar manner. Therefore, the reference voltage in the present invention has an analog level that continuously changes between the upper limit value and the lower limit value. Signal discrimination at the input / output stage adopting a variable reference voltage having a continuous value (that is, analog level) in the manner as described above will be performed as shown in FIG.
도 6은 본 발명에 따른 기준 전압 발생 회로를 보여주는 블럭도이고, 도 7은 도 6에 도시된 기준 전압 발생 회로의 바람직한 실시예이다. 본 발명에 따른 기준 전압 발생 회로는, 도 6에 도시된 바와 같이, 이전 신호 레벨을 이용하여 연속된 값(즉, 아날로그 레벨)을 갖는 가변 기준 전압(VREF)을 발생한다. 기준 전압 발생 회로(100)는, 도 7에 도시된 바와 같이, 버퍼로서 동작하는 차동 증폭기(101), 펄스 발생기(102), NMOS 트랜지스터(103), PMOS 트랜지스터(104), 그리고 커패시터(105)로 구성된다.FIG. 6 is a block diagram showing a reference voltage generator circuit according to the present invention, and FIG. 7 is a preferred embodiment of the reference voltage generator circuit shown in FIG. The reference voltage generating circuit according to the present invention generates a variable reference voltage V REF having a continuous value (ie, analog level) using the previous signal level, as shown in FIG. 6. As shown in FIG. 7, the reference voltage generator circuit 100 includes a differential amplifier 101, a pulse generator 102, an NMOS transistor 103, a PMOS transistor 104, and a capacitor 105 that operate as a buffer. It consists of.
차동 증폭기(101)는 기준 전압(FVREF)을 공급받는 비반전 입력 단자(+), 반전 입력 단자(-), 그리고 출력 단자를 가지며, 반전 입력 단자(-)와 출력 단자는 서로 연결되어 있다. 차동 증폭기(101)로 공급되는 기준 전압(FVREF)은 고정된 값을 가지며, 기호 "F"는 "Fixed"의 첫글자를 의미한다. 펄스 발생기(102)는 이전 데이터 신호(PS)와 이전 기준 전압(PVREF)을 받아들여 로우 또는 하이 레벨의 펄스 신호를 발생한다. NMOS 트랜지스터(103)는 하이 레벨 전압(VHH)과 출력 단자(106) 사이에 연결되고, 펄스 발생기(102)로부터 출력되는 펄스 신호에 따라 제어된다. PMOS 트랜지스터(104)는 기준 전압(VREF)을 출력하기 위한 출력 단자(106)와 로우 레벨 전압(VLL) 사이에 연결되고, 펄스 발생기(102)로부터 출력되는 펄스 신호에 따라 제어된다. 커패시터(105)는 차동 증폭기(101)의 출력단과 출력 단자(106) 사이에 연결되어 있다.The differential amplifier 101 has a non-inverting input terminal (+), an inverting input terminal (-), and an output terminal supplied with a reference voltage FV REF , and the inverting input terminal (-) and the output terminal are connected to each other. . The reference voltage FV REF supplied to the differential amplifier 101 has a fixed value, and the symbol “F” means the first letter of “Fixed”. The pulse generator 102 receives the previous data signal PS and the previous reference voltage PV REF to generate a low or high level pulse signal. The NMOS transistor 103 is connected between the high level voltage V HH and the output terminal 106 and controlled according to the pulse signal output from the pulse generator 102. The PMOS transistor 104 is connected between the output terminal 106 for outputting the reference voltage V REF and the low level voltage V LL and controlled according to the pulse signal output from the pulse generator 102. The capacitor 105 is connected between the output terminal 106 of the differential amplifier 101 and the output terminal 106.
이 실시예에 있어서, NMOS 트랜지스터(103)와 PMOS 트랜지스터(104)는 전하 펌프 회로를 구성한다. 기호 "PS"는 "Previous Signal"을 나타내고, 기호 "P"는 "Previous"를 나타낸다. 이전 샘플 신호 값(PS)과 이전 기준 전압 값(PVREF)이 펄스 발생기(102)에 입력으로 작용하여 적정한 폭과 크기를 가지는 'H' 또는 'L' 펄스를 발생시킨다. 그렇게 발생되는 펄스 신호는 전하 펌프 회로의 입력으로 작용하여 전하 펌프 회로의 출력 단자(106)의 전압을 앞서 설명된 것과 같은 최적화된 가변 기준 전압이 되도록 조절하게 된다.In this embodiment, the NMOS transistor 103 and the PMOS transistor 104 constitute a charge pump circuit. The symbol "PS" represents "Previous Signal" and the symbol "P" represents "Previous". The previous sample signal value PS and the previous reference voltage value PV REF act as inputs to the pulse generator 102 to generate 'H' or 'L' pulses of appropriate width and magnitude. The pulse signal so generated acts as an input to the charge pump circuit to adjust the voltage at the output terminal 106 of the charge pump circuit to be an optimized variable reference voltage as described above.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the circuit according to the present invention has been shown in accordance with the above description and drawings, but this is only an example, and various changes and modifications can be made without departing from the spirit and scope of the present invention. Of course.
상술한 바와 같이, 이전 데이터 신호와 이전 기준 전압을 이용하여 연속적으로 변화되는 기준 전압을 발생함으로써 전송 데이터 신호가 왜곡되더라도 전송 데이터 신호를 정확하게 판별할 수 있다.As described above, by generating the reference voltage that is continuously changed by using the previous data signal and the previous reference voltage, the transmission data signal can be accurately determined even if the transmission data signal is distorted.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010039456A KR20030003551A (en) | 2001-07-03 | 2001-07-03 | Circuit for generating continuously varied reference voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010039456A KR20030003551A (en) | 2001-07-03 | 2001-07-03 | Circuit for generating continuously varied reference voltage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030003551A true KR20030003551A (en) | 2003-01-10 |
Family
ID=27713152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010039456A KR20030003551A (en) | 2001-07-03 | 2001-07-03 | Circuit for generating continuously varied reference voltage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030003551A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432345B1 (en) * | 2001-08-31 | 2004-05-20 | 삼성전자주식회사 | Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same |
| US11398778B2 (en) | 2017-10-25 | 2022-07-26 | Sciosense B.V. | Charge pump structure with regulated output voltage |
-
2001
- 2001-07-03 KR KR1020010039456A patent/KR20030003551A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432345B1 (en) * | 2001-08-31 | 2004-05-20 | 삼성전자주식회사 | Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same |
| US11398778B2 (en) | 2017-10-25 | 2022-07-26 | Sciosense B.V. | Charge pump structure with regulated output voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7813460B2 (en) | High-speed data sampler with input threshold adjustment | |
| EP1122921B1 (en) | Circuit and method for providing a digital data signal with pre-distortion | |
| US8884680B2 (en) | Signal electric potential conversion circuit | |
| US7702004B2 (en) | Simultaneous bidirectional differential signalling interface | |
| US7969218B2 (en) | Receiver for reducing intersymbol interference of a channel and compensating for signal gain loss, and method thereof | |
| KR20010051033A (en) | Current driver circuit | |
| US5050190A (en) | Signal detection circuit not affected by minute voltage fluctuations contained in input signal and operation method therefor | |
| US6075476A (en) | Method and circuit for data dependent voltage bias level | |
| US7505520B2 (en) | Communication system between integrated circuit devices for propagating data in serial | |
| US7003043B2 (en) | Replica driver mismatch correction using a variable offset comparator | |
| US6710605B2 (en) | Method and apparatus for detecting valid signal information | |
| US6621323B1 (en) | Signal sampling circuits, systems, and methods | |
| KR20030003551A (en) | Circuit for generating continuously varied reference voltage | |
| US20040145401A1 (en) | Timing signal generating circuit and receiver circuit designed to speed up signal transmission | |
| US5990716A (en) | Method and system for recovering digital data from a transmitted balanced signal | |
| US5869987A (en) | Fast response comparator | |
| US10715359B1 (en) | Decision feedback equalizer | |
| US20060245507A1 (en) | High speed serial link output stage having self adaptation for various impairments | |
| EP3954046B1 (en) | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit | |
| US6803823B2 (en) | Circuit, apparatus and method for an adaptive voltage swing limiter | |
| CN116150072B (en) | Clock signal receiving circuit, clock signal receiving device and electronic equipment | |
| WO2004053927A2 (en) | Simultaneous bidirectional differential signalling interface | |
| US11128496B2 (en) | Transmitter with equalization | |
| KR20230087840A (en) | Pam-n receiver capable of adaptively adjusting threshold voltages determining data level of received signal and method of adaptively adjusting threshold voltages thereof | |
| KR100873626B1 (en) | Data receiver of semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |