KR20030002846A - Method for fabricating flash memory device - Google Patents
Method for fabricating flash memory device Download PDFInfo
- Publication number
- KR20030002846A KR20030002846A KR1020010038568A KR20010038568A KR20030002846A KR 20030002846 A KR20030002846 A KR 20030002846A KR 1020010038568 A KR1020010038568 A KR 1020010038568A KR 20010038568 A KR20010038568 A KR 20010038568A KR 20030002846 A KR20030002846 A KR 20030002846A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- floating gate
- memory device
- layer
- flash memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 13
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052721 tungsten Inorganic materials 0.000 abstract description 9
- 239000010937 tungsten Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 34
- 239000010408 film Substances 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 보다 상세하게는 플로팅 게이트간의 단차를 완화시키는 플래시 메모리 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of manufacturing a flash memory device for alleviating the step difference between floating gates.
일반적으로, 플래시 메모리(FLASH MEMORY) 소자는 프로그래밍 및 소거 특성을 구비한 이피롬(EPROM)과 전기적으로 프로그램 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살려 제조된 메모리 소자이다.In general, a flash memory device is a memory device manufactured using the advantages of an EPROM having programming and erasing characteristics and an EEPROM having electrical and programing and erasing characteristics.
이러한 플래시 소자는 대체로 한 개의 트랜지스터로서 한 비트의 저장 상태를 실현하며 전기적으로 프로그래밍과 소거를 수행한다.Such a flash device is generally a transistor, which realizes a bit of storage and electrically programming and erasing.
이와 같은 특성을 갖는 플래시 메모리 소자는 실리콘 기판상에 형성된 박막의 터널 산화막과, 절연막의 개재하에 적층된 플로팅 게이트(FLOATING GATE) 및 컨트롤 게이트(CONTROL GATE)를 포함하여 이루어진다.The flash memory device having such characteristics includes a tunnel oxide film of a thin film formed on a silicon substrate, and a floating gate and a control gate stacked under an insulating film.
이러한 플로팅 게이트와 컨트롤 게이트로 구성되는 종래 기술에 따른 플래시 메모리 소자의 제조 방법은, 도 1에 도시된 바와 같이, 실리콘 기판(1)상에 폴리실리콘을 사용하여 플로팅 게이트(3)를 형성한 다음, 상기 플로팅 게이트(3)를 포함한 실리콘 기판(1) 전면상에 ONO 막(5)을 형성한다.In the method of manufacturing a flash memory device according to the related art, which is composed of such a floating gate and a control gate, as shown in FIG. 1, a floating gate 3 is formed on the silicon substrate 1 using polysilicon. The ONO film 5 is formed on the entire surface of the silicon substrate 1 including the floating gate 3.
이어서, 도 2a에 도시된 바와 같이, 상기 ONO 막(5)상에 컨트롤 게이트로 사용할 폴리실리콘층(7), 텅스텐층(9) 및 하드마스크층(11)을 순차적으로 형성한다.Next, as shown in FIG. 2A, a polysilicon layer 7, a tungsten layer 9, and a hard mask layer 11 to be used as control gates are sequentially formed on the ONO film 5.
그 다음, 도 3a에 도시된 바와 같이, 상기 결과물을 원하는 패턴으로 에칭(GATE ETCHING) 공정을 진행하여 폴리실리콘층 패턴(3a)(7a), 텅스텐막 패턴(9a) 및 하드 마스크층 패턴(11a)으로 이루어진 게이트(GATE)를 완성한다.Next, as shown in FIG. 3A, the resultant is etched in a desired pattern to obtain a polysilicon layer pattern 3a (7a), a tungsten film pattern (9a), and a hard mask layer pattern (11a). Complete the gate consisting of).
그러나, 상기 종래 기술에 따른 플래시 메모리 소자의 제조 방법에 있어서는 다음과 같은 문제점이 있다.However, there is the following problem in the manufacturing method of the flash memory device according to the prior art.
종래 기술에 있어서는, 도 2a 및 2b에 도시된 바와 같이, 하드 마스크층(11)으로 질화막(NITRIDE)을 사용할 경우, 그 상부에 반사방지막(12)과 감광막(13)을 형성한다. 이때, 플로팅 게이트(3) 사이에는 단차 "B"가 있게 되므로써 반사방지막(12)이 더 두껍게 코팅되게 된다. 따라서, 이를 제거하기 위해서는 감광막(13)도 역시 손실(LOSS)이 많게 되어 감광막 마진 측면에서 불리하다는 문제점이 있다.In the prior art, when the nitride film NITRIDE is used as the hard mask layer 11, as shown in Figs. 2A and 2B, the antireflection film 12 and the photosensitive film 13 are formed on the upper portion thereof. At this time, there is a step "B" between the floating gate 3, the anti-reflection film 12 is to be thicker coating. Therefore, in order to eliminate this, the photoresist layer 13 also has a problem in that a loss (LOSS) is also large, which is disadvantageous in terms of the photoresist margin.
한편, 하드 마스크층(11)으로 질화막(NITRIDE)과 SiON을 사용할 경우에는 SiON이 반사방지막 역할을 하므로 위의 예보다 유리하지만 하드 마스크(11) 두께가 크고 감광막(13) 두께는 낮기 때문에 이 역시 감광막 마진 측면에서 불리하다는 문제점이 있다.On the other hand, when the nitride film (NITRIDE) and SiON are used as the hard mask layer 11, SiON acts as an anti-reflection film, which is more advantageous than the above example, but since the hard mask 11 is large and the photoresist film 13 is low, this is also advantageous. There is a problem in terms of the photoresist margin.
그리고, 도 3a 및 3b에 도시된 바와 같이, 게이트 에칭 공정후에는 하드 마스크(11) 두께가 크고 감광막(13) 두께가 낮기 때문에 게이트 사이에 잔류물(15)이 남게 된다는 문제점도 있다.3A and 3B, since the hard mask 11 has a large thickness and the photoresist 13 has a low thickness after the gate etching process, a residue 15 remains between gates.
또한, 종래 기술에 있어서는, 도 2a에 도시된 바와 같이, "A"부분과 같이 감광막 마진이 부족하여 후속 게이트 에칭 공정에서 게이트 어택(GATE ATTACK)이 발생한다는 문제점도 가지고 있다.In addition, in the related art, as shown in FIG. 2A, there is a problem in that a gate attack occurs in a subsequent gate etching process due to a lack of a photoresist margin, such as a portion “A”.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 플로팅 게이트 사이의 단차를 완화하여 컨트롤 게이트 형성시의 단차로 인한 공정 마진 및 안정화를 이룰 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 있다.Accordingly, the present invention has been made to solve the problems of the prior art, an object of the present invention is to reduce the step between the floating gate to achieve a process margin and stabilization due to the step when forming the control gate flash memory device To provide a method for producing.
도 1 내지 3은 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정별 단면도.1 to 3 are cross-sectional views of processes for describing a method of manufacturing a flash memory device according to the prior art.
도 4 내지 7은 본 발명에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정별 단면도.4 to 7 are cross-sectional views of processes for describing a method of manufacturing a flash memory device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21:반도체 기판23:플로팅 게이트21: semiconductor substrate 23: floating gate
25:제1절연막27,27a:제2절연막25: first insulating film 27, 27a: second insulating film
29,29a:폴리실리콘층31,31a:텅스텐층29, 29a: polysilicon layer 31, 31a: tungsten layer
33,33a:하드 마스크35:감광막33, 33a: hard mask 35: photosensitive film
상기 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 소자의 제조 방법은, 반도체 기판상에 플로팅 게이트를 형성하는 단계; 상기 플로팅 게이트를 포함한 반도체 기판상에 제1절연막을 형성한 다음, 상기 제1절연막을 선택적으로 제거하여 평탄화시키는 단계; 상기 플로팅 게이트 및 평탄화된 제1절연막상에 제2절연막, 컨트롤 게이트층 및 하드 마스크층을 순차적으로 형성하는 단계; 및 상기 결과물을 상기 플로팅 게이트상에만 남도록 선택적으로 패터닝한 다음, 상기 제1절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a flash memory device, the method including: forming a floating gate on a semiconductor substrate; Forming a first insulating layer on the semiconductor substrate including the floating gate, and then selectively removing the first insulating layer to planarize the first insulating layer; Sequentially forming a second insulating layer, a control gate layer, and a hard mask layer on the floating gate and the planarized first insulating layer; And selectively patterning the resultant so as to remain only on the floating gate, and then removing the first insulating layer.
이하, 본 발명에 따른 플래시 메모리 소자의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a flash memory device according to the present invention will be described in detail with reference to the accompanying drawings.
도 4 내지 7은 본 발명에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정별 단면도이다.4 to 7 are cross-sectional views of processes for describing a method of manufacturing a flash memory device according to the present invention.
본 발명에 따른 플래시 메모리 소자의 제조 방법은, 도 4에 도시된 바와 같이, 먼저 반도체 기판(21)상에 폴리실리콘을 사용하여 플로팅 게이트(23:FLOATING GATE)를 형성한다. 이때, 상기 반도체 기판(21)상에 증착된 폴리실리콘층(미도시)을 이방성 또는 등방성 식각하는 경우에 폴리실리콘층 프로파일의 각도를 90도 이상으로 하여 후속의 컨트롤 게이트 식각시 폴리실리콘 잔류물이 미연에 방지하는 것이 바람직하다.In the method of manufacturing a flash memory device according to the present invention, as shown in FIG. 4, first, a floating gate 23 is formed on a semiconductor substrate 21 using polysilicon. In this case, when the polysilicon layer (not shown) deposited on the semiconductor substrate 21 is anisotropically or isotropically etched, the polysilicon layer may have an angle of 90 degrees or more, so that polysilicon residues may be formed during subsequent control gate etching. It is desirable to prevent it beforehand.
그 다음, 도 5에 도시된 바와 같이, 제1절연막(25)이 상기 플로팅 게이트(23) 사이에 위치하도록 형성하여 플로팅 게이트(23) 사이의 단차를 해소하도록 한다. 즉, 상기 플로팅 게이트(23)를 포함한 반도체 기판(21)상에 약 500 내지 3,000Å정도의 두께로 제1절연막을 증착시킨 후, 화학적 기계적 연마(CMP) 공정을 통해 평탄화시킨다.Next, as shown in FIG. 5, the first insulating layer 25 is formed to be positioned between the floating gates 23 so as to eliminate the step between the floating gates 23. That is, the first insulating film is deposited on the semiconductor substrate 21 including the floating gate 23 to a thickness of about 500 to 3,000 Å, and then planarized by a chemical mechanical polishing (CMP) process.
이후, 도면에는 도시하지 않았지만 마스크 공정으로 주변부 영역(미도시)을 식각한다.Subsequently, although not shown in the drawings, the peripheral area (not shown) is etched by a mask process.
이어서, 도 6에 도시된 바와 같이, 상기 평탄화된 플로팅 게이트(23) 및 제1절연막(25) 상면에 제2절연막(27), 폴리실리콘층(29), 텅스텐층(31) 및 하드 마스크층(33)을 순차적으로 증착한다.Subsequently, as shown in FIG. 6, the second insulating layer 27, the polysilicon layer 29, the tungsten layer 31, and the hard mask layer are disposed on the planarized floating gate 23 and the first insulating layer 25. (33) is sequentially deposited.
이때, 상기 제2절연막(27)은, 예를 들어, ONO(OXIDE-NITRIDE-OXIDE)를 사용하여 층간절연막으로서 형성한다. 이어서, 상기 제2절연막(27)상에 폴리실리콘층(27)을 증착하고, 텅스텐(W)이나 텅스텐-실리콘 합금(WSix)을 사용하여 텅스텐 컨트롤 게이트층(29)을 증착하고, 질화물(NITRIDE) 또는 질화물 및 SiON을 사용하여 하드 마스크층(33)을 순차적으로 증착한다. 이후, 패터닝을 하기 위하여 상기 결과물의 최상부에는 감광막(35)을 도포한다.At this time, the second insulating film 27 is formed as an interlayer insulating film using, for example, ONO (OXIDE-NITRIDE-OXIDE). Subsequently, a polysilicon layer 27 is deposited on the second insulating layer 27, and a tungsten control gate layer 29 is deposited using tungsten (W) or a tungsten-silicon alloy (WSi x ). NITRIDE) or nitride and SiON are used to deposit the hard mask layer 33 sequentially. Thereafter, a photoresist film 35 is applied to the top of the resultant for patterning.
한편, 도면에는 도시하지 않았지만, 층간절연막으로서의 ONO막, 즉 제1절연막(37)을 증착한 다음, 마스크 공정으로 주변부 영역을 식각한다.On the other hand, although not shown in the figure, the ONO film as the interlayer insulating film, that is, the first insulating film 37 is deposited, and then the peripheral region is etched by the mask process.
그 다음, 도 7에 도시된 바와 같이, 상기 감광막(35)을 원하는 모양으로 패터닝한 다음, 이를 마스크로 하여 상기 결과물들을 식각하여 상부로부터 차례로 하드 마스크 패턴(33a), 텅스텐층 패턴(31a), 폴리실리콘층 패턴(29a) 및 제2절연막 패턴(27a)을 형성한다.Next, as shown in FIG. 7, the photoresist film 35 is patterned into a desired shape, and then the resultant is etched using the mask as a mask to sequentially turn the hard mask pattern 33a, the tungsten layer pattern 31a, The polysilicon layer pattern 29a and the second insulating film pattern 27a are formed.
그 다음, 도면에는 도시하지 않았지만 주변부 영역상의 마스크를 이용하여 상기 플로팅 게이트(23) 사이에 잔류하는 제1절연막(25)을 제거하여 게이트 전극을 완성한다.Next, although not shown in the drawing, the gate insulating layer is completed by removing the first insulating layer 25 remaining between the floating gates 23 using a mask on the peripheral region.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.Various embodiments can be easily implemented as well as self-explanatory to those skilled in the art without departing from the principles and spirit of the present invention. Accordingly, the claims appended hereto are not limited to those already described above, and the following claims are intended to cover all of the novel and patented matters inherent in the invention, and are also common in the art to which the invention pertains. Includes all features that are processed evenly by the knowledgeable.
이상에서 살펴 본 바와 같이, 본 발명에 따른 플래시 메모리 소자의 제조 방법은 다음과 같은 효과가 있다.As described above, the method of manufacturing the flash memory device according to the present invention has the following effects.
본 발명에 있어서는 플로팅 게이트 형성에 따른 단차에 기인한 후속 컨트롤 게이트 형성시 감광막 마진 부족에 기인한 게이트 어택 및 에칭 공정 마진을 확보할 수 있다.In the present invention, it is possible to secure a gate attack and an etching process margin due to a lack of photoresist margin when forming a subsequent control gate due to a step resulting from floating gate formation.
또한, 플래시 메모리 소자의 고집적화에 따른 소자 크기의 감소에 능동적으로 대처할 수 있으며, 소자의 신뢰성 향상에 기여할 수 있다.In addition, it is possible to actively cope with the reduction of the device size due to the high integration of the flash memory device, and contribute to the improvement of the reliability of the device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038568A KR20030002846A (en) | 2001-06-29 | 2001-06-29 | Method for fabricating flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038568A KR20030002846A (en) | 2001-06-29 | 2001-06-29 | Method for fabricating flash memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002846A true KR20030002846A (en) | 2003-01-09 |
Family
ID=27712530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038568A KR20030002846A (en) | 2001-06-29 | 2001-06-29 | Method for fabricating flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030002846A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101033762B1 (en) * | 2009-05-07 | 2011-05-09 | 현대중공업 주식회사 | Flexible Control Device For Crankshaft Machining |
-
2001
- 2001-06-29 KR KR1020010038568A patent/KR20030002846A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101033762B1 (en) * | 2009-05-07 | 2011-05-09 | 현대중공업 주식회사 | Flexible Control Device For Crankshaft Machining |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7575990B2 (en) | Method of forming self-aligned contacts and local interconnects | |
| US6037223A (en) | Stack gate flash memory cell featuring symmetric self aligned contact structures | |
| US7265007B2 (en) | Method for fabricating field-effect transistor structures with gate electrodes with a metal layer | |
| US6403494B1 (en) | Method of forming a floating gate self-aligned to STI on EEPROM | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| US6228713B1 (en) | Self-aligned floating gate for memory application using shallow trench isolation | |
| US7888804B2 (en) | Method for forming self-aligned contacts and local interconnects simultaneously | |
| US6913972B2 (en) | Method of fabrication on a gate pattern of a non-volatile memory device | |
| US6897115B2 (en) | Method of fabricating non-volatile memory device | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| TWI733292B (en) | Integrated circuit and manufacturing method thereof | |
| US6034395A (en) | Semiconductor device having a reduced height floating gate | |
| US7300844B2 (en) | Method of forming gate of flash memory device | |
| US6177362B1 (en) | Fabrication method for gate structure having gate dielectric layers of different thickness | |
| US6569735B2 (en) | Manufacturing method for isolation on non-volatile memory | |
| US10483322B2 (en) | Memory device and method for fabricating the same | |
| US6291296B1 (en) | Method for removing anti-reflective coating layer using plasma etch process before contact CMP | |
| US6893918B1 (en) | Method of fabricating a flash memory | |
| US6063662A (en) | Methods for forming a control gate apparatus in non-volatile memory semiconductor devices | |
| KR20030002846A (en) | Method for fabricating flash memory device | |
| JP2003508916A (en) | Nonvolatile memory with high gate coupling capacitance | |
| US20090170263A1 (en) | Method of manufacturing flash memory device | |
| US7709321B2 (en) | Flash memory device and fabricating method thereof | |
| TWI769771B (en) | Semiconductor structure and method of forming the same | |
| US20030122178A1 (en) | Method for fabricating a flash memory having a T-shaped floating gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |