KR20030002262A - Apparatus and method for synthesizing direct digital frequency using linear interpolation - Google Patents

Apparatus and method for synthesizing direct digital frequency using linear interpolation Download PDF

Info

Publication number
KR20030002262A
KR20030002262A KR1020010039036A KR20010039036A KR20030002262A KR 20030002262 A KR20030002262 A KR 20030002262A KR 1020010039036 A KR1020010039036 A KR 1020010039036A KR 20010039036 A KR20010039036 A KR 20010039036A KR 20030002262 A KR20030002262 A KR 20030002262A
Authority
KR
South Korea
Prior art keywords
sine value
accumulator
odd
rom look
direct digital
Prior art date
Application number
KR1020010039036A
Other languages
Korean (ko)
Inventor
조상완
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010039036A priority Critical patent/KR20030002262A/en
Publication of KR20030002262A publication Critical patent/KR20030002262A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: A direct digital frequency synthesizer(DDFS) using a linear interpolation and a frequency synthesizing method are provided, which reduces a size of a ROM look-up table as obtaining an accurate sine value. CONSTITUTION: An accumulator(110) accumulates an N-bit input signal. A ROM look-up table(120) generates an odd-numbered sine value by storing an output signal of the accumulator. A linear interpolator(130) receives an even-numbered sine value from the ROM look-up table and then interpolates an odd-numbered sine value. And a multiplexer(140) multiplexes the even-numbered sine value from the ROM look-up table and the odd-numbered sine value from the linear interpolator selectively and then generates an accurate sine value.

Description

선형 보간을 이용한 직접 디지털 주파수 합성기 및 주파수 합성방법{Apparatus and method for synthesizing direct digital frequency using linear interpolation}Apparatus and method for synthesizing direct digital frequency using linear interpolation}

본 발명은 선형 보간을 이용한 직접 디지털 주파수 합성기 및 주파수 합성방법에 관한 것으로, 보다 상세하게는 선형 보간기를 이용해서 롬 룩-업 테이블의 사이즈를 줄이도록 구성된 선형 보간을 이용한 직접 다지털 주파수 합성기 및 주파수 합성방법에 관한 것이다.The present invention relates to a direct digital frequency synthesizer using linear interpolation and a frequency synthesis method, and more particularly, to a direct digital frequency synthesizer using linear interpolation and frequency configured to reduce the size of a ROM look-up table using a linear interpolator. It relates to a synthesis method.

일반적으로 직접 디지털 주파수 합성기((Direct Digital Frequency Synthesizer; DDFS)는 확산 스펙트럼 무선통신(spread spectrum wireless communication) 시스템의 변조나 복조시에 사인(sine) 또는 코사인(cosine) 파형을 생성할 때 디지털적으로 사용된다.In general, a direct digital frequency synthesizer (DDFS) is used to generate a sine or cosine waveform during modulation or demodulation of a spread spectrum wireless communication system. Used.

도 1은 일반적인 DDFS의 블록도로서, N-비트 어큐뮬레이터(10)와 ROM 록-업 테이블(20)로 구성된다.1 is a block diagram of a general DDFS, which is composed of an N-bit accumulator 10 and a ROM lock-up table 20.

이러한 DDFS는 N-비트 입력된 신호를 계속해서 N-비트 어큐뮬레이터(10)에 축적시키고, 그 출력을 가지고 ROM 룩-업 테이블(20)에 저장된 사인(sine)값을 불러오게 된다. 즉, N-비트 어큐뮬레이터(10)의 출력값은 ROM의 어드레스가 된다.This DDFS continuously accumulates the N-bit input signal in the N-bit accumulator 10 and, with its output, retrieves a sine value stored in the ROM look-up table 20. In other words, the output value of the N-bit accumulator 10 becomes the address of the ROM.

도 2는 사인, 코사인 신호생성을 위한 ROM 룩-업 테이블(20)을 구성하기 위한 개념도이다.2 is a conceptual diagram for configuring a ROM look-up table 20 for generating sine and cosine signals.

도 2에 나타낸 바와 같이 x축이 어드레스가 되고 y축이 사인(sine)이나 코사인(cosine)의 값이 된다.As shown in Fig. 2, the x-axis is an address and the y-axis is a sine or cosine.

먼저, DDFS의 주파수의 관계를 보면 아래의 수학식 1과 같다.First, look at the relationship between the frequency of the DDFS Equation 1 below.

[수학식 1][Equation 1]

여기서, fout는 DDFS의 출력 주파수로서, N-비트 입력 워드(input word)에 의해 조절된다. fclk는 DDFS의 입력 주파수이고, FIW는 주파수 입력 워드이다.Here, f out is an output frequency of the DDFS and is controlled by an N-bit input word. f clk is the input frequency of the DDFS and FIW is the frequency input word.

DDFS의 최소 주파수 분해능(resolution)은 아래의 수학식 2와 같다.The minimum frequency resolution of the DDFS is shown in Equation 2 below.

[수학식 2][Equation 2]

따라서, 주파수 분해능을 향상시키기 위해서는 어큐뮬레이터(10)의 폭을 증가시켜야 한다. 그러나, 어큐뮬레이터(10)의 폭을 증가시켜도 ROM의 사이즈의 제한으로 인해 정확한 사인(sine)값을 얻는 것은 어렵다.Therefore, in order to improve the frequency resolution, the width of the accumulator 10 must be increased. However, even if the accumulator 10 is increased in width, it is difficult to obtain an accurate sine value due to the limitation of the ROM size.

따라서, 이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 선형 보간기를 이용하여 ROM 록-업 테이블의 사이즈를 줄이는 것에 있다.Accordingly, an object of the present invention for solving this problem is to reduce the size of the ROM lock-up table by using a linear interpolator.

또한, 본 발명의 또 다른 목적은 ROM 룩-업 테이블의 사이즈를 줄이면서도 정확한 사인값을 얻는 것에 있다.Still another object of the present invention is to obtain an accurate sine value while reducing the size of the ROM look-up table.

도 1은 일반적인 DDFS의 기본 블록도.1 is a basic block diagram of a typical DDFS.

도 2는 도 1의 ROM 룩-업 테이블을 구성하기 위한 개념도.FIG. 2 is a conceptual diagram for configuring the ROM look-up table of FIG. 1. FIG.

도 3은 본 발명의 바람직한 실시예에 따른 선형 보간을 이용한 DDFS의 블록도.3 is a block diagram of DDFS using linear interpolation in accordance with a preferred embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

10, 110 : 어큐뮬레이터20, 120 : 롬 룩-업 테이블10, 110: accumulator 20, 120: ROM look-up table

130 : 선형 보간기140 : 멀티플렉서130: linear interpolator 140: multiplexer

이러한 목적을 달성하기 위한 본 발명에 따른 선형 보간을 이용한 직접 디지털 주파수 합성기는Direct digital frequency synthesizer using linear interpolation according to the present invention for achieving this object

N-비트 입력된 신호를 축적시키는 어큐뮬레이터;An accumulator for accumulating N-bit input signals;

상기 어큐뮬레이터의 출력신호를 저장하여 홀수의 사인값을 생성하여 출력하는 ROM 룩-업 테이블;A ROM look-up table for storing an output signal of the accumulator to generate and output an odd sine value;

상기 ROM 룩-업 테이블로부터 짝수 사인값을 입력받아 홀수 사인값을 보간해 내는 선형 보간기; 및A linear interpolator receiving an even sine value from the ROM look-up table and interpolating an odd sine value; And

상기 어큐뮬레이터로부터 받은 최하위 비트에 응답하여 상기 ROM 룩-업 테이블로부터의 짝수 사인값과 상기 선형 보간기로부터의 홀수 사인값을 선택적으로 입력받아 멀티플렉싱하여 정확한 사인값을 생성하는 멀티플렉서를 구비한 것을 특징으로 한다.]And a multiplexer configured to selectively receive an even sine value from the ROM look-up table and an odd sine value from the linear interpolator in response to the least significant bit received from the accumulator to generate an accurate sine value. do.]

또한, 본 발명에 따른 선형 보간을 이용한 직접 디지털 주파수 합성방법은,In addition, the direct digital frequency synthesis method using linear interpolation according to the present invention,

어큐뮬레이터에 N-비트 입력된 신호를 축적시키는 단계;Accumulating an N-bit input signal in the accumulator;

상기 어큐뮬레이터의 신호를 이용해서 홀수의 사인값을 생성하는 단계;Generating an odd sine value using the signal of the accumulator;

짝수 사인값을 이용해서 홀수 사인값을 보간해 내는 단계; 및Interpolating the odd sine values using the even sine values; And

상기 어큐뮬레이터로부터 받은 최하위 비트에 응답하여 상기 ROM 룩-업 테이블로부터의 짝수 사인값과 상기 선형 보간기로부터의 홀수 사인값을 멀티플렉싱하여 정확한 사인값을 생성하는 단계로 이루어진 것을 특징으로 한다.And generating an exact sine value by multiplexing an even sine value from the ROM look-up table and an odd sine value from the linear interpolator in response to the least significant bit received from the accumulator.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 3은 선형 보간을 이용한 직접 디지털 주파수 합성기의 블록도로서, 어큐뮬레이터(110), ROM 룩-업 테이블(120), 선형 보간기(130), 및 멀티플렉서(140)를 구비한다.3 is a block diagram of a direct digital frequency synthesizer using linear interpolation, comprising an accumulator 110, a ROM look-up table 120, a linear interpolator 130, and a multiplexer 140.

여기서, 어큐뮬레이터(110)는 N-비트 입력된 신호를 축적시킨다.Here, the accumulator 110 accumulates the N-bit input signal.

ROM 룩-업 테이블(120)은 어큐뮬레이터(110)의 출력신호를 저장하여 홀수의 사인값을 생성하여 출력한다.The ROM look-up table 120 stores an output signal of the accumulator 110 to generate and output an odd sine value.

선형 보간기(130)는 ROM 룩-업 테이블(120)로부터 짝수 사인값을 입력받아홀수 사인값을 보간해 낸다.The linear interpolator 130 receives even sine values from the ROM look-up table 120 and interpolates odd sine values.

멀티플렉서(140)는 어큐뮬레이터(110)로부터 받은 최하위 비트에 응답하여 ROM 룩-업 테이블(120)로부터의 짝수 사인값과 선형 보간기(130)로부터의 홀수 사인값을 선택적으로 입력받아 멀티플렉싱하여 정확한 사인값을 생성한다.The multiplexer 140 selectively receives even sine values from the ROM look-up table 120 and odd sine values from the linear interpolator 130 in response to the least significant bits received from the accumulator 110 to multiplex the correct sine. Create a value.

즉, 최하위 비트가 로직 0인 경우에는 ROM 룩-업 테이블(120)로부터의 짝수 사인값을 선택하고, 최하위 비트가 로직 1인 경우에는 선형 보간기(130)로부터의 홀수 사인값을 선택한다.That is, if the least significant bit is logic 0, an even sine value from ROM look-up table 120 is selected, and if the least significant bit is logic 1, an odd sine value from linear interpolator 130 is selected.

이하, ROM 룩-업 테이블(120)에서의 (θ0, sinθ0)점에서 (θ2, sinθ2)점을 이용하여 θ1의 sinθ1값을 보간해 내는 방법을 설명한다.Hereinafter, a method of interpolating the sinθ 1 value of θ 1 using the (θ 2 , sinθ 2 ) points at the (θ 0 , sinθ 0 ) points in the ROM look-up table 120 will be described.

θ0, θ1, θ2는 1씩 증가하기 때문에 일차 방정식을 이용하면, (θ0, sinθ0), (θ1+1, sinθ1), (θ2+2, sinθ2)은 아래의 수학식 3과 같다.Since θ 0 , θ 1 , and θ 2 increase by 1 , using the linear equation, (θ 0 , sinθ 0 ), (θ 1 +1, sinθ 1 ), (θ 2 +2, sinθ 2 ) are Equation 3 is as follows.

[수학식 3][Equation 3]

수학식 3에 나타낸 바와 같이 θ1에서의 사인(sine)값은 sinθ2와 sinθ0,의 값으로 산출된다.Sign (sine) value at θ 1 as shown in equation (3) is calculated as the value of sinθ sinθ 2 and 0,.

따라서, 수학식 3을 이용하여 ROM 룩-업 테이블의 사이즈를 반으로 줄일 수 있게 된다.Therefore, it is possible to reduce the size of the ROM look-up table in half by using Equation 3.

이상에서 살펴본 바와 같이, 본 발명의 바람직한 실시예에 의하면, 선형 보간기를 이용하여 ROM 록-업 테이블의 사이즈를 줄일 수 있다.As described above, according to the preferred embodiment of the present invention, the size of the ROM lock-up table can be reduced by using a linear interpolator.

또한, ROM 록-업 테이블의 사이즈를 줄이면서도 정확한 사인값을 얻을 수 있다.In addition, accurate sine values can be obtained while reducing the size of the ROM lock-up table.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the scope of the claims You will have to look.

Claims (4)

N-비트 입력된 신호를 축적시키는 어큐뮬레이터;An accumulator for accumulating N-bit input signals; 상기 어큐뮬레이터의 출력신호를 저장하여 홀수의 사인값을 생성하여 출력하는 ROM 룩-업 테이블;A ROM look-up table for storing an output signal of the accumulator to generate and output an odd sine value; 상기 ROM 룩-업 테이블로부터 짝수 사인값을 입력받아 홀수 사인값을 보간해 내는 선형 보간기; 및A linear interpolator receiving an even sine value from the ROM look-up table and interpolating an odd sine value; And 상기 어큐뮬레이터로부터 받은 최하위 비트에 응답하여 상기 ROM 룩-업 테이블로부터의 짝수 사인값과 상기 선형 보간기로부터의 홀수 사인값을 선택적으로 입력받아 멀티플렉싱하여 정확한 사인값을 생성하는 멀티플렉서를 구비한 것을 특징으로 하는 선형 보간을 이용한 직접 디지털 주파수 합성기.And a multiplexer configured to selectively receive an even sine value from the ROM look-up table and an odd sine value from the linear interpolator in response to the least significant bit received from the accumulator to generate an accurate sine value. Direct digital frequency synthesizer using linear interpolation. 제 1 항에 있어서,The method of claim 1, 상기 어큐뮬레이터로부터 받은 최하위 비트가 로직 0일 때는 상기 ROM 룩-업 테이블로부터의 짝수 사인값을 선택하고, 상기 최하위 비트가 로직 1일 때는 상기 선형 보간기로부터의 홀수 사인값을 선택하는 것을 특징으로 하는 선형 보간을 이용한 직접 디지털 주파수 합성기.Select an even sine value from the ROM look-up table when the least significant bit received from the accumulator is logic 0, and select an odd sine value from the linear interpolator when the least significant bit is logic 1 Direct digital frequency synthesizer using linear interpolation. 어큐뮬레이터에 N-비트 입력된 신호를 축적시키는 단계;Accumulating an N-bit input signal in the accumulator; 상기 어큐뮬레이터의 신호를 이용해서 홀수의 사인값을 생성하는 단계;Generating an odd sine value using the signal of the accumulator; 짝수 사인값을 이용해서 홀수 사인값을 보간해 내는 단계; 및Interpolating the odd sine values using the even sine values; And 상기 어큐뮬레이터로부터 받은 최하위 비트에 응답하여 상기 ROM 룩-업 테이블로부터의 짝수 사인값과 상기 선형 보간기로부터의 홀수 사인값을 멀티플렉싱하여 정확한 사인값을 생성하는 단계로 이루어진 것을 특징으로 하는 선형 보간을 이용한 직접 디지털 주파수 합성방법Multiplexing the even sine value from the ROM look-up table and the odd sine value from the linear interpolator in response to the least significant bit received from the accumulator to generate an accurate sine value. Direct digital frequency synthesis 제 3 항에 있어서,The method of claim 3, wherein 상기 어큐뮬레이터로부터 받은 최하위 비트가 로직 0일 때는 상기 ROM 룩-업 테이블로부터의 짝수 사인값을 선택하고, 상기 최하위 비트가 로직 1일 때는 상기 선형 보간기로부터의 홀수 사인값을 선택하는 것을 특징으로 하는 선형 보간을 이용한 직접 디지털 주파수 합성방법.Select an even sine value from the ROM look-up table when the least significant bit received from the accumulator is logic 0, and select an odd sine value from the linear interpolator when the least significant bit is logic 1 Direct digital frequency synthesis using linear interpolation.
KR1020010039036A 2001-06-30 2001-06-30 Apparatus and method for synthesizing direct digital frequency using linear interpolation KR20030002262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010039036A KR20030002262A (en) 2001-06-30 2001-06-30 Apparatus and method for synthesizing direct digital frequency using linear interpolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010039036A KR20030002262A (en) 2001-06-30 2001-06-30 Apparatus and method for synthesizing direct digital frequency using linear interpolation

Publications (1)

Publication Number Publication Date
KR20030002262A true KR20030002262A (en) 2003-01-08

Family

ID=27712892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010039036A KR20030002262A (en) 2001-06-30 2001-06-30 Apparatus and method for synthesizing direct digital frequency using linear interpolation

Country Status (1)

Country Link
KR (1) KR20030002262A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407693B1 (en) * 2001-07-05 2003-11-28 한국전자통신연구원 ROM division method, and a DDFS using the method
KR100985550B1 (en) * 2009-10-01 2010-10-05 엘아이지넥스원 주식회사 Apparatus and method for synthesizing direct digital frequency

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407693B1 (en) * 2001-07-05 2003-11-28 한국전자통신연구원 ROM division method, and a DDFS using the method
KR100985550B1 (en) * 2009-10-01 2010-10-05 엘아이지넥스원 주식회사 Apparatus and method for synthesizing direct digital frequency

Similar Documents

Publication Publication Date Title
US6243422B1 (en) Waveform shaping method and equipment
EP0892500A1 (en) System for increasing the definition in converting a digital datum in a PWM signal for driving a full-bridge output stage
US7760818B2 (en) Data modulator based on Gaussian minimum shift keying (GMSK) modulation and data transmitter including the same
US6115428A (en) Apparatus for and method of generating π-/N-shifted N-differential encoded phase shift keying modulation signals
US20050270193A1 (en) Method and device for reducing the signal images at the output of a digital/analogue converter
US4268851A (en) Signal generator
KR20030002262A (en) Apparatus and method for synthesizing direct digital frequency using linear interpolation
JPS5916456B2 (en) Digital differential phase modulator
JPH04326229A (en) Multiple amplitude sample generator and method thereof
US7945610B2 (en) Convolution operation circuit
US5373532A (en) π/4 quadrature phase shift keying modulator
EP1223716B1 (en) Waveform generator
US6317457B1 (en) Pulse density modulator
US6359519B1 (en) Self-timed numerically controlled ring oscillator
KR0171029B1 (en) Pulse shaping filter for ñ­/4 transfer qpsk modulator
US20030058004A1 (en) Method and apparatus for direct digital synthesis of frequency signals
US7185036B1 (en) Look up table based upsampling and digital filtering
JP2006222754A (en) Fsk signal generation circuit
KR20030053761A (en) Direct digital frequency synthesizer using linear interpolator and counter and frequency synthesizing method thereof
TWI249092B (en) A frequency synthesizer using interpolation and linear feedback shift register (LFSR)
US7219116B2 (en) Data processing apparatus
EP0835012A2 (en) A DQPSK mapping circuit
JP2001517012A (en) Circuit for the formation of a modulated signal
KR100656318B1 (en) Numerically controlled oscillating method and apparatus for generating a digital sine waveform
KR970009690B1 (en) Digital phase mapper for quadruple phase shift keying modulator

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITB Written withdrawal of application