KR20030001590A - Method for forming metal line using the dual damascene process - Google Patents

Method for forming metal line using the dual damascene process Download PDF

Info

Publication number
KR20030001590A
KR20030001590A KR1020010036367A KR20010036367A KR20030001590A KR 20030001590 A KR20030001590 A KR 20030001590A KR 1020010036367 A KR1020010036367 A KR 1020010036367A KR 20010036367 A KR20010036367 A KR 20010036367A KR 20030001590 A KR20030001590 A KR 20030001590A
Authority
KR
South Korea
Prior art keywords
wiring
pad
forming
dual damascene
damascene process
Prior art date
Application number
KR1020010036367A
Other languages
Korean (ko)
Inventor
이병주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036367A priority Critical patent/KR20030001590A/en
Publication of KR20030001590A publication Critical patent/KR20030001590A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for fabricating an interconnection through a dual damascene process is provided to efficiently control the oxidation of an interconnection pad by performing a test process after photoresist or a nitride layer is easily deposited. CONSTITUTION: An interlayer dielectric(22) is selectively patterned. The interconnection and the interconnection pad(21) are formed in the patterned region. A capping layer(23) is formed on the resultant structure. A passivation layer(24) is formed on the capping layer to open a pad region. The photoresist(26) or nitride layer is formed as an interconnection oxidation control layer on the resultant structure including the pad region. The interconnection pad is tested by using a probe tip(27).

Description

듀얼 다마센 공정을 이용한 배선 형성 방법{Method for forming metal line using the dual damascene process}Method for forming metal line using the dual damascene process

본 발명은 반도체 소자의 배선 형성 및 신뢰성 테스트에 관한 것으로, 특히구리를 사용한 듀얼 다마센 배선의 패드 산화를 억제하여 신뢰성 테스트의 정확성을 높일 수 있도록한 듀얼 다마센 공정을 이용한 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to wiring formation and reliability testing of semiconductor devices, and more particularly, to a wiring formation method using a dual damascene process to suppress the pad oxidation of dual damascene wiring using copper to increase the accuracy of the reliability test. .

일반적인 사진 식각 공정에 의한 금속 배선 패턴을 형성하여 반도체 장치의 배선을 실현하는 방법은 반도체 장치의 미세화에 따라 금속 배선의 폭이 줄어드는 반면에, 낮은 저항을 유지하기 위해서는 금속 박막의 두께를 줄이는 데에 일정한 한계에 도달하는 문제점이 있다.The method of realizing the wiring of a semiconductor device by forming a metal wiring pattern by a general photolithography process is to reduce the thickness of the metal thin film in order to maintain a low resistance, while the width of the metal wiring is reduced with the miniaturization of the semiconductor device. There is a problem of reaching a certain limit.

또한, 반도체장치의 미세화에 따라 금속 배선의 종횡비(aspect ratio)는 높아지며, 식각에 의한 패터닝 공정이 매우 어려워지며, 기계적인 강도가 약해져서 신뢰성에 문제가 발생한다.In addition, as the semiconductor device becomes smaller, the aspect ratio of the metal wiring becomes higher, the patterning process by etching becomes very difficult, and the mechanical strength becomes weak, resulting in a problem in reliability.

이러한 종래 금속 배선방법의 문제점에 대응하기 위하여 여러 가지 방법이 시도되고 있으며, 그 중 대표적인 방법으로 다마신(damascene) 공정을 들 수 있다.In order to cope with the problems of the conventional metal wiring method, various methods have been tried. Among them, a damascene process is a representative method.

이하, 첨부된 도면을 참고하여 종래 기술의 듀얼 다마센 공정 및 테스트를 위한 공정에 관하여 설명하면 다음과 같다.Hereinafter, a dual damascene process and a process for a test of the related art will be described with reference to the accompanying drawings.

도 1a내지 도 1c는 종래 기술의 듀얼 다마센 공정 및 테스트를 위한 공정 단면도이다.1A-1C are cross-sectional views of a dual damascene process and test of the prior art.

먼저, 도 1a에서와 같이, 층간 절연층(2)을 형성하고 전면에 배선 형성용 물질층 예를들면, 구리를 증착하고 패터닝하여 배선 및 배선 패드(1)를 형성한다.First, as shown in FIG. 1A, an interlayer insulating layer 2 is formed and a wiring forming material layer, for example, copper is deposited and patterned on the entire surface to form a wiring and a wiring pad 1.

이어, 전면에 캡핑층(3)을 형성한다.Next, the capping layer 3 is formed on the entire surface.

그리고 도 1b에서와 같이, 상기 캡핑층(3)이 형성된 전면에 패시베이션막(4)을 형성하고 포토리소그래피 공정으로 패드 영역(가)을 오픈시킨다.1B, the passivation film 4 is formed on the entire surface where the capping layer 3 is formed, and the pad region A is opened by a photolithography process.

이어, 도 1c에서와 같이, 오픈된 패드 영역(가)에서 프로브 팁(5)을 사용하여 배선 신뢰성을 테스트한다.Subsequently, as shown in FIG. 1C, the wiring tip is tested using the probe tip 5 in the open pad region A. FIG.

이와 같은 매뉴얼 방식에 의한 신뢰성 테스트에서 가능한 구리 배선의 웨이퍼 레벨의 테스트 종류는 일렉트로마이그레이션(Electromigration),스트레스 마이그레이션(stress migration),BTS(bias temperature stress)등이 있다.The wafer-level test types of copper wiring that can be used in such a manual reliability test include electromigration, stress migration, and bias temperature stress (BTS).

구리 배선은 알루미늄 배선과는 달리 공기중에서 계속 산화되는 문제가 발생한다. 특히 150 ~ 350℃ 범위에서 장시간 실시되는 웨이퍼 레벨 배선 신뢰성 실험의 경우에는 구리 배선 패드(pad)의 산화 현상을 피해야한다. 이는 신뢰성 실험 자체의 정확성을 떨어뜨리기 때문이다.Unlike aluminum wiring, copper wiring has a problem of continuously oxidizing in air. Particularly in the case of wafer level wiring reliability experiments conducted for a long time in the range of 150 to 350 ° C, oxidation of copper wiring pads should be avoided. This is because the accuracy of the reliability test itself is reduced.

듀얼 다마센 공정에 의해 형성된 구리 배선 패드의 산화를 피하기 위한 종래 기술로는 패드 부분을 오픈시킨후에 패드 영역에만 알루미늄 합금(Al-0.5%Cu)을 덧씌우는 방법이 주로 사용된다.As a conventional technique for avoiding oxidation of the copper wiring pad formed by the dual damascene process, a method of overlaying an aluminum alloy (Al-0.5% Cu) only on the pad region after opening the pad portion is mainly used.

그러나 이와 같은 종래 기술의 듀얼 다마센 공정에 의한 구리 배선 형성 공정 및 신뢰성 테스트 단계는 다음과 같은 문제가 있다.However, the copper wiring formation process and the reliability test step by the dual damascene process of the prior art have the following problems.

구리 배선의 신뢰성을 테스트하기 위한 공정시에 패드 영역을 오픈시킨 상태에서 테스트를 하면 구리 배선의 산화로 인하여 배선 자체의 신뢰성을 저하시킴은 물론, 테스트 결과의 부정확성으로 생산성을 저하시킨다.If the test is performed with the pad area open during the process for testing the reliability of the copper wiring, the reliability of the wiring itself is reduced due to oxidation of the copper wiring, and the productivity is reduced due to the inaccuracy of the test result.

또한, 알루미늄 합금층을 사용하는 경우에는 증착 및 패터닝 공정이 어려워 공정의 복잡도를 증가시킨다.In addition, when the aluminum alloy layer is used, the deposition and patterning process is difficult to increase the complexity of the process.

본 발명은 이와 같은 종래 기술의 듀얼 다마센 공정에 의한 구리 배선 형성 공정 및 신뢰성 테스트시의 문제를 해결하기 위한 것으로, 구리를 사용한 듀얼 다마센 배선의 패드 산화를 억제하여 신뢰성 테스트의 정확성을 높일 수 있도록한 듀얼 다마센 공정을 이용한 배선 형성 방법을 제공하는데 그 목적이 있다.The present invention is to solve the problem of the copper wiring forming process and the reliability test by the dual damascene process of the prior art, it is possible to suppress the pad oxidation of the dual damascene wiring using copper to increase the accuracy of the reliability test. It is an object of the present invention to provide a wiring forming method using a dual damascene process.

도 1a내지 도 1c는 종래 기술의 듀얼 다마센 공정 및 테스트를 위한 공정 단면도1A-1C are cross-sectional views of a dual damascene process and test for the prior art.

도 2a내지 도 2d는 본 발명의 제 1 실시예에 따른 듀얼 다마센 공정 및 테스트를 위한 공정 단면도2A to 2D are cross sectional views of a dual damascene process and test according to a first embodiment of the present invention.

도 3a내지 도 3d는 본 발명의 제 2 실시예에 따른 듀얼 다마센 공정 및 테스트를 위한 공정 단면도3A to 3D are cross-sectional views of a dual damascene process and test for a second embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

21. 배선 패드 22. 층간 절연층21. Wiring pad 22. Interlayer insulation layer

23. 캡핑층 24. 패시베이션막23. Capping layer 24. Passivation film

25. 패드 영역 26. 포토레지스트25. Pad area 26. Photoresist

27. 프로브 팁27. Probe Tips

이와 같은 목적을 달성하기 위한 본 발명에 따른 듀얼 다마센 공정을 이용한 배선 형성 방법은 층간 절연층을 선택적으로 패터닝하고 패터닝 영역에 배선 및 배선 패드를 형성하는 단계;전면에 캡핑층을 형성하는 단계;상기 캡핑층상에 패시베이션막을 형성하고 패드 영역을 오픈하는 단계;상기 패드 영역을 포함하는 전면에 배선 산화 억제층으로 포토레지스트 또는 질화막을 형성하는 단계;상기 배선 패드를 프로브 팁을 사용하여 테스트하는 단계를 포함하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, there is provided a method of forming a wiring using a dual damascene process, the method comprising: selectively patterning an interlayer insulating layer and forming wiring and wiring pads in a patterning area; forming a capping layer on the front surface; Forming a passivation film on the capping layer and opening a pad region; forming a photoresist or nitride film with a wiring oxidation suppression layer on a front surface including the pad region; testing the wiring pad with a probe tip It is characterized by including.

이하, 첨부된 도면을 참고하여 본 발명에 따른 듀얼 다마센 공정을 이용한 배선 형성 방법을 상세히 설명하면 다음과 같다.Hereinafter, a wiring forming method using the dual damascene process according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a내지 도 2d는 본 발명의 제 1 실시예에 따른 듀얼 다마센 공정 및 테스트를 위한 공정 단면도이다.2A through 2D are cross-sectional views of a dual damascene process and test according to a first embodiment of the present invention.

먼저, 도 2a에서와 같이, 층간 절연층(22)을 형성하고 전면에 배선 형성용 물질층 예를들면, 구리를 증착하고 CMP(Chemical Mechanical Polishing) 및 세정 공정으로 패터닝하여 배선 및 배선 패드(21)를 형성한다.First, as shown in FIG. 2A, the interlayer insulating layer 22 is formed, and a material layer for forming a wiring, for example, copper is deposited on the front surface and patterned by CMP (Chemical Mechanical Polishing) and cleaning processes to form the wiring and wiring pad 21. ).

이어, 구리 표면에 생성된 구리자연 산화막을 환원시킨후에 질화막을 PECVD(Plasma Enhanced Chemical Vapour Deposition) 공정으로 증착하여 전면에 캡핑층(23)을 형성한다.Subsequently, after reducing the copper oxide film formed on the copper surface, the nitride film is deposited by a plasma enhanced chemical vapor deposition (PECVD) process to form a capping layer 23 on the entire surface.

여기서, 구리자연 산화막의 환원은 질소 및 수소 분위기에서 RTP(Rapid Thermal Process) 열처리 또는 플라즈마 처리를 하여 진행한다.Here, the reduction of the copper oxide film is performed by RTP (Rapid Thermal Process) heat treatment or plasma treatment in nitrogen and hydrogen atmospheres.

그리고 캡핑층(23)은 구리 배선내의 구리 원자가 상부 절연층으로 확산하는 것을 방지하는 역할을 하는 것이다. 구리 원자의 확산은 배선과 배선 사이의 누설 전류를 발생시킨다.The capping layer 23 serves to prevent diffusion of copper atoms in the copper wiring into the upper insulating layer. Diffusion of copper atoms generates a leakage current between the wiring and the wiring.

그리고 도 2b에서와 같이, 상기 캡핑층(23)이 형성된 전면에 패시베이션막(24)을 형성하고 포토리소그래피 공정으로 패드 영역(25)을 오픈시킨다.As shown in FIG. 2B, the passivation film 24 is formed on the entire surface where the capping layer 23 is formed, and the pad region 25 is opened by a photolithography process.

여기서, 패시베이션막(24)은 산화막,질화막을 모두 사용할 수 있으나, 캡핑층(23)과의 선택성을 갖도록 산화막을 사용하는 것이 바람직하다.Here, the passivation film 24 may use both an oxide film and a nitride film, but it is preferable to use an oxide film so as to have selectivity with the capping layer 23.

이어, 도 2c에서와 같이, 노출된 패선 패드(21)의 표면에 생성된 구리자연산화막을 환원시킨후에 포토레지스트(26)를 도포한후 고형화 공정을 진행한다.Subsequently, as shown in FIG. 2C, after the copper natural oxide film formed on the exposed padding pad 21 is reduced, the photoresist 26 is applied and a solidification process is performed.

여기서, 포토레지스트(26)는 배선 테스트시에 배선 패드(21)의 산화를 억제하기 위한 것으로, 오픈된 패드 영역(25)을 완전히 채운다.Here, the photoresist 26 is for suppressing oxidation of the wiring pad 21 at the time of the wiring test, and completely fills the open pad region 25.

그리고 도 2d에서와 같이, 150 ~ 350℃의 온도 범위로 가열된 배선 패드(21)를 프로브 팁(27)을 사용하여 테스트한다.As shown in FIG. 2D, the wiring pad 21 heated to a temperature range of 150 to 350 ° C. is tested using the probe tip 27.

그리고 본 발명의 제 2 실시예에 따른 듀얼 다마센 공정에 의한 구리 배선 형성 공정 및 신뢰성 테스트에 관하여 설명하면 다음과 같다.And the copper wiring forming process and the reliability test by the dual damascene process according to the second embodiment of the present invention will be described as follows.

도 3a내지 도 3d는 본 발명의 제 2 실시예에 따른 듀얼 다마센 공정 및 테스트를 위한 공정 단면도이다.3A to 3D are cross sectional views of a dual damascene process and test according to a second embodiment of the present invention.

먼저, 도 3a에서와 같이, 층간 절연층(32)을 형성하고 전면에 배선 형성용 물질층 예를들면, 구리를 증착하고 CMP(Chemical Mechanical Polishing) 및 세정 공정으로 패터닝하여 배선 및 배선 패드(31)를 형성한다.First, as shown in FIG. 3A, an interlayer insulating layer 32 is formed and a material layer for forming a wiring, for example, copper is deposited on the front surface, and patterned by CMP (Chemical Mechanical Polishing) and cleaning processes to form a wiring and a wiring pad 31. ).

이어, 구리 표면에 생성된 구리자연 산화막을 환원시킨후에 질화막을 PECVD(Plasma Enhanced Chemical Vapour Deposition) 공정으로 증착하여 전면에 캡핑층(33)을 형성한다.Subsequently, after reducing the copper oxide film formed on the copper surface, the nitride film is deposited by a plasma enhanced chemical vapor deposition (PECVD) process to form a capping layer 33 on the entire surface.

여기서, 구리자연 산화막의 환원은 질소 및 수소 분위기에서 RTP(Rapid Thermal Process) 열처리 또는 플라즈마 처리를 하여 진행한다.Here, the reduction of the copper oxide film is performed by RTP (Rapid Thermal Process) heat treatment or plasma treatment in nitrogen and hydrogen atmospheres.

그리고 캡핑층(33)은 구리 배선내의 구리 원자가 상부 절연층으로 확산하는 것을 방지하는 역할을 하는 것이다. 구리 원자의 확산은 배선과 배선 사이의 누설 전류를 발생시킨다.The capping layer 33 serves to prevent diffusion of copper atoms in the copper wiring into the upper insulating layer. Diffusion of copper atoms generates a leakage current between the wiring and the wiring.

그리고 도 3b에서와 같이, 상기 캡핑층(33)이 형성된 전면에 패시베이션막(34)을 형성하고 포토리소그래피 공정으로 패드 영역(35)을 오픈시킨다.3B, the passivation film 34 is formed on the entire surface where the capping layer 33 is formed, and the pad region 35 is opened by a photolithography process.

여기서, 패시베이션막(34)은 산화막,질화막을 모두 사용할 수 있으나, 캡핑층(33)과의 선택성을 갖도록 산화막을 사용하는 것이 바람직하다.Here, the passivation film 34 may use both an oxide film and a nitride film, but it is preferable to use an oxide film so as to have selectivity with the capping layer 33.

이어, 도 3c에서와 같이, 노출된 패선 패드(31)의 표면에 생성된 구리자연 산화막을 환원시킨후에 공기중에 노출시키지 않은 상태로 질화막(36)을 PECVD 공정으로 100 ~ 700Å의 두께로 형성한다.Subsequently, as shown in FIG. 3C, after the reduced copper spontaneous oxide film formed on the exposed padding pad 31 is reduced, the nitride film 36 is formed to a thickness of 100 to 700 kPa by PECVD without being exposed to air. .

여기서, 질화막(36)은 배선 테스트시에 배선 패드(31)의 산화를 억제하기 위한 것으로, 오픈된 패드 영역(35)을 완전히 채우지 않고 배선 패드(31)의 표면 및 패시베이션막(34)의 표면에 얇게 형성된다.Here, the nitride film 36 is for suppressing the oxidation of the wiring pad 31 during the wiring test, and the surface of the wiring pad 31 and the surface of the passivation film 34 without completely filling the open pad area 35. Formed in thin.

그리고 도 3d에서와 같이, 150 ~ 350℃의 온도 범위로 가열된 배선 패드(31)를 프로브 팁(37)을 사용하여 테스트한다.As shown in FIG. 3D, the wiring pad 31 heated to a temperature range of 150 to 350 ° C. is tested using the probe tip 37.

여기서, 질화막(36)의 두께가 100 ~ 700Å이므로 매뉴얼 프로빙에 의해 통전에는 문제가 없다.Here, since the thickness of the nitride film 36 is 100-700 GPa, there is no problem in energization by manual probing.

이와 같은 본 발명에 따른 듀얼 다마센 공정을 이용한 배선 형성 방법은 다음과 같은 효과가 있다.Such a wire forming method using the dual damascene process according to the present invention has the following effects.

패드 영역을 오픈시킨 상태에서 테스트를 진행하지 않고 용이한 공정으로 형성할 수 있는 포토레지스트 또는 질화막을 증착한후에 테스트를 진행하여 테스트 결과의 정확성을 높여 생산성을 증대시킨다.The test is performed after depositing a photoresist or nitride film which can be formed in an easy process without opening the pad region, thereby increasing productivity by increasing the accuracy of the test results.

이는 배선 패드의 산화를 효율적으로 억제하는 효과가 있다.This has the effect of effectively suppressing the oxidation of the wiring pad.

또한, 알루미늄 합금층을 사용하는 경우보다 증착 공정이 용이하고 패터닝 공정을 진행하지 않으므로 공정을 단순화할 수 있다.(알루미늄 합금층은 도전 물질로 패터닝 공정으로 제거하지 않을 경우에는 다른 지역에서 문제를 일으킬 수 있다.)In addition, since the deposition process is easier and the patterning process is not performed than when using the aluminum alloy layer, the process can be simplified. (Aluminum alloy layer may cause problems in other regions if it is not removed by the patterning process with a conductive material. Can be.)

Claims (6)

층간 절연층을 선택적으로 패터닝하고 패터닝 영역에 배선 및 배선 패드를 형성하는 단계;Selectively patterning the interlayer insulating layer and forming wiring and wiring pads in the patterning area; 전면에 캡핑층을 형성하는 단계;Forming a capping layer on the front surface; 상기 캡핑층상에 패시베이션막을 형성하고 패드 영역을 오픈하는 단계;Forming a passivation film on the capping layer and opening a pad region; 상기 패드 영역을 포함하는 전면에 배선 산화 억제층으로 포토레지스트 또는 질화막을 형성하는 단계;Forming a photoresist or nitride film as a wiring oxidation suppression layer on the entire surface including the pad region; 상기 배선 패드를 프로브 팁을 사용하여 테스트하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 배선 형성 방법.And testing the wiring pad using a probe tip. 제 1 항에 있어서, 배선 패드 형성 공정을 진행한후 그리고 패드 영역 오픈 공정후에 질소 및 수소 분위기에서 RTP 열처리 또는 플라즈마 처리를 하여 배선 표면에 형성된 자연 산화막을 환원하는 공정을 진행하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 배선 형성 방법.The method of claim 1, wherein the step of reducing the natural oxide film formed on the surface of the wiring by performing RTP heat treatment or plasma treatment in a nitrogen and hydrogen atmosphere after the wiring pad forming process and after the pad region opening process is performed. Wiring formation method using the damascene process. 제 1 항에 있어서, 배선 산화 억제층으로 포토레지스트를 사용하는 경우에는 고형화 단계를 진행하여 온픈된 패드 영역이 완전히 채워지도록 하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 배선 형성 방법.2. The method of claim 1, wherein when the photoresist is used as the wiring oxidation inhibiting layer, the solidification step is performed to completely fill the opened pad region. 제 1 항에 있어서, 배선 산화 억제층으로 질화막을 사용하는 경우에는 PECVD 공정으로 100 ~ 700Å의 두께로 형성하여 오픈된 패드 영역이 채워지지 않고 표면에만 형성되도록 하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 배선 형성 방법.2. The dual damascene process according to claim 1, wherein when the nitride film is used as a wiring oxidation suppression layer, the dual damascene process is formed so that the open pad region is not filled but formed only on the surface by a PECVD process. Wiring formation method used. 제 1 항에 있어서, 프로브 팁을 사용한 테스트시에 배선 패드를 150 ~ 350℃의 온도 범위로 가열한 상태에서 진행하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 배선 형성 방법.The method for forming a wiring using the dual damascene process according to claim 1, wherein the wiring pad is heated in a temperature range of 150 to 350 캜 during the test using the probe tip. 제 1 항에 있어서, 배선 및 베선 패드를 구리로 형성하는 것을 특징으로 하는 듀얼 다마센 공정을 이용한 배선 형성 방법.The wiring forming method using a dual damascene process according to claim 1, wherein the wiring and the wire pad are formed of copper.
KR1020010036367A 2001-06-25 2001-06-25 Method for forming metal line using the dual damascene process KR20030001590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036367A KR20030001590A (en) 2001-06-25 2001-06-25 Method for forming metal line using the dual damascene process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036367A KR20030001590A (en) 2001-06-25 2001-06-25 Method for forming metal line using the dual damascene process

Publications (1)

Publication Number Publication Date
KR20030001590A true KR20030001590A (en) 2003-01-08

Family

ID=27711013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036367A KR20030001590A (en) 2001-06-25 2001-06-25 Method for forming metal line using the dual damascene process

Country Status (1)

Country Link
KR (1) KR20030001590A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752026B1 (en) * 2001-09-07 2007-08-28 후지쯔 가부시끼가이샤 Semiconductor device capable of suppressing current concentration in pad and its manufacture method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752026B1 (en) * 2001-09-07 2007-08-28 후지쯔 가부시끼가이샤 Semiconductor device capable of suppressing current concentration in pad and its manufacture method

Similar Documents

Publication Publication Date Title
CN101390204B (en) Novel structure and method for metal integration
US8384217B2 (en) Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US20070007657A1 (en) Methods for forming conductive vias in a substrate and electronic devices and systems including an at least partially reversed oxidation injury at an interface between a conductive via and a conductive interconnect structure
KR20020083497A (en) Semiconductor device and method of manufacturing the same
KR20020085722A (en) Method of manufacturing interconnection wire in semiconductor device
JP2006049896A (en) High-performance metallization cap layer
JP2011192712A (en) Method for manufacturing semiconductor device
EP1330842B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
US6245672B1 (en) Method of forming diffusion barriers for copper metallization in integrated cirucits
JP4638140B2 (en) Method for forming copper wiring of semiconductor element
US6465345B1 (en) Prevention of inter-channel current leakage in semiconductors
KR20090074510A (en) Metal wiring of semiconductor device and method of manufacturing the same
US20120273948A1 (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
KR20030001590A (en) Method for forming metal line using the dual damascene process
KR20100011799A (en) Method of manufacturing semiconductor device
KR100480891B1 (en) Method for forming copper line in semiconductor device
KR100720403B1 (en) method for processing surface of Cu line
KR100945503B1 (en) Method for forming metal interconnection layer of semiconductor device
KR20090119503A (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100834283B1 (en) The making method of metal line
KR20030052828A (en) Fabricating method of metal wire in semiconductor
US20210005560A1 (en) Process flow for fabrication of cap metal over top metal with sinter before protective dielectric etch
JPH118304A (en) Manufacture of semiconductor device
KR100641910B1 (en) Method for forming metal line in semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination