KR200267934Y1

KR200267934Y1 - BGA printed circuit board

Info

Publication number: KR200267934Y1
Application number: KR2020010040285U
Authority: KR
Inventors: 김백준
Original assignee: (주)셀 전자
Priority date: 2001-12-27
Filing date: 2001-12-27
Publication date: 2002-03-09

Abstract

본 고안은 기판의 면적을 효율적으로 사용하고, 각 구성요소들간의 단락을 방지하기 위한 볼 그리드 어레이 인쇄회로기판에 관한 것이다.The present invention relates to a ball grid array printed circuit board for efficiently using the area of the substrate and preventing short circuits between components.

이를 위한 인쇄회로기판은, 볼 그리드 어레이 인쇄회로기판에 있어서, 회로패턴이 형성되는 동판이 형성되어 있는 박판에 비아홀이 가공된 후 도전성 수지가 상기 비아홀에 충진되고, 볼이 접착되는 볼 그리드 어레이 패드가 상기 수지가 충진된 비아홀 위에 직접 접촉되도록 형성된다.In the printed circuit board, a ball grid array pad in which a via hole is processed in a thin plate on which a copper plate on which a circuit pattern is formed is filled, and then a conductive resin is filled in the via hole, and a ball is bonded to the ball grid array printed circuit board. Is formed so that the resin is in direct contact with the filled via hole.

이로써, BGA 패드와 홀 패드를 동일한 위치에 형성함으로써 회로밀도를 증가시키며, 레이어 감소에 따른 PCB 제조 원가를 절감할 수 있는 효과가 있는 것은 물론, 패드와 홀 사이의 간격이 없어져서 솔더링시 불량요인이 감소되며, 비아홀(Via Hole)이 없어짐에 따라 텐팅 문제가 해결되는 효과가 있다.This increases the circuit density by forming the BGA pads and the hole pads in the same position, and reduces the PCB manufacturing cost due to the reduction of the layer, and also eliminates the gap between the pads and the holes. As the via hole disappears, there is an effect of solving the tenting problem.

Description

Ball grid array printed circuit board {BGA printed circuit board}

본 고안은 볼 그리드 어레이 인쇄회로기판에 관한 것으로서, 보다 상세하게는 동일 홀에 특수 수지로 홀을 채우고 표면에 도금을 하여 볼 그리드 어레이 패드의 역할을 동시에 수행할 수 있도록 한 볼 그리드 어레이 인쇄회로기판에 관한 것이다.The present invention relates to a ball grid array printed circuit board, and more particularly, a ball grid array printed circuit board capable of simultaneously serving as a ball grid array pad by filling a hole with a special resin in the same hole and plating the surface thereof. It is about.

일반적으로, 인쇄회로기판(Printed Circuit Board)은 페이퍼-페놀(Paper Phenol) 수지 또는 글래스-에폭시(Glass Epoxy) 수지 등과 같은 재질의 기판 상에 동판을 적층시키고, 패턴(Pattern) 인쇄 및 식각 등의 기술에 의해 배선을 위한 동박을 도형으로 완성시킨 것으로서, 최근에는 전자기술의 발달로 인해 인쇄회로기판 또한 그 해상도 등을 고도로 실현시키기 위하여 다양한 공정개발에 연구 및 노력을 기울이고 있다.In general, a printed circuit board (PCB) laminates a copper plate on a substrate made of a material such as paper-phenol (Phenol) resin or glass-epoxy resin (Phenol Epoxy) resin, such as pattern printing and etching The copper foil for wiring by technology is completed as a figure, and recently, due to the development of electronic technology, research and efforts have been made to develop various processes in order to realize a high resolution of printed circuit boards.

BGA(Ball Grid Array)는 현재 사용되고 있는 부품 중 밀도와 사용의 범용성 면에서 우수하므로 가장 널리 사용되고 있다. 그러나, 외층에서 보면 각 층을 연결하는 홀과 BGA가 실장되는 패드로 구분되어 있고, 실제 BGA 패드의 피치가 1.0㎜일 경우 홀과 패드의 간섭으로 인하여 최대로 확보되는 간격은 0.7㎜이다. 즉 피치가 1.0인 BGA의 실제 피치는 루트(Root, 피치/2)로 줄어든다.Ball Grid Array (BGA) is the most widely used component because of its excellent density and versatility. However, when viewed from the outer layer, it is divided into holes connecting the respective layers and pads on which the BGA is mounted, and when the pitch of the actual BGA pad is 1.0 mm, the maximum gap is 0.7 mm due to the interference between the holes and the pads. That is, the actual pitch of a BGA with a pitch of 1.0 is reduced to Root (Pitch / 2).

도 1을 참조하면, BGA 기판(10)은 일정한 간격을 유지한 상태로 각각의 BGA 패드(12)와 비아홀(14)들이 형성되어 있다. 이들은 각각 대각선 방향을 각각 형성되어 있으며 연결 패턴(16)에 의해 도통되도록 연결되어 있다. BGA 패드(12)의 피치(a)가 1.0㎜일 경우 비아홀(14)과 BGA 패드(12)의 간섭으로 인하여 최대로 확보되는 간격은 0.7㎜이다. 즉 피치가 1.0인 BGA의 실제 피치는 루트(Root, 피치/2)로 줄어든다.Referring to FIG. 1, each BGA pad 12 and via holes 14 are formed in the BGA substrate 10 at a constant interval. They are each formed in a diagonal direction and are connected so as to be conductive by the connection pattern 16. When the pitch a of the BGA pad 12 is 1.0 mm, the maximum gap is 0.7 mm due to the interference between the via hole 14 and the BGA pad 12. That is, the actual pitch of a BGA with a pitch of 1.0 is reduced to Root (Pitch / 2).

그러므로, 도 1의 'A' 부분을 확대한 도 2를 참조하여 살펴보는 바와 같이, 시그널 라인(Signal Line) 등의 인출선(18)을 도출하고자 하는 경우, BGA 패드(12)와 비아홀(14)의 간격이 좁으므로 도출하는데 있으서 패턴 형성에 어려움이 있고, 단락(Short)을 유발시킬 위험이 높게 되는 등의 문제점이 있었다.Therefore, as described with reference to FIG. 2 in which the portion 'A' of FIG. 1 is enlarged, when the lead line 18 such as a signal line is to be derived, the BGA pad 12 and the via hole 14 may be used. Because of the narrow spacing, there is a problem in that it is difficult to form a pattern and the risk of causing a short is high.

즉, 도 3과 같이 BGA 패드(12)와 비아홀(14) 사이에 형성된 연결 패턴(16)과 이들의 공간은 각각 0.1㎜이고, BGA 패드(12)와 비아홀(14) 사이의 간격(d4)은 0.7㎜이다.That is, as shown in FIG. 3, the connection pattern 16 formed between the BGA pad 12 and the via hole 14 and the space thereof are 0.1 mm, respectively, and the distance d4 between the BGA pad 12 and the via hole 14 is shown. Is 0.7 mm.

이와 같이 이루어지는 종래의 BGA 기판의 제조 방법은 다음과 같은 세 가지의 공정을 통해 제조될 수 있다.The conventional method for manufacturing a BGA substrate made in this way can be manufactured through the following three processes.

먼저, 프리 M/L(pre M/L)을 실시하고, 비아홀을 형성한(Drill) 후 상기 비아홀에 잔재하는 불순물을 제거(Desmear)한다. 그리고, 무전해 도금을 실시한 후 패널 도금을 실시한 후 D/F가 이루어진 후 후속공정이 이루어지는 방법이다. 다음의 방법으로, 프리 M/L, 비아홀 형성, 디스미어(Desmear), 무전해 도금, D/F 및 PATT 도금을 한 후 후속공정이 이루어지도록 하는 것이다. 마지막으로, 프리 M/L, 비아홀 형성, 디스미어, 1차 패널 도금, D/F 및 PATT 도금을 하는 방법이다.First, pre-M / L is performed, and after forming a via hole, impurities remaining in the via hole are removed. In addition, after the electroless plating is performed, the panel plating is performed, followed by D / F. In the following method, free M / L, via hole formation, desmear, electroless plating, D / F, and PATT plating are performed to perform subsequent processes. Finally, free M / L, via hole formation, desmear, primary panel plating, D / F and PATT plating.

상기한 세 가지의 방법들은 결국 상술한 바와 같이 BGA 패드(12)와 비아홀(14)을 별도로 형성하기 위한 공정들로서 상기한 바와 같은 문제점을 유발시키게 되는 것이다.As described above, the above three methods may cause problems as described above as processes for separately forming the BGA pad 12 and the via hole 14 as described above.

즉, BGA 패드와 비아홀 패드가 서로 분리된 상태로 기판을 형성하고 있으므로 그에 따른 기판의 공간활용도가 낮고, 비아홀 패드로부터 리드를 인출하는 경우 단락을 유발시킬 가능성이 높은 문제점이 있었다.That is, since the substrate is formed in a state where the BGA pad and the via hole pad are separated from each other, there is a problem in that the space utilization of the substrate is low and there is a high possibility of causing a short circuit when the lead is drawn out from the via hole pad.

상기한 바와 같은 문제점을 해결하기 위한 본 고안의 목적은, BGA 패드와 홀 패드를 동일한 위치에 형성함으로써 기판의 밀도를 높이고, 홀과 패드간의 간격을 해소하므로 솔더링 불량을 감소할 수 있는 볼 그리드 어레이 인쇄회로기판을 제공하는 데 있다.An object of the present invention for solving the above problems is to form a BGA pad and a hole pad in the same position to increase the density of the substrate, eliminating the gap between the hole and the pad ball grid array that can reduce the soldering defects To provide a printed circuit board.

도 1은 종래의 볼 그리드 어레이 인쇄회로기판을 보여주는 도면이다.1 is a view showing a conventional ball grid array printed circuit board.

도 2는 도 1의 A 부분을 더욱 상세하게 보여주는 도면이다.FIG. 2 is a view showing portion A of FIG. 1 in more detail.

도 3은 종래의 볼 그리드 어레이의 랜드(Land)와 홀(Hole) 부위의 간격을 보여주는 도면이다.FIG. 3 is a diagram illustrating a distance between land and hole portions of a conventional ball grid array.

도 4는 본 고안에 의한 볼 그리드 어레이 인쇄회로기판을 보여주는 도면이다.4 is a view showing a ball grid array printed circuit board according to the present invention.

도 5는 도 4의 B 부분을 더욱 상세하게 보여주는 도면이다.FIG. 5 is a view showing portion B of FIG. 4 in more detail.

도 6은 본 고안의 볼 그리드 어레이의 랜드와 홀 부위의 간격을 보여주는 도면이다.6 is a view showing the distance between the land and the hole portion of the ball grid array of the present invention.

※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing

10, 20 : BGA 기판 12, 24 : BGA 패드10, 20: BGA board 12, 24: BGA pad

14, 22 : 비아홀 16 : 연결 패턴14, 22: via hole 16: connection pattern

18, 26 : 인출선18, 26: leader line

상기 목적을 달성하기 위한 본 고안에 따른 볼 그리드 어레이 인쇄회로기판은, 볼 그리드 어레이 인쇄회로기판에 있어서, 회로패턴이 형성되는 동판이 형성되어 있는 박판에 비아홀이 가공된 후 도전성 수지가 상기 비아홀에 충진되고, 볼이 접착되는 볼 그리드 어레이 패드가 상기 수지가 충진된 비아홀 위에 직접 접촉되도록 형성된 것을 특징으로 한다.The ball grid array printed circuit board according to the present invention for achieving the above object, in the ball grid array printed circuit board, after the via hole is processed in a thin plate on which a copper plate is formed a conductive pattern is formed in the via hole The ball grid array pad is filled and the ball is bonded to each other so as to be in direct contact with the resin-filled via hole.

상기 도전성 수지가 충진된 상기 비아홀로부터 인출선이 형성되는 것이 바람직하다.The lead line is preferably formed from the via hole filled with the conductive resin.

이하, 본 고안의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a specific embodiment of the present invention will be described in detail.

도 4를 참조하면, 본 고안에 의해 구현되는 BGA 기판의 예가 도시되어 있다.4, an example of a BGA substrate implemented by the present invention is shown.

본 고안에 의한 BGA 기판(20)은, 방사형으로 일정한 간격을 유지한 체 BGA패드(24)들이 형성되어 있고, 그 하측에는 특수한 수지로 채워진 비아홀(22)이 형성되어 있으며, 상기 비아홀(22)에서 필요에 따라 인출된 인출선(26)이 BGA 패드(24)들 사이에 복수개 형성되어 있다. BGA 패드(24)들 사이의 간격(a)은 예를 들면 1㎜가 될 수 있다.In the BGA substrate 20 according to the present invention, sieve BGA pads 24 having radially constant intervals are formed, and a via hole 22 filled with a special resin is formed at a lower side thereof, and the via hole 22 is formed. A plurality of leader lines 26 drawn out as necessary in the BGA pads 24 are formed. The spacing a between the BGA pads 24 may be, for example, 1 mm.

상기 BGA 기판의 형성은 다음과 같은 두 가지 방법에 의해 구현될 수 있다.Formation of the BGA substrate can be implemented by the following two methods.

먼저, 중간에 절연층을 갖고 상하에 도전성 동판이 형성되어 있는 박판상에 프리 M/L을 형성하고, 비아홀(Via Hole)을 형성한다. 그리고, 디스미어(Desmear)에 의해 비아홀 내의 불순물을 제거하고, 박판상의 일면에 1차 패널 도금을 실시한다. 이때 비아홀 플러깅(Plugging)을 실시하여 비아홀을 가공한다. 비아홀 처리가 되면 D/F 처리를 한 후 PATT 도금을 실시하는 방법이다.First, a free M / L is formed on a thin plate having an insulating layer in the middle and a conductive copper plate formed on top and bottom thereof, and a via hole is formed. Then, impurities in the via holes are removed by desmear, and primary panel plating is performed on one surface of a thin plate. At this time, via hole plugging is performed to process the via hole. If via hole treatment is performed, PATT plating is performed after D / F treatment.

다음으로, 상기한 방법의 비아홀 플러깅까지 실시되어 비아홀이 가공된 후, 2차 패널 도금을 실시하고 D/F 처리를 하는 방법이다.Next, after the via hole plugging of the above-described method is performed and the via hole is processed, secondary panel plating is performed and D / F treatment is performed.

즉, 드릴 및 제조 방식에 따라 홀 속 도금을 10 내지 15㎛ 두께로 처리한 후 BGA 플러깅 공법이 적용 PCB의 두께에 따라 제판을 선정하여 홀을 플러깅할 제판을 준비한다. 비아홀(22) 속을 플러깅용 열가소성 수지 등의 수지로 충진한다. 그리고, 연마처리를 하여 기판의 표면을 평평하게 한 후에 공정의 종류에 따라 D/F 후 2차 도금, 혹은 2차 도금 후 D/F를 실시한다.That is, after the plating in the hole is processed to a thickness of 10 to 15㎛ according to the drill and the manufacturing method, the BGA plugging method selects the plate according to the thickness of the applied PCB to prepare a plate to plug the hole. The via hole 22 is filled with a resin such as a thermoplastic resin for plugging. After the polishing process is performed to make the surface of the substrate flat, the second plating after the D / F, or the D / F after the secondary plating is performed depending on the type of the process.

이와 같은 방법에 의해 구현된 BGA 기판(20)의 일부분인 'B' 부분의 확대된 도면이 도 5에 도시되어 있다.An enlarged view of portion 'B', which is part of the BGA substrate 20 implemented by this method, is shown in FIG. 5.

도 5에 의하면, BGA 패드(24)들 사이에 각각의 인출선(26)들이 도출되고 BGA패드(24)들 사이로 인출된 상기 인출선(26)들이 둘 이상씩 통과되도록 구성되어 있음을 볼 수 있다. 도면을 통해 볼 수 있듯이 인출선(26)들의 추출이 더욱 용이하게 이루어질 수 있음을 볼 수 있다. 이때 형성되는 BGA 패드(24)들과 인출선(26)들의 간격을 보여주는 도면이 도 6에 도시되어 있다.Referring to FIG. 5, it can be seen that each leader line 26 is drawn between the BGA pads 24, and the leader lines 26 drawn out between the BGA pads 24 are configured to pass through two or more. have. As can be seen through the drawing, it can be seen that extraction of the leader lines 26 can be made more easily. FIG. 6 is a view illustrating a distance between the BGA pads 24 and the leader lines 26 formed at this time.

도 6을 참조하면, BGA 패드(24)들 사이에는 0.1㎜ 간격(d5, d7, d9)으로 0.1㎜ 폭(d6, d8)을 갖는 인출선(26)이 두 개 형성되어 있으며, BGA 패드(24)들 사이의 간격(d11)은 1㎜이다.Referring to FIG. 6, two lead wires 26 having 0.1 mm widths d6 and d8 are formed between the BGA pads 24 at 0.1 mm intervals d5, d7, and d9. The distance d11 between the 24) s is 1 mm.

이와 같이 구현된 본 고안의 실시예에 의한 BGA 기판은, 동일한 회로폭과 회로 간격이 유지된 상태에서 회로는 2줄(회로밀도 2배)과 랜드(Land) 크기는 약 20% 증가한다.In the BGA substrate according to the embodiment of the present invention, the circuit has two lines (double the circuit density) and the land size is increased by about 20% while maintaining the same circuit width and circuit spacing.

이와 같이 본 고안의 실시예에 의하면, BGA 기판의 회로밀도 증가로 레이어 감소에 따른 PCB 제조 원가를 절감할 수 있으며, 비아홀과 BGA 패드간 간격이 없어져서 솔더링시 불량의 감소되며, 비아홀이 열가소성 수지 등에 의해 채워짐에 따른 텐팅(tenting) 문제가 해결되는 이점이 있다.As described above, according to the embodiment of the present invention, PCB manufacturing cost can be reduced due to the reduction of the layer by increasing the circuit density of the BGA substrate. There is an advantage that the problem of the tenting (tenting) as it is filled.

따라서, 본 고안에 의하면 BGA 패드와 홀 패드를 동일한 위치에 형성함으로써 회로밀도를 증가시키며, 레이어 감소에 따른 PCB 제조 원가를 절감할 수 있는 효과가 있다.Therefore, according to the present invention, the circuit density is increased by forming the BGA pad and the hole pad at the same position, and the PCB manufacturing cost according to the layer reduction is reduced.

그리고, 패드와 홀 사이의 간격이 없어져서 솔더링시 불량요인이 감소되며, 비아홀(Via Hole)이 없어짐에 따라 텐팅 문제가 해결되는 효과가 있다.In addition, since the gap between the pad and the hole is lost, defects during soldering are reduced, and as the via hole disappears, there is an effect of solving the tenting problem.

또한, 패드에 홀을 직접 가공하므로 실장 또는 제거 등 부품의 잦은 사용에도 불구하고 오히려 접속력이 강화되고 신뢰성이 확보되는 효과가 있다.In addition, since the hole is directly processed in the pad, in spite of frequent use of components such as mounting or removal, the connection force is enhanced and reliability is secured.

이상에서 본 고안은 기재된 구체예에 대해서만 상세히 설명되었지만 본 고안의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 실용신안등록청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the embodiments described, it will be apparent to those skilled in the art that various modifications and changes are possible within the technical spirit of the present invention, and such modifications and modifications belong to the appended utility model claims. will be.

Claims

A ball grid array printed circuit board,

After the via hole is processed in the thin plate on which the copper plate on which the circuit pattern is formed, the conductive resin is filled in the via hole, and the ball grid array pad to which the ball is bonded is formed to be in direct contact with the resin filled via hole. Ball grid array printed circuit board.

The method of claim 1,

And a lead line is formed in the via hole filled with the conductive resin.