KR200266878Y1

KR200266878Y1 - High Voltage Regulation Protection Circuit of Monitor

Info

Publication number: KR200266878Y1
Application number: KR2019980016715U
Authority: KR
Inventors: 안 성 윤
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-09-03
Filing date: 1998-09-03
Publication date: 2002-06-24
Also published as: KR20000005822U

Abstract

FBT 부하단의 과전류에 의해 고압 레귤레이션 회로 내의 주요 소자들이 열폭주되는 것을 막기 위한 본 고안의 모니터의 고압 레귤레이션 보호회로는, PWM-IC와, 상기 PWM-IC에서 출력되는 발진신호의 듀티 사이클에 비례하는 전압을 출력하 는 FET를 포함하여 구성되고, 상기 FET에서 출력되는 전압을 가공하여 고압을 생성하는 FBT의 출력고압이 변동되는 경우에 상기 듀티 사이클을 조절하여 FBT의 출력 고압을 안정화 시키는 모니터의 고압 레귤레이션 회로에 있어서, 상기 PWM-IC에 내장된 연산 증폭기를 통해 상기 FBT의 부하전류와 상기 부하전류의 과도 여부를 판 별하는 기준이 되는 전류를 비교하고, 상기 비교결과 상기 부하전류가 상기 기준전류보다 큰 경우 상기 PWM-IC의 발진을 중단하도록 된 것을 특징으로 한다.The high-voltage regulation protection circuit of the monitor of the present invention to prevent thermal runaway of major elements in the high-voltage regulation circuit by the overcurrent of the FBT load stage is proportional to the duty cycle of the PWM-IC and the oscillation signal output from the PWM-IC. It is configured to include a FET for outputting a voltage, the monitor to stabilize the output high pressure of the FBT by adjusting the duty cycle when the output high pressure of the FBT to generate a high pressure by processing the voltage output from the FET fluctuates In the high-voltage regulation circuit, a load amplifier of the FBT is compared with a reference current for determining whether the load current is transient or not through the operational amplifier built in the PWM-IC, and the load current is the reference as a result of the comparison. If it is larger than the current, it is characterized in that to stop the oscillation of the PWM-IC.

Description

High Voltage Regulation Protection Circuit of Monitor

본 고안은 모니터의 고압 레귤레이션 보호회로에 관한 것으로서, 더욱 상세 하게는 회로 내의 주요 소자들이 서지성 잡음으로 인해 파손되는 것을 자체적으로 방지할 수 있도록 한 모니터의 고압 레귤레이션 보호회로에 관한 것이다.The present invention relates to a high voltage regulation protection circuit of a monitor, and more particularly, to a high voltage regulation protection circuit of a monitor that can prevent itself from being damaged by surge noise.

컴퓨터의 주변장치인 모니터는, 컴퓨터의 비디오 카드로부터 수신받은 신호 에 따라 음극선관(Cathode Ray Tube : 이하, CRT로 약칭함)의 내부로 전자빔을 발 사하고 발사된 전자빔을 CRT 전면의 형광면에 충돌시켜, 이때 발생하는 빛을 통해 화상을 재현하는 장치이다.A monitor, a computer peripheral, emits an electron beam inside a cathode ray tube (abbreviated as CRT) in response to a signal received from a computer video card and impinges the emitted electron beam on a fluorescent surface in front of the CRT. It is a device that reproduces the image through the light generated at this time.

도 1은 모니터에 구비되는 일반적인 고압 출력 및 고압 레귤레이션 회로도이다.1 is a general high voltage output and high voltage regulation circuit diagram provided in the monitor.

고압 출력회로(10)는, 도 1에 도시된 바와 같이, 전단(前段)의 고압 드라이브 회로(미도시)에서 출력되는 고압 드라이브 신호에 의해 스위칭 동작하는 고압 트랜지스터(Q1)와, 고압 트랜지스터(Q1)의 컬렉터단에 병렬로 연결된 콘덴서(C1)를 포함하여 구성된다.As shown in FIG. 1, the high voltage output circuit 10 includes a high voltage transistor Q1 and a high voltage transistor Q1 which are switched by a high voltage drive signal output from a previous high voltage drive circuit (not shown). And a condenser C1 connected in parallel to the collector stage.

고압 드라이브 회로에서 출력되는 구형파 형태의 드라이브 신호는, 저항들 (R1,R2)을 통해 분배되어 고압 트랜지스터(Q1)의 베이스단에 입력된다. 고압 드라이브 신호의 양극성(Positive Polarity) 구간에서는 고압 트랜지스터(Q1)가 턴 온 (Turn on)되고, 음극성(Negative Polarity) 구간에서 턴 오프(Turn off)된다.The square wave type drive signal output from the high voltage drive circuit is distributed through the resistors R1 and R2 and input to the base terminal of the high voltage transistor Q1. The high voltage transistor Q1 is turned on in the positive polarity section of the high voltage drive signal and turned off in the negative polarity section.

이와 같이 고압 트랜지스터(Q1)가 도통과 비도통을 반복함에 따라 컬렉터단 에 연결된 콘덴서(C1)가 충전과 방전을 반복하고, 이에 따라 톱니파 신호가 생성되어 FBT(20)에 인가된다.As the high voltage transistor Q1 repeats the conduction and non-conduction, the capacitor C1 connected to the collector terminal repeats the charging and discharging. Accordingly, a sawtooth signal is generated and applied to the FBT 20.

FBT(20)에는 상기 톱니파 신호 외에도 전원부(30)가 공급하는 45V 내지 50V 의 직류전원이 입력된다. 전원부(30)로 공급되는 교류 전원(Vcc1)은 부하인 코일 (L1)을 경유하여 다이오드(D1) 및 다이오드(D1)에 병렬로 연결된 콘덴서(C2)로 구 성된 정류회로에 인가된다.In addition to the sawtooth signal, the FBT 20 receives a DC power supply of 45V to 50V supplied by the power supply unit 30. The AC power supply Vcc1 supplied to the power supply unit 30 is applied to a rectifier circuit composed of a diode D1 and a capacitor C2 connected in parallel to the diode D1 via a coil L1 serving as a load.

상기 정류회로를 통해 정류된 직류전원이 FBT(20)에 입력되고, FBT(20)는 고압 출력회로(10)로부터 인가된 톱니파 신호와 전원부(30)로부터 인가된 직류전원을 토대로 23kV 이상의 순간적인 고압 직류신호를 생성하여 모니터의 애노드(미도시) 에 전달한다. 미설명부호 R3는 FBT(20)의 부하 저항이다.The DC power rectified through the rectifier circuit is input to the FBT 20, and the FBT 20 is instantaneously 23 kV or more based on the sawtooth wave signal applied from the high voltage output circuit 10 and the DC power applied from the power supply unit 30. A high voltage DC signal is generated and transmitted to the monitor's anode (not shown). Reference numeral R3 is a load resistance of the FBT 20.

이와 같이 FBT(20)에서 출력되는 23kV 이상의 고압은 엄격한 조절을 요한다. 따라서, 별도의 안정화 회로를 통해 FBT(20)의 출력전압을 항상 적정 수준으로 유지시키도록 한다. 도 1에 도시된 고압 안정화 회로(40)는 수평 주파수의 변화 또 는 FBT(20)에서 출력되는 고압의 변화를 감지하고, 상기 변화에 민감하게 반응하여 FBT(20)에 적정 전압을 공급한다.As such, the high pressure of 23 kV or more output from the FBT 20 requires strict control. Therefore, the output voltage of the FBT 20 is always maintained at an appropriate level through a separate stabilization circuit. The high pressure stabilization circuit 40 shown in FIG. 1 senses a change in the horizontal frequency or a change in the high pressure output from the FBT 20, and responds sensitively to the change to supply an appropriate voltage to the FBT 20.

고압 안정화 회로(40)는, 펄스폭 변조 작업을 수행하는 PWM-IC(41)와, PWM-IC(41)의 출력핀(9번 핀)에서 출력되는 구형파 펄스의 극성에 따라 도통 내지 비도통되는 FET(Q2)를 포함하여 구성된다.The high voltage stabilization circuit 40 is either conductive or non-conductive according to the polarity of the PWM-IC 41 which performs the pulse width modulation operation and the square wave pulse output from the output pin (pin 9) of the PWM-IC 41. FET Q2 to be configured.

도 1에 도시된 고압 안정화 회로(40)의 구성과 작동을 상세히 설명하면 다음과 같다.Referring to the configuration and operation of the high-pressure stabilization circuit 40 shown in Figure 1 in detail as follows.

우선, PWM-IC(41)에서 출력되는 구형파 펄스는 FET(Q2)의 게이트단(G)에 인 가되고, FET(Q2)의 드레인단은 전원부(30)와 연결된다. 그리고, FET(Q2)의 소스단 (S)은 저항(R8)을 거쳐 접지된다.First, the square wave pulse output from the PWM-IC 41 is applied to the gate terminal G of the FET Q2, and the drain terminal of the FET Q2 is connected to the power supply unit 30. The source terminal S of the FET Q2 is grounded via a resistor R8.

PWM-IC(41)에 공급되는 전원(Vcc2)은 8번 핀과 12번 핀에 각각 입력된다. 12번 핀에 인가되는 전원(Vcc2)의 일부는 저항(R4)을 경유한 뒤 역방향으로 연결된 정전압 다이오드(ZD1)에 인가된다. 정전압 다이오드(ZD1)의 애노드는 저항(R5)을 거쳐 접지되고, 정전압 다이오드(ZD1)의 양단에 걸리는 전압 중 저항(R5)에 분배되는 전압이 15번 핀에 인가된다.The power supply Vcc2 supplied to the PWM-IC 41 is input to pins 8 and 12, respectively. A part of the power supply Vcc2 applied to pin 12 is applied to the constant voltage diode ZD1 connected in the reverse direction through the resistor R4. The anode of the constant voltage diode ZD1 is grounded through the resistor R5, and a voltage distributed to the resistor R5 among the voltages applied across the constant voltage diode ZD1 is applied to pin 15.

PWM-IC(41)의 13번 핀과, 14번 핀 및 16번 핀은 전해 콘덴서(C3)를 거쳐 접 지되고, 2번 핀 또한 저항(R6) 및 저항(R6)에 직렬로 연결된 상기 전해 콘덴서(C3)를 거쳐 접지된다.Pins 13, 14 and 16 of the PWM-IC 41 are grounded through an electrolytic capacitor C3, and pin 2 is also electrolytically connected in series with resistors R6 and R6. It is grounded via the capacitor C3.

PWM-IC(41)에 공급되는 전원(Vcc2) 중 8번 핀에 공급된 후 남은 전원은 직렬및 병렬로 연결된 전해 콘덴서들(C4,C5)을 통해 교류 성분이 제거된다. 교류 성분이 제거된 직류전원의 전압 중 저항(R7)에 분배되는 전압이 4번 핀에 입력된다. 상기 4번 핀과 FET(20)의 소스단(S) 사이에는 다이오드(D2)가 연결되어 FET(20)의 소스단(S)으로부터 PWM-IC(41)의 특정 단자로 불필요한 전압이 인가되는 것을 막는다.The remaining power after being supplied to pin 8 of the power Vcc2 supplied to the PWM-IC 41 is removed from the AC component through the electrolytic capacitors C4 and C5 connected in series and in parallel. The voltage distributed to the resistor R7 among the voltages of the DC power source from which the AC component is removed is input to pin 4. A diode D2 is connected between the pin 4 and the source terminal S of the FET 20 so that an unnecessary voltage is applied from the source terminal S of the FET 20 to a specific terminal of the PWM-IC 41. To prevent

상술한 바와 같이 구성된 고압 안정화 회로(40)는 다음과 같은 작동을 통해 FBT(20)에 인가되는 직류 전압의 크기를 조절한다.The high pressure stabilization circuit 40 configured as described above adjusts the magnitude of the DC voltage applied to the FBT 20 through the following operation.

고압 안정화 회로(40)에 구비되는 PWM-IC(41)는, 수평 주파수와 FBT(20)에서 출력되는 고압의 크기를 감지하고, 수평 주파수 또는 고압의 크기가 변경되는 경우 출력 구형파의 듀티 사이클을 가변시킨다. PWM-IC(41)의 9번 핀에 게이트단(G)이 연결된 FET(20)의 드레인단(D)에는 게이트단(G)에 인가되는 구형파의 듀티 사이클 에 비례하는 전압이 출력된다.The PWM-IC 41 provided in the high voltage stabilization circuit 40 senses the horizontal frequency and the magnitude of the high voltage output from the FBT 20, and performs the duty cycle of the output square wave when the magnitude of the horizontal frequency or the high voltage is changed. Variable. A voltage proportional to the duty cycle of the square wave applied to the gate terminal G is output to the drain terminal D of the FET 20 having the gate terminal G connected to the pin 9 of the PWM-IC 41.

따라서, 모드 변경으로 인해 수평 동기신호의 주파수가 변하여 FBT(20)에서 출력되는 고압이 변동되는 경우, PWM-IC(41)에서 출력되는 구형파의 듀티 사이클을 조절함으로써 FBT(20)에 입력되는 직류 전압의 크기를 가변시키면 FBT(20)에서 출 력되는 고압의 안정화를 기할 수 있다.Therefore, when the frequency of the horizontal synchronizing signal changes due to the mode change, and the high voltage output from the FBT 20 changes, the direct current input to the FBT 20 by adjusting the duty cycle of the square wave output from the PWM-IC 41. By varying the magnitude of the voltage it is possible to stabilize the high pressure output from the FBT (20).

그러나, 고압 출력회로(10) 및 고압 안정화 회로(40)가 구동 되는 중에 외부로부터 모니터 내부로 갑작스런 서지(Surge)성 전압이 인가됨에 따라 마이콤(미도시)이 순간적으로 수평 동기 주파수를 출력하지 않는다거나, 혹은 복수 모드 모니 터의 경우 모드 변경시 컴퓨터의 비디오 카드로부터 모니터로 인가되던 수평 동기신호가 순간적으로 단절되는 등의 경우에는, 고압 드라이브 회로 및 고압 출력회로 (10)가 구동을 중단한다. 또한, DPMS(Display Power Management Signaling) 방식 에 따라 모니터의 절전 기능을 수행하는 경우, 절전 단계 중 첫 번째 단계인 대기 모드나 세 번째 단계인 전력차단 모드에서는 비디오 카드로부터 모니터로 수평 동 기신호가 인가되지 않으므로, 고압 출력회로(10)의 작동이 중단될 수 있다.However, as the surge voltage is applied from the outside to the inside of the monitor while the high voltage output circuit 10 and the high voltage stabilization circuit 40 are being driven, the microcomputer (not shown) does not instantaneously output the horizontal synchronizing frequency. Or, in the case of a multi-mode monitor, the high voltage drive circuit and the high voltage output circuit 10 stop driving when the mode change is instantaneously disconnected from the computer video card to the monitor when the mode is changed. In addition, when performing the power saving function of the monitor according to the Display Power Management Signaling (DPMS) method, the horizontal synchronization signal is not applied from the video card to the monitor in the standby mode, the first stage of the power saving stage, or the power off mode, the third stage. Therefore, the operation of the high voltage output circuit 10 may be stopped.

상기와 같이 고압 출력회로(10)가 구동되지 않는 상황에서도 PWM-IC(41)는 발진(통상 28kHz)을 계속하고, FBT(20)의 부하의 크기가 충분하지 않을 경우에는 FET(Q2)의 드레인단(D)에서 출력되는 전압 및 FBT(20)의 역기전력에 의한 전류가 다이오드(D1)를 거쳐 FET(Q2)에 공급된다. 따라서, FET(Q2) 및 다이오드(D1)가 갑작스럽게 인가된 고압 전류를 견디지 못하고 열폭주되는 사태가 발생한다.As described above, even when the high voltage output circuit 10 is not driven, the PWM-IC 41 continues oscillation (typically 28 kHz), and when the magnitude of the load of the FBT 20 is insufficient, the FET Q2 The current output by the voltage output from the drain stage D and the counter electromotive force of the FBT 20 is supplied to the FET Q2 via the diode D1. Therefore, a situation arises in which the FET Q2 and the diode D1 do not endure a suddenly applied high voltage current and thermally runaway.

본 고안의 목적은 고압 출력회로가 구동되지 않는 과도 상황에서 PWM-IC의 발진을 중단시킴으로써 고압 레귤레이션 회로 내의 주요 소자들을 과도전류나 전압으로부터 보호할 수 있도록 한 모니터의 고압 레귤레이션 보호회로를 제공하는 것이다.It is an object of the present invention to provide a high voltage regulation protection circuit of a monitor which can protect the main components in the high voltage regulation circuit from transient current or voltage by stopping the oscillation of the PWM-IC in the transient state where the high voltage output circuit is not driven. .

이러한 목적을 위한 본 고안의 모니터의 고압 레귤레이션 보호회로는, PWM-IC(51)와, 상기 PWM-IC(51)에서 출력되는 발진신호의 듀티 사이클에 비례하는 전압을 출력하는 FET(Q2)를 포함하여 구성되고, 상기 FET(Q2)에서 출력되는 전압을 가공하여 고압을 생성하는 FBT(20)의 출력고압이 변동되는 경우에 상기 듀티 사이클을 조절하여 FBT(20)의 출력고압을 안정화시키는 모니터의 고압 레귤레이션 회로에있어서, 상기 FBT(20)의 부하단에 저항(R9)을 직렬로 연결하고, 상기 저항(R9)에 순방향 다이오드(D3)를 병렬로 연결하며, 상기 다이오드(D3)의 캐소드를 상기 PWM-IC(51)에 내장된 연산 증폭기의 비반전단자에 연결함으로써, 상기 저항(R9)의 양단에 걸리는 전압이 상기 연산증폭기의 반전단자에 걸린 기준전압보다 큰 경우 상기 PWM-IC(51)의 발진이 중단하도록 된 것을 특징으로 한다.The high-voltage regulation protection circuit of the monitor of the present invention for this purpose, the PWM-IC (51) and the FET (Q2) for outputting a voltage proportional to the duty cycle of the oscillation signal output from the PWM-IC (51) A monitor configured to stabilize the output high pressure of the FBT 20 by adjusting the duty cycle when the output high pressure of the FBT 20 that processes the voltage output from the FET Q2 to generate a high voltage is fluctuated. In the high voltage regulation circuit of the resistor, a resistor R9 is connected in series to the load terminal of the FBT 20, a forward diode D3 is connected in parallel to the resistor R9, and the cathode of the diode D3 is connected. Is connected to the non-inverting terminal of the operational amplifier built in the PWM-IC (51), so that the voltage across the resistor (R9) is greater than the reference voltage applied to the inverting terminal of the operational amplifier the PWM-IC ( 51) the oscillation is characterized by stopping Shall be.

도 1은 모니터에 구비되는 일반적인 고압 출력 및 고압 레귤레이션 회로도,1 is a general high voltage output and high voltage regulation circuit diagram provided in the monitor,

도 2는 본 고안에 따른 모니터의 고압 레귤레이션 보호 회로도이다.2 is a high-voltage regulation protection circuit diagram of a monitor according to the present invention.

이하에서는 첨부한 도면을 참조하여 본 고안의 양호한 실시예에 따른 모니터의 고압 레귤레이션 보호회로에 관하여 상세히 설명한다.Hereinafter, a high voltage regulation protection circuit of a monitor according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 고안에 따른 모니터의 고압 레귤레이션 보호회로도이다.2 is a high-voltage regulation protection circuit diagram of the monitor according to the present invention.

본 고안에 따른 고압 레귤레이션 회로(50)에 구비되는 PWM-IC(51)의 16번 핀에는 FBT(20)의 부하에 걸리는 전압이 인가되어 15번 핀으로 인가되는 기준 전압과 비교된다.The voltage applied to the load of the FBT 20 is applied to pin 16 of the PWM-IC 51 provided in the high voltage regulation circuit 50 according to the present invention and compared with the reference voltage applied to pin 15.

상기 고압 레귤레이션 회로(50)의 구성 및 작동을 상술하면 다음과 같다.The configuration and operation of the high voltage regulation circuit 50 are as follows.

우선, FBT(20)의 부하 저항(R3)에 다른 저항(R9)을 추가로 직렬 연결하고, 추가된 저항(R9)에 병렬로 순방향 다이오드(D3)를 연결한다. 상기 연결된 다이오 드(D3)의 캐소드에 새로운 저항(R10)을 추가로 연결하고, 새로운 저항(R10)을 14번 핀에 연결된 전해 콘덴서(C3)에 직렬로 연결한다.First, another resistor R9 is further connected in series to the load resistor R3 of the FBT 20, and a forward diode D3 is connected in parallel to the added resistor R9. A new resistor R10 is further connected to the cathode of the connected diode D3, and a new resistor R10 is connected in series to an electrolytic capacitor C3 connected to pin 14.

FBT(20)로부터 기존의 부하 저항(R3)으로 인가되는 전압의 일부는 추가된 저항(R9)을 통해 소비된다. 이때, 추가된 저항(R9)에 걸리는 전압이 병렬 연결된 순방향 다이오드(D3)를 경유하여 0.7V 감압된 후, 다이오드(D3)의 캐소드에 연결된저항(R10)에 인가된다. 상기 저항(R10)을 경유한 전압은 전해 콘덴서(C3)를 거쳐 접지되고, 이 과정에서 상기 저항(R10)에 걸리는 전압이 마침내 PWM-IC(51)의 16번 핀에 입력된다.A portion of the voltage applied from the FBT 20 to the existing load resistor R3 is consumed through the added resistor R9. At this time, the voltage applied to the added resistor R9 is reduced by 0.7V via the forward diode D3 connected in parallel, and then applied to the resistor R10 connected to the cathode of the diode D3. The voltage via the resistor R10 is grounded through the electrolytic capacitor C3, and in this process, the voltage applied to the resistor R10 is finally input to pin 16 of the PWM-IC 51.

본 고안에 따라 새로 구성된 고압 레귤레이션 회로(50)에 있어서, FBT(20)의 부하단에 저항(R9) 및 다이오드(D3)가 추가되고, PWM-IC(51)의 16번 핀에 새로운 저항(R10)이 병렬 연결된 것을 제외하고는 종래의 구성과 동일하다.In the high-voltage regulation circuit 50 newly configured according to the present invention, a resistor R9 and a diode D3 are added to the load terminal of the FBT 20, and a new resistor (pin 16) of the PWM-IC 51 It is the same as the conventional configuration except that R10) is connected in parallel.

종래와 같이, PWM-IC(51)의 12번 핀에 인가되는 전원(Vcc2)의 일부가 저항 (R4)을 경유한 뒤 역방향으로 연결된 정전압 다이오드(ZD1)에 인가되고, 정전압 다이오드(ZD1)의 애노드는 저항(R5)을 거쳐 접지되며, 정전압 다이오드(ZD1)의 양단 에 걸리는 전압 중 저항(R5)에 분배된 전압이 15번 핀에 인가된다.As in the related art, a part of the power supply Vcc2 applied to the pin 12 of the PWM-IC 51 is applied to the constant voltage diode ZD1 connected in the reverse direction through the resistor R4, and the constant voltage of the constant voltage diode ZD1. The anode is grounded through the resistor R5, and the voltage distributed to the resistor R5 is applied to pin 15 among the voltages applied across the constant voltage diode ZD1.

PWM-IC(51)의 14번, 15번 및 16번 핀은 각각 연산 증폭기의 REF(erence)단자, 반전 단자 및 비반전 단자의 기능을 하도록 설계되어 있다. 따라서, PWM-IC(51)의 16번 단자에 입력된 전압은 15번 단자에 입력된 전압과 비교된다.Pins 14, 15, and 16 of the PWM-IC 51 are designed to function as REF (erence) terminals, inverting terminals, and non-inverting terminals of the operational amplifier, respectively. Therefore, the voltage input to the 16th terminal of the PWM-IC 51 is compared with the voltage input to the 15th terminal.

본 고안에 따라 FBT(20)의 부하단에 걸리는 전압 중 일부를 PWM-IC(51)의 16번 단자로 인가함에 있어서, 회로 구성 상에 추가된 저항들(R9,R10)의 크기를 정밀히 조절함으로써 PWM-IC(51)의 15번 핀에 입력되는 전압과 16번 핀에 입력되는 전 압 크기를 비교하는 간단한 작업만으로 고압 레귤레이션 회로(50)에 유입되는 과전류에 대해 신속히 대처하여 FET(Q2) 및 그 주변회로를 보호할 수 있도록 한다.In applying some of the voltages applied to the load terminal of the FBT 20 to the 16th terminal of the PWM-IC 51 according to the present invention, the size of the resistors R9 and R10 added in the circuit configuration is precisely adjusted. By quickly comparing the voltage input to the pin 15 of the PWM-IC (51) and the voltage input to the pin 16, the FET (Q2) to quickly respond to the over-current flowing into the high-voltage regulation circuit 50 And its peripheral circuits.

상기 15번과 16번 핀에 각각 입력된 전압의 크기를 비교한 결과로서 PWM-IC(51)의 내부에서 출력되는 신호는 PWM-IC(51)의 발진 여부를 제어한다.As a result of comparing the magnitudes of the voltages input to the pins 15 and 16, respectively, the signal output from the inside of the PWM-IC 51 controls whether the PWM-IC 51 is oscillated.

우선, 고압 출력회로(10)가 구동되지 않음에 따라 FET(Q2)의 드레인단(D)에 서 출력되는 전압 및 FBT(20)의 역기전력에 의한 과전류가 FBT(20)의 부하에 공급 되는 경우, FBT(20)의 부하단에 연결된 저항(R9) 및 다이오드(D3)와 다이오드(D3) 의 캐소드에 연결된 저항(R10)을 거쳐 PWM-IC(51)의 16번 핀에 입력되는 전압의 크기가 증가한다.First, when the high voltage output circuit 10 is not driven and the overcurrent due to the voltage output from the drain terminal D of the FET Q2 and the counter electromotive force of the FBT 20 is supplied to the load of the FBT 20. The magnitude of the voltage input to pin 16 of the PWM-IC 51 through the resistor R9 connected to the load terminal of the FBT 20 and the resistor R10 connected to the diode D3 and the cathode of the diode D3. Increases.

따라서, 16번 핀에 입력되는 전압이 PWM-IC(51)의 15번 핀에 입력되는 전압 의 크기를 능가하게 되고, 이 결과 PWM-IC(51)에 내장된 연산 증폭기에서 출력되는 신호는 PWM-IC(51)의 발진을 중단시키는 제어신호의 역할을 한다. PWM-IC(51)의 발진이 중단됨에 따라 FBT(20)의 부하단에 공급되는 전류량이 급격히 감소된다.Therefore, the voltage input to pin 16 exceeds the magnitude of the voltage input to pin 15 of PWM-IC 51. As a result, the signal output from the operational amplifier built in PWM-IC 51 is PWM. -Serves as a control signal for stopping the oscillation of the IC (51). As the oscillation of the PWM-IC 51 is stopped, the amount of current supplied to the load terminal of the FBT 20 is drastically reduced.

이상에서 설명한 바와 같은 본 고안의 모니터의 고압 레귤레이션 보호회로에 의하여, FBT의 고압이 안정화될 뿐만 아니라, FBT의 부하단에 과전류가 인가되는 경우 PWM-IC의 발진이 중단되므로 고압 레귤레이션 보호회로 내의 주요 소자들이 과전류에 의해 열폭주되는 사태를 미연에 방지할 수 있다.As described above, the high voltage regulation protection circuit of the monitor of the present invention not only stabilizes the high voltage of the FBT, but also stops oscillation of the PWM-IC when an overcurrent is applied to the load terminal of the FBT. It is possible to prevent the devices from thermally runaway by overcurrent.

Claims

And a FET (Q2) for outputting a voltage proportional to the duty cycle of the oscillation signal output from the PWM-IC (51), and outputs the voltage output from the FET (Q2) In the high voltage regulation circuit of the monitor which stabilizes the output high pressure of the FBT 20 by adjusting the duty cycle when the output high pressure of the FBT 20 which is processed to generate a high pressure is changed,

A resistor R9 is connected in series to the load terminal of the FBT 20, a forward diode D3 is connected in parallel to the resistor R9, and the cathode of the diode D3 is connected to the PWM-IC ( By connecting the non-inverting terminal of the operational amplifier built in 51), the oscillation of the PWM-IC 51 is stopped when the voltage across the resistor R9 is greater than the reference voltage across the inverting terminal of the operational amplifier. High-voltage regulation protection circuit of the monitor, characterized in that.