KR200239810Y1 - 기준전압 발생기 - Google Patents
기준전압 발생기 Download PDFInfo
- Publication number
- KR200239810Y1 KR200239810Y1 KR2019980027472U KR19980027472U KR200239810Y1 KR 200239810 Y1 KR200239810 Y1 KR 200239810Y1 KR 2019980027472 U KR2019980027472 U KR 2019980027472U KR 19980027472 U KR19980027472 U KR 19980027472U KR 200239810 Y1 KR200239810 Y1 KR 200239810Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- constant current
- reference voltage
- differential
- emitter
- Prior art date
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
본 고안은 밴드갭 전압을 이용한 기준전압 발생기에 관한 것으로, 특히 별도의 증폭회로 없이도 밴드갭 전압의 정수배에 해당하는 기준전압을 발생시킬 수 있는 저잡음 특성의 기준전압 발생기에 관한 것이다. 그 발생기는 정전류를 공급하는 제1 및 제2정전류원; 상기 제2정전류원과 연결되는 제1저항; 상기 제1 및 제2정전류원의 출력 신호들의 차동 전압의 변화에 따라 상기 제1 및 제2정전류원에 공급하는 전류량을 결정하는 차동 전류 제어부; 상기 제1정전류원과 이미터가 연결되고, 컬렉터와 베이스가 접지 되는 제1트랜지스터; 상기 제1저항과 이미터가 연결되고, 컬렉터와 베이스가 접지 되는 제2트랜지스터를 구비하며, 상기 제2트랜지스터는 상기 제1트랜지스터보다 이미터 크기가 소정 배수만큼 큰 것을 특징으로 한다.
Description
본 고안은 기준전압 발생기에 관한 것으로, 특히 별도의 증폭 회로 없이도 밴드갭 전압의 정수배에 해당하는 기준전압을 발생시킬 수 있는 저잡음 특성의 기준전압 발생기에 관한 것이다.
일반적으로 기준전압 발생기는 아날로그-디지털 변환기(ADC: Analog To Digital Converter), 디지털 -아날로그 변환기(DAC: Digital To Analog Converter), 그리고 저전압 DRAM 등 온도나 전원 전압의 변화에 상관없이 일정한 기준전압을 얻기 위해 사용되는 회로이다. 특히, 정확한 기준전압을 얻기 위해서는 실리콘의 밴드갭(bandgap)을 이용한 기준전압 발생기가 주로 이용된다. 이때, 온도 변화에도 일정한 기준전압을 발생시키기 위해서는 온도 변화에 대하여 음의 계수를 가지는 전압과 반대로 양의 계수를 가지는 전압을 생성한 후, 이를 합함으로써 온도 변화 계수가 '0'으로 만들게 된다. 음의 계수 전압으로는 트랜지스터의 베이스와 이미터 전압 차가 이용되고, 양의 계수 전압으로는 절대 온도에 비례하는 서로 다른 트랜지스터의 베이스와 이미터 전압 차를 이용하게 된다.
도 1은 종래의 밴드갭을 이용한 기준전압 발생기를 설명하기 위한 회로도를 도시한 것으로, 도면 부호 PM1~PM2는 P채널 MOS(이하, 피모스트랜지스터라 칭함)를, R1~R3은 저항을, OP1은 차동 증폭기를, 그리고 PQ1~PQ2는 PNP형 BJT(bipolar Junction Transistor, 이하, 트랜지스터라 칭함)를 각각 나타낸 것이다.
도 1에 있어서, 두 개의 피모스트랜지스터(PM1)(PM2)가 같은 크기이고, 게이트 전압이 동일하므로 트랜지스터(PQ1)와 트랜지스터(PQ2)에 흐르는 전류는 같으며, 다만 이미터 면적이 다르므로, 베이스와 이미터 전압 차는 서로 다르다. 즉, 트랜지스터(PQ2)는 트랜지스터(PQ1)의 이미터 면적보다 N배만큼 넓다고 할 때, 두 트랜지스터(PQ1)(PQ2)의 베이스-이미터 전압차 Vbe 는 트랜지스터의 전류식에 의해 절대 온도 T에 비례하는 다음 수학식 1로 표현된다.
이때, K는 볼트만 상수를, q는 전하를 각각 나타낸 것이다.
이때, 출력 전압(Vout)은 트랜지스터(PQ1)의 Vbe 와 저항(R2)에 걸리는 전압의 합과 같다. 그러므로, 수학식 1에 의해 출력 전압(Vout)은 다음 수학식 2로 표현된다.
수학식 2에서, 출력 전압(Vout)은 온도 변화에 대하여 음의 계수를 가지는 첫항과, 양의 계수를 가지는 둘째 항의 합으로 되며, 저항비율 를 조절함으로써, 전체 온도 계수를 '0'에 가까운 값으로 만들 수 있게 된다. 그런데, 종래의 기준전압 발생기는 실제 회로에서 기준전압(Vout)이 1.2V 근처 값이 되며, 다른 전압을 얻기 위해서는 별도의 증폭 회로를 추가해야 한다. 처음 발생되는 기준 전압에 오차가 있는 경우, 그대로 이러한 전압 증폭회로를 통해 오차도 같이 증폭되므로 최종 기준 전압은 상당한 오차를 가지게 된다는 문제점이 있었다.
본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로써, 별도의 증폭회로없이 밴드갭 전압의 정수배만큼의 기준 전압을 발생시킬 수 있는 저잡음 특성의 기준전압 발생기를 제공하는데 그 목적이 있다.
도 1은 종래의 기준전압 발생기를 설명하기 위한 회로도.
도 2는 본 고안에 따른 기준전압 발생기를 설명하기 위한 도면.
도 3은 도 2에 도시된 기준전압 발생기의 바람직한 실시예를 도시한 도면.
도 4는 도 2에 도시된 기준전압 발생기의 다른 실시예를 도시한 도면.
* 도면의 주요 부분에 대한 설명
10, 40 : 차동전류 제어부 20, 50, 55 : 제1기준전압 설정부
30, 60, 65 : 제2기준전압 설정부 I1, I2 : 정전류원
OP1~OP2 : 차동 증폭기 PM1~PM3 : 피모스트랜지스터
NM1~NM3 : 엔모스트랜지스터 PQ1~PQ12 : PNP 트랜지스터
R1~R6 : 저항 D1~D4 : 다이오드
상기 목적을 달성하기 위한 본 고안에 따른 기준전압 발생기는 정전류를 공급하는 제1 및 제2정전류원; 상기 제2정전류원과 연결되는 제1저항; 상기 제1 및 제2정전류원의 출력 신호들의 차동 전압의 변화에 따라 상기 제1 및 제2정전류원에 공급하는 전류량을 결정하는 차동 전류 제어부; 상기 제1정전류원과 이미터가 연결되고, 컬렉터와 베이스가 접지 되는 제1트랜지스터; 상기 제1저항과 이미터가 연결되고, 컬렉터와 베이스가 접지 되는 제2트랜지스터를 구비하며, 상기 제2트랜지스터는 상기 제1트랜지스터보다 이미터 크기가 소정 배수만큼 큰 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안에 따른 기준전압 발생기를 상세히 설명하고자 한다.
도 2는 본 고안에 따른 기준전압 발생기를 설명하기 위한 도면으로, 도면 부호 10은 차동전류 제어부를, 그리고 20 및 30은 각각 제1 및 제2기준전압 설정부를 각각 나타낸 것이다.
본 고안에 따른 기준전압 발생기는 정전류를 공급하기 위한 두 개의 정전류원(I1)(I2)과, 정전류원(I2)과 기준전압 설정부(30) 사이에 연결되는 저항(R4)과, 정전류원(I1)(I2)의 차동 전압의 변화에 따라 정전류원(I1)(I2)에 공급되는 전류량을 결정하는 차동전류 제어부(10)와, 트랜지스터의 중첩 연결 개수에 의해 기준전압의 배수를 결정하는 기준전압 설정부(20)(30)로 구성된다. 이때, 제1 및 제2기준전압 설정부의 트랜지스터 개수는 동수로 구성되며, 제2기준전압 설정부(30)의 트랜지스터들(PQ4, PQ6, ..., PQ8)은 제1기준전압 설정부의 트랜지스터들(PQ3, PQ5, ...., PQ7)의 이미터 면적보다 N배 넓게 구성된다.
도 3은 도 2에 도시된 기준전압 발생기의 바람직한 실시예를 도시한 것으로, 도면 부호 40은 차동전류 제어부를, 그리고 50 및 60은 기준전압 설정부를 각각 나타낸 것이다.
도 3에 있어서, 차동 전류 제어부(40)는 드레인이 전원 전압과 연결되고 게이트가 접지 되는 피모스트랜지스터(PM3)와, 전원 전압과 A 노드 사이에 드레인과 소오스가 각각 연결되고, 피모스트랜지스터(PM3)의 드레인 출력을 게이트 입력으로 하는 엔모스트랜지스터(NM1)와, 드레인이 피모스트랜지스터(PM3)의 드레인과 연결되고 A 노드 출력을 게이트 입력으로 하는 엔모스트랜지스터(NM2)와 드레인과 소오스가 엔모스트랜지스터(NM2)의 소오스와 연결되고, 소오스가 접지 되는 엔모스트랜지스터(NM3)와, B 노드와 C 노드의 차동 전압을 증폭하는 차동 증폭기(OP2)로 구성된다. 저항(R5)과 저항(R6)은 동일한 저항값을 가지며, B 노드와 C 노드에 흐르는 전류를 동일하게 유지하는 차동전류 제어부(40)의 제어에 따라 정전류원으로서 동작한다. 기준전압 설정부(50)는 B노드와 접지 사이에 이미터와 컬렉터가 각각 연결되는 트랜지스터(PQ9)와, 트랜지스터(PQ9)와 접지 사이에 마찬가지로 이미터와 컬렉터가 각각 연결되고, 베이스가 접지 되는 트랜지스터(PQ11)로 구성된다. 또한, 기준전압 설정부(60)는 저항(R7)과 접지 사이에 이미터와 컬렉터가 각각 연결되는 트랜지스터(PQ10)와, 트랜지스터(PQ10)의 베이스와 접지 사이에 이미터와 컬렉터가 각각 연결되고 베이스가 접지 되는 트랜지스터(PQ12)로 구성된다. 기준전압 설정부(50)(60)는 두 개씩의 트렌지스터가 중첩 연결되는 구조로서, 두 배의 기준전압을 설정한다. 이때, 제2기준전압 설정부(60)의 트랜지스터들(PQ10, PQ12)은 제1기준전압 설정부(50)의 트랜지스터들(PQ9, PQ11)의 이미터 면적보다 N배만큼 넓다.
도 3을 참조하여 본 고안에 따른 기준전압 발생기의 동작을 설명하면 다음과 같다.
먼저, B 노드와 C 노드의 차동 전압이 높아지면 엔모스트랜지스터(NM2)의 도통시키므로 D 노드의 전압을 낮아지게 되면서 A 노드 전류를 감소시킨다. 반대인 경우에는 D 노드의 전압이 높아지게 되어 A 노드 전류를 증가시킨다. 그러므로, 차동전류 제어부(40)는 B와 C 노드 사이의 차동 전압 변화에 반비례해서 A 노드 전류를 제어하게 된다. 따라서, 저항(R5)과 저항(R6)의 저항값이 같으므로 B 노드와 C 노드를 통해 흐르는 기준전압 설정부(50)(60)의 통과 전류는 같다. 그러므로, C 노드 전압은 트랜지스터(PQ9, PQ11)의 베이스와 이미터의 전압차가 되며, 저항(R7) 양단에 걸리는 전압은 기준전압 설정부(50)(60)의 트랜지스터 사이의 이미터 면적 차이에 의해 발생되는 베이스와 이미터 사이의 차전압이 된다. 따라서, B 노드와 C 노드의 차동 전압은 이므로 출력 전압(Vout)은 다음 수학식 3으로 표현된다.
즉, 수학식 3에 있어서, 기준전압 설정부(50)(60)의 트랜지스터가 두 개가 중첩 연결됨에 의해 밴드갭 기준전압( Vbe )의 두 배가 된다. 따라서, 트랜지스터를 M개를 중첩시킨다면 다음 수학식 4에 표현되는 것과 같이, 밴드갭 기준전압의 M배가 된다.
수학식 4에 의하면, 밴드갭 전압의 M배로 기준 전압이 설정되는 경우에도 밴드갭 전압이 원하는 전압과 달리 오차를 가지더라도 그 오차 성분은 증폭되지 않는다. 예를 들어, M이 2일 때, 밴드갭 전압이 1.2V이면 기준전압은 2.4V가 된다. 만약, 밴드갭 전압에 50mV 정도의 오차 성분이 있다면 종래에는 오차 성분이 증폭되므로 기준 전압은 100mV 정도의 오차가 생긴다. 하지만, 본 고안에 따른 기준전압 발생기는 오차 성분이 증폭되지 않으므로, 단지 50mV 정도의 오차만이 생긴다. 그러므로, M이 증가되는 경우에도 오차 크기에는 아무런 영향을 미치지 않게 된다.
도 4는 도 2에 도시된 기준전압 발생기의 다른 실시예를 도시한 것으로, 도 3과 동일한 구성은 동일 도면 부호로 처리하고 설명을 생략하기로 한다.
도 4에 있어서, 중첩 연결되는 트랜지스터 대신에 다이오드(D1~D4)를 대신 사용하고 있다. 도 3에 도시된 기준전압 발생기는 트랜지스터의 베이스와 이미터 사이에 걸리는 전압을 이용하는데 반해, 도 4에 도시된 기준전압 발생기는 다이오드 양단에 걸리는 전압을 이용하여 동일한 효과를 기대할 수 있다. 즉, 다이오드 전류 I는 다음 수학식 5로 표현된다.
수학식 5의 다이오드 전류식은 수학식 1의 트랜지스터의 전류식과 기본적으로 같다. 그러므로, 기본전압 설정부(50)(60)의 M개의 트랜지스터들을 M개의 다이오드로 대체하여도 동일한 동작을 수행하게 된다.
본 고안의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 고안의 기술 분야의 통상의 전문가라면 본 고안의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 고안에 따른 기준전압 발생기는 밴드갭 전압의 정수배에 해당하는 기준전압을 별도의 증폭 회로없이 쉽게 발생시킬 수 있다. 특히, 밴드갭 전압의 오차 성분이 증폭율에 따라 증폭되지 않으므로, 저잡음 특성을 가지는 기준전압을 발생시킬 수 있다.
Claims (4)
- 정전류를 공급하는 제1 및 제2정전류원;상기 제2정전류원과 연결되는 제1저항;상기 제1 및 제2정전류원의 출력 신호들의 차동 전압의 변화에 따라 상기 제1 및 제2정전류원에 공급하는 전류량을 결정하는 차동 전류 제어부;상기 제1정전류원과 이미터가 연결되고, 컬렉터와 베이스가 접지 되는 제1트랜지스터; 및상기 제1저항과 이미터가 연결되고, 컬렉터와 베이스가 접지 되는 제2트랜지스터를 구비하며,상기 제2트랜지스터는 상기 제1트랜지스터보다 이미터 크기가 소정 배수만큼 큰 것을 특징으로 하는 기준전압 발생기.
- 제1항에 있어서,상기 제1 및 제2트랜지스터를 복수로 하고, 앞단의 베이스와 다음 단의 이미터와 연결되고, 최종 연결되는 트랜지스터의 베이스가 접지 되도록 중첩 연결하는 것을 특징으로 하는 기준전압 발생기.
- 제1항에 있어서, 상기 차동 전류 제어부는상기 제1 및 제2정전류원의 차동 전압을 증폭하고, 이를 상기 제1 및 제2정전류원에 입력측에 공급하는 차동 증폭기;소오스가 전원전압과 연결되고, 게이트가 접지 되는 제1피모스트랜지스터;드레인이 전원전압과 연결되고, 게이트가 상기 제1피모스트랜지스터의 드레인과 연결되고, 소오스가 상기 차동 증폭기의 출력과 연결되는 제1엔모스트랜지스터;드레인이 상기 제1피모스트랜지스터의 드레인과 연결되고, 상기 제1엔모스트랜지스터의 소오스를 게이트 입력으로 하는 제2엔모스트랜지스터; 및드레인과 게이트가 상기 제2엔모스트랜지스터의 소오스와 연결되고, 소오스가 접지 되는 제3엔모스트랜지스터를 포함하는 것을 특징으로 하는 기준전압 발생기.
- 제1항에 있어서, 상기 제1 및 제2트랜지스터 대신에 다이오드를 사용한 것을 특징으로 하는 기준전압 발생기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980027472U KR200239810Y1 (ko) | 1998-12-30 | 1998-12-30 | 기준전압 발생기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019980027472U KR200239810Y1 (ko) | 1998-12-30 | 1998-12-30 | 기준전압 발생기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000014174U KR20000014174U (ko) | 2000-07-25 |
KR200239810Y1 true KR200239810Y1 (ko) | 2001-11-15 |
Family
ID=69506427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019980027472U KR200239810Y1 (ko) | 1998-12-30 | 1998-12-30 | 기준전압 발생기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200239810Y1 (ko) |
-
1998
- 1998-12-30 KR KR2019980027472U patent/KR200239810Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000014174U (ko) | 2000-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7173407B2 (en) | Proportional to absolute temperature voltage circuit | |
US5517134A (en) | Offset comparator with common mode voltage stability | |
JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
US7576598B2 (en) | Bandgap voltage reference and method for providing same | |
US5229711A (en) | Reference voltage generating circuit | |
US8102201B2 (en) | Reference circuit and method for providing a reference | |
US4935690A (en) | CMOS compatible bandgap voltage reference | |
US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
US8421433B2 (en) | Low noise bandgap references | |
WO2005003879A1 (en) | Cmos bandgap current and voltage generator | |
JPS6144360B2 (ko) | ||
US6680643B2 (en) | Bandgap type reference voltage source with low supply voltage | |
US10379567B2 (en) | Bandgap reference circuitry | |
US8884601B2 (en) | System and method for a low voltage bandgap reference | |
US6046578A (en) | Circuit for producing a reference voltage | |
US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
US6380723B1 (en) | Method and system for generating a low voltage reference | |
JPS6340900Y2 (ko) | ||
KR200239810Y1 (ko) | 기준전압 발생기 | |
US20090027031A1 (en) | Low noise bandgap voltage reference | |
KR950010131B1 (ko) | 열 전류 공급원 및 집적 전압 조절기 | |
JPS5894019A (ja) | 基準電圧発生回路 | |
KR100318448B1 (ko) | 반도체소자의기준전압발생회로 | |
JPS6286417A (ja) | 電圧調整回路 | |
US5867056A (en) | Voltage reference support circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |