KR200235805Y1 - Packing structure of integrated circuit chip - Google Patents

Packing structure of integrated circuit chip Download PDF

Info

Publication number
KR200235805Y1
KR200235805Y1 KR2020010004623U KR20010004623U KR200235805Y1 KR 200235805 Y1 KR200235805 Y1 KR 200235805Y1 KR 2020010004623 U KR2020010004623 U KR 2020010004623U KR 20010004623 U KR20010004623 U KR 20010004623U KR 200235805 Y1 KR200235805 Y1 KR 200235805Y1
Authority
KR
South Korea
Prior art keywords
solder
cover
loading
integrated circuit
circuit chip
Prior art date
Application number
KR2020010004623U
Other languages
Korean (ko)
Inventor
웬-웬 치우
Original Assignee
웬-웬 치우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웬-웬 치우 filed Critical 웬-웬 치우
Priority to KR2020010004623U priority Critical patent/KR200235805Y1/en
Application granted granted Critical
Publication of KR200235805Y1 publication Critical patent/KR200235805Y1/en

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 고안은 집적 회로 칩 패키지에 관한 것이다. 본 고안에 따른 집적 회로 칩 패키지는 적재부, 칩, 접착 물질, 덮개 및 이격 장치를 포함하고, 적재부는 상부면과 하부면을 포함하고 상부면에는 다수의 땜납부가 배치되어 있으며, 칩은 적재부 상부면에 고정 설치되고 다수의 땜납부를 포함하며 다수의 땜납선을 통하여 각각 적재부상의 땜납부와 연결되고, 접착 물질은 적재부 상부면 둘레에 도포되며, 이격 장치는 적재부와 덮개를 연결하여 덮개로 하여금 일정한 거리를 유지하면서 적재부 상부면을 덮도록 하여 칩을 외부와 격리시킨다.The present invention relates to an integrated circuit chip package. The integrated circuit chip package according to the present invention includes a loading part, a chip, an adhesive material, a cover, and a spacer, the loading part includes an upper surface and a lower surface, and a plurality of solder parts are disposed on the upper surface, and the chip is a loading part. It is fixedly mounted on the upper surface and includes a plurality of solder portions, each of which is connected to the solder portions on the load portion through a plurality of solder wires, and an adhesive material is applied around the upper portion of the load portion, and the spacer is connected to the load portion and the cover. The cover is isolated from the outside by allowing the cover to cover the top surface of the load while maintaining a constant distance.

Description

집적 회로 칩 패키지 {PACKING STRUCTURE OF INTEGRATED CIRCUIT CHIP}Integrated Circuit Chip Package {PACKING STRUCTURE OF INTEGRATED CIRCUIT CHIP}

본 고안은 집적 회로 칩 패키지에 관한 것으로, 특히 소형 집적 회로칩 패키지 구조에 관한 것이다.The present invention relates to an integrated circuit chip package, and more particularly to a small integrated circuit chip package structure.

도 1은 종래 기술에 따른 집적 회로 칩 패키지(10)를 나타낸다. 칩패키지(10)는 주로 적재부(11), 칩(12) 및 덮개(13)를 포함하며, 적재부(11)는 위로 향하는 개구(開口)를 갖는 격납실(14)을 포함하며, 격납실(14) 밑 부분에는 일정한 형태를 갖는 정해진 수의 땜납부(16)가 배치되어 있으며, 칩(12)은 격납실(14) 밑 부분 중앙 위치에 부착되고 땜납선(17)을 통하여 땜납부(16)와 전기적으로 연결되며, 덮개(13)는 적재부(11)의 개구를 덮음으로써 칩(12)을 외부와 격리시켜 칩(12)이 외부로부터의 충격에 의하여 파손되거나 이물질로 인하여 오염되는 것을 방지하며, 칩(12)이 영상용 칩인 경우 덮개(13)는 투명한 물질로 제조된다. 도 2는 또 다른 종래 기술에 따른 집적 회로 칩 패키지(20)를 나타내며, 그 구조는 앞서 설명한 패키지(10)와 유사하므로 상세한 설명은 생략한다.1 shows an integrated circuit chip package 10 according to the prior art. The chip package 10 mainly includes a loading part 11, a chip 12, and a lid 13, and the loading part 11 includes a storage compartment 14 having an opening facing upward, and storing A predetermined number of solder portions 16 having a predetermined shape are disposed under the seal 14, and the chips 12 are attached to the central position of the lower portion of the containment chamber 14 and the solder portions are provided through the solder wires 17. It is electrically connected to the (16), the cover 13 covers the opening of the mounting portion 11 to isolate the chip 12 from the outside, so that the chip 12 is broken by the impact from the outside or contaminated by foreign matter The cover 13 is made of a transparent material when the chip 12 is an image chip. 2 illustrates another integrated circuit chip package 20 according to the related art, and a structure thereof is similar to the package 10 described above, and thus a detailed description thereof will be omitted.

패키지(10)에 있어서, 격납실(14) 밑 부분은 반드시 칩(12)과 적재부(11)의 땜납부(16)를 수납할 수 있어야 하고, 또한 칩(12)과 격납실(14) 벽면 사이에는 라인 배치기(配置機)가 이동할 수 있는 공간이 제공되어야 하며, 격납실(14) 밑 부분의 면적이 칩의 면적보다 훨씬 커야 하기 때문에 패키지의 전체적인 부피는 증가할 수밖에 없다. 따라서 이러한 패키지는 현대 전자 제품에 대한 경량화, 초박화, 소형화의 요구에 부합되지 않는다.In the package 10, the bottom portion of the compartment 14 must be capable of accommodating the chip 12 and the solder portions 16 of the mounting portion 11, and the chip 12 and the enclosure 14. The space between the wall arrangers must be provided between the walls, and the overall volume of the package is inevitably increased because the area under the compartment 14 must be much larger than the area of the chip. Therefore, these packages do not meet the needs of light weight, ultra thin and small size for modern electronic products.

또한 패키지(10)의 적재부(11)는 일반적으로 강화 플라스틱 또는 도자기 등의 재질을 사용한 인쇄 회로 보드로 제조되므로 가공 과정의 개선을 거쳐서 칩을 수납할 수 있는 오목한 격납실을 만들어야 하므로 전체적인 제조 과정이 복잡하다는 단점이 있다.In addition, since the loading part 11 of the package 10 is generally made of a printed circuit board made of a material such as reinforced plastic or ceramics, it is necessary to make a concave compartment for accommodating chips through improvement of the processing process, and thus the overall manufacturing process This complexity is disadvantageous.

본 고안은 이와 같은 문제점을 해결하기 위한 것으로, 전체적인 부피가 대폭 축소된 집적 회로 칩 패키지를 제공하는 데 그 목적이 있다.The present invention has been made to solve such a problem, and an object thereof is to provide an integrated circuit chip package with a significantly reduced overall volume.

본 고안의 또 다른 목적은 구조가 간단하고, 제조 및 조립이 간편한 집적 회로 칩 패키지를 제공하는 것이다.Yet another object of the present invention is to provide an integrated circuit chip package with a simple structure and easy manufacture and assembly.

이와 같은 목적을 달성하기 위한 본 고안에 따른 집적 회로 칩 패키지는 상부면과 하부면을 포함하며, 상부면에는 다수의 땜납부가 배치되어 있는 적재부 및 다수의 땜납부를 포함하며 적재부 상부면에 부착되는 적어도 하나의 칩, 적재부의 땜납부와 칩상의 땜납부를 전기적으로 연결시키는 다수의 땜납선, 적재부 상부면 둘레에 도포된 접착 물질, 덮개, 적재부와 덮개를 연결함으로써 덮개로 하여금 일정한 거리를 유지하면서 적재부 상부면을 덮도록 하는 이격 장치를 포함한다.An integrated circuit chip package according to the present invention for achieving the above object includes an upper surface and a lower surface, the upper surface includes a mounting portion and a plurality of solder portions disposed on the upper surface and attached to the upper surface of the loading portion At least one chip, a plurality of solder wires electrically connecting the solder portion of the load and the solder portion on the chip, the adhesive material applied around the upper surface of the load, the lid, the lid and the lid being connected to each other so And a spacer to cover the top surface of the stack while retaining.

본 고안의 실질적 구조와 특징에 대한 보다 상세한 이해를 돕기 위하여 아래와 같은 실시예를 들어 도면과 함께 상세히 설명한다.In order to better understand the actual structure and features of the subject innovation will be described in detail with reference to the following examples.

도 1은 통상적인 집적 회로 칩 패키지이고,1 is a typical integrated circuit chip package,

도 2는 또 다른 통상적인 집적 회로 칩 패키지이고,2 is another conventional integrated circuit chip package,

도 3은 본 고안에 따른 제1 실시예의 사시도이고,3 is a perspective view of a first embodiment according to the present invention,

도 4는 도 3의 4-4를 자른 단면도이고,4 is a cross-sectional view taken along line 4-4 of FIG. 3;

도 5는 본 고안에 따른 제1 실시예의 정면도이고,5 is a front view of a first embodiment according to the present invention,

도 6은 본 고안에 따른 제2 실시예의 단면도이고,6 is a cross-sectional view of a second embodiment according to the present invention,

도 7은 본 고안에 따른 제3 실시예의 단면도이고,7 is a cross-sectional view of a third embodiment according to the present invention,

도 8은 본 고안에 따른 제4 실시예의 단면도이고,8 is a cross-sectional view of a fourth embodiment according to the present invention,

도 9는 본 고안에 따른 제5 실시예의 단면도이고,9 is a cross-sectional view of a fifth embodiment according to the present invention,

도 10은 본 고안에 따른 제6 실시예의 단면도이고,10 is a cross-sectional view of a sixth embodiment according to the present invention,

도 11은 본 고안에 따른 제7 실시예의 단면도이다.11 is a cross-sectional view of a seventh embodiment according to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

제1 실시예First embodiment

30. 패키지 31. 적재부 31a. 상부면30. Package 31. Loaded section 31a. Upper surface

31b. 하부면 31c. 땜납부 32. 칩31b. Lower surface 31c. Solder part 32. Chip

32b. 땜납부 33. 땜납선 34. 접착 물질32b. Solder section 33. Solder wire 34. Adhesive material

35. 덮개 35a. 상부면 35b. 하부면35. Cover 35a. Top face 35b. Bottom

36. 이격 장치 36a. 4 위치 고정 기둥 37. 연결 장치36. Spacer 36a. 4 position fixing column 37.

37a. 관통 구멍37a. Through hole

제2 실시예Second embodiment

40. 패키지 42. 위치 고정 기둥 44. 적재부40. Package 42. Positioning column 44. Loading section

44a. 위치 고정 구멍 46. 덮개44a. Positioning holes 46. cover

제3 실시예Third embodiment

50. 패키지 52. 적재부 52a. 위치 고정 구멍50. Package 52. Load 52a. Positioning holes

54. 위치 고정 기둥54. Position Fixed Column

제4 실시예Fourth embodiment

60. 패키지 61. 적재부 62. 칩60.Package 61.Load 62.Chip

63. 땜납선 64. 접착 물질 65. 덮개63. Solder wire 64. Adhesive material 65. Cover

65a. 상부면 65b. 하부면 65d. 관통 구멍65a. Upper surface 65b. Bottom surface 65d. Through hole

65e. 렌즈 66. 이격 장치 66a. 프레임65e. Lens 66. Spacer 66a. frame

66b. 상단 65c. 하단 67. 연결 장치66b. Top 65c. Bottom 67. Connecting device

67a. 관통 구멍 67b. 납땜볼67a. Through hole 67b. Solder ball

제5 실시예Fifth Embodiment

70. 패키지 71. 적재부 72. 칩70.Package 71.Load 72.Chip

73. 땜납선 74. 접착 물질 75. 덮개73. Solder wire 74. Adhesive material 75. Cover

75a. 상부면 75b. 하부면 75c. 나사 구멍75a. Upper surface 75b. Bottom surface 75c. Screw holes

75d. 렌즈 75f. 경통 75g. 렌즈75d. Lens 75f. Barrel 75 g. lens

76. 이격 장치 76a. 프레임 76b. 상단76. Spacer 76a. Frame 76b. Top

76c. 하단 76d. 오목부 77. 연결 장치76c. Bottom 76d. Recess 77.

77a. 리드 77b. 리드의 일단(一端) 77c. 리드의 다른 일단(一端)77a. Lead 77b. One end of the lead 77c. The other end of the lead

제6 실시예Sixth embodiment

80. 패키지 81. 적재부 82. 칩80. Package 81. Load 82. Chip

83. 땜납선 84. 접착 물질 85. 덮개83. Solder wire 84. Adhesive material 85. Cover

86. 이격 장치 86a. 하단 86b. 오목부86. Spacer 86a. Bottom 86b. Recess

87. 연결 장치 87a. 리드 87b. 리드의 일단87. Connection devices 87a. Lead 87b. One end of the lead

87c. 리드의 다른 일단87c. The other end of the lead

제7 실시예Seventh embodiment

90. 패키지 91. 적재부 91a. 전자 부품90. Package 91. Loading 91a. Electronic parts

92. 칩 93. 땜납선 94. 접착 물질92. Chip 93. Solder wire 94. Adhesive material

95. 덮개 96. 이격 장치 97. 연결 장치95. Cover 96. Spacer 97. Attachment

도 3 내지 도 5에 도시한 바와 같이, 본 고안의 제1 실시예에 따른 집적 회로 칩 패키지(30)는 적재부(31), 칩(32), 다수의 땜납선(33), 접착 물질(34), 덮개(35), 이격 장치(36) 및 연결 장치(37)를 포함한다.3 to 5, the integrated circuit chip package 30 according to the first exemplary embodiment of the present invention may include a mounting part 31, a chip 32, a plurality of solder wires 33, and an adhesive material ( 34), lid 35, spacer 36 and connecting device 37.

적재부(31)는 플라스틱 유리 섬유 강화 플라스틱 또는 도자기 등의 재질로 이루어진 인쇄 회로 보드(Printed Circuit Board; PCB)이고, 상부면과 하부면을 포함하며, 상부면(31a)의 둘레에는 다수의 땜납부(31c)가 배치되어 있다.The loading part 31 is a printed circuit board (PCB) made of a material such as plastic glass fiber reinforced plastic or ceramics, and includes an upper surface and a lower surface, and a plurality of solders are formed around the upper surface 31a. The payment part 31c is arrange | positioned.

칩(32)은 적재부(31) 상부면(31a)의 중앙부에 부착되며, 칩(32) 표면은 다수의 땜납부(32b)를 포함한다.The chip 32 is attached to the central portion of the upper surface 31a of the loading portion 31, and the surface of the chip 32 includes a plurality of solder portions 32b.

각 땜납선(33)은 금 또는 알루미늄 등의 재질로 이루어지며, 라인 배치기(配置機)(도시하지 않음)에 의하여 일단(一端)은 칩(32)상의 땜납부(32b)에 연결되고, 다른 일단(一端)은 적재부(31)상의 땜납부(31c)에 연결된다.Each solder wire 33 is made of a material such as gold or aluminum, and one end is connected to the solder portion 32b on the chip 32 by a line arranger (not shown). One end is connected to the solder part 31c on the mounting part 31.

접착 물질(34)은 실리콘, 에폭시, 아크릴, 폴리아미드, 저용융점 유리 또는 양면 테이프 등의 재질로 이루어질 수 있으며, 접착 물질(34)은 적재부(31) 상부면(31a)에 배치되어 각 땜납선(33)과 적재부(31) 땜납부(31c)가 연결되는 부위를 덮고 보호한다.The adhesive material 34 may be made of a material such as silicone, epoxy, acrylic, polyamide, low melting glass or double-sided tape, and the adhesive material 34 is disposed on the upper surface 31a of the loading part 31 so that each solder may be used. The line 33 and the mounting portion 31 cover and protect the portion where the solder portion 31c is connected.

덮개(35)는 불투명한 플라스틱, 금속 또는 투명한 유리ㆍ플라스틱 등의 재질로 이루어진 판상 부재이고, 상부면(35a)과 하부면(35b)을 포함한다.The lid 35 is a plate member made of a material such as opaque plastic, metal or transparent glass and plastic, and includes an upper surface 35a and a lower surface 35b.

이격 장치(36)의 주요한 기능은 적재부(31)와 덮개(35)를 연결함으로써 덮개(35)로 하여금 일정한 거리를 두고 적재부(31)의 상부면(31a)을 덮도록 하는 것이다. 본 실시예에서 이격 장치(36)는 4개의 위치 고정 기둥(36a)을 포함하며, 각 위치 고정 기둥(36a)의 일단은 덮개(35) 하부면(35b)의 4개의 모서리와 일체로 연결되며, 각 위치 고정 기둥(36a)의 다른 일단은 적재부(31) 상부면(31a)에 연결되어 덮개(35)의 하부면(35b) 둘레와 접착 물질(34)이 부착하도록 함으로써 칩(32)과 외부를 격리시키고, 칩(32)이 외부로부터의 충격으로 인하여 파손되거나 이물질로 인하여 오염되는 것을 방지한다.The main function of the spacer 36 is to connect the loading portion 31 and the lid 35 so that the lid 35 covers the upper surface 31a of the loading portion 31 at a certain distance. In the present embodiment, the spacer 36 includes four positioning pillars 36a, one end of each positioning pillar 36a is integrally connected to the four corners of the lower surface 35b of the cover 35. The other end of each of the position fixing pillars 36a is connected to the upper surface 31a of the loading part 31 so that the circumference of the lower surface 35b of the cover 35 and the adhesive material 34 attach to the chip 32. It isolates the outside and the outside, and prevents the chip 32 from being damaged or contaminated by foreign matter due to the impact from the outside.

연결 장치(37)의 주요한 기능은 적재부상의 땜납부(31c)를 외부와 전기적으로 연결시켜 주는 것이다. 본 실시예에서 연결 장치(37)는 적재부(31) 주변에 배치되어 적재부(31) 상부면(31a)의 땜납부(31c)와 적재부(31) 하부면(31b)을 관통하는 다수의 관통 구멍(37a)(through hole)이며, 이로써 패키지(30)는 납땜을 통하여 외부 회로 보드(도시하지 않음)와 전기적으로 연결된다.The main function of the connecting device 37 is to electrically connect the solder portion 31c on the mounting portion with the outside. In the present embodiment, the connecting device 37 is disposed around the loading part 31 and passes through the solder part 31c and the lower part 31b of the loading part 31 of the upper surface 31a of the loading part 31. Through hole 37a, whereby the package 30 is electrically connected to an external circuit board (not shown) through soldering.

이와 같은 구조를 통하여 집적 회로 칩 패키지(30), 적재부(31)의 상부면(31a) 둘레는 개방된 공간을 형성하여 라인 배치기가 자유롭게 이동할 수 있을 뿐만 아니라 적재부(31) 면적이 최대로 축소되어 칩(32) 면적과 근사하게 되므로 패키지(30)의 전체적인 부피가 대폭 작아져 칩 크기 패키지화의 목적을 달성한다. 또한 적재부(31)는 통상적인 인쇄 회로 보드를 사용할 수 있으므로 별도의 가공이 필요 없어 전체적인 구조가 간단하고 조립도 더욱 간편하다.Through such a structure, an open space is formed around the upper surface 31a of the integrated circuit chip package 30 and the stacking unit 31 so that the line arranger can move freely and the stacking unit 31 has the maximum area. Since the size is reduced to approximate the area of the chip 32, the overall volume of the package 30 is significantly reduced, thereby achieving the purpose of chip size packaging. In addition, since the loading unit 31 may use a conventional printed circuit board, no separate processing is required, and thus the overall structure is simple and assembly is more simple.

도 6에서 도시한 바와 같이, 본 고안의 제2 실시예에 따른 집적 회로 칩 패키지(40) 구조는 앞서의 실시예와 대체로 유사하다. 유일한 차이점은 다음과 같다.As shown in FIG. 6, the structure of the integrated circuit chip package 40 according to the second embodiment of the present invention is largely similar to the previous embodiment. The only difference is:

이격 장치의 위치 고정 기둥(42)의 일단은 적재부(44) 상부면의 오목한 위치 고정 구멍(44a)에 끼워져 설치되어, 덮개(46)를 적재부(44)상에 안정적으로 덮도록 한다.One end of the position fixing column 42 of the spacer device is fitted into the concave position fixing hole 44a of the upper surface of the mounting portion 44 so as to cover the lid 46 on the mounting portion 44 stably.

도 7에서 도시한 바와 같이, 본 고안의 제3 실시예에 따른 집적 회로 칩 패키지(50) 구조는 앞서의 실시예와 대체로 유사하다. 유일한 차이점은 다음과 같다.As shown in FIG. 7, the structure of the integrated circuit chip package 50 according to the third embodiment of the present invention is largely similar to the above embodiment. The only difference is:

적재부(52)에는 적재부(52)의 상부면과 하부면을 관통하는 위치 고정구멍(52a)이 설치되어 있으며, 이격 장치의 위치 고정 기둥(54)의 일단은 위치 고정 구멍(52a)을 관통하여 적재부(52) 하부면에 돌출되어 패키지(50)를 외부 인쇄 회로 보드에 설치할 때의 위치 고정점이 된다.The mounting portion 52 is provided with a position fixing hole 52a that penetrates the upper and lower surfaces of the mounting portion 52, and one end of the position fixing column 54 of the spacer device has a position fixing hole 52a. It penetrates and protrudes on the lower surface of the mounting portion 52 to become a position fixing point when installing the package 50 to an external printed circuit board.

도 8에 도시한 바와 같이, 본 고안의 제4 실시예에 따른 집적 회로 칩 패키지(60)는 주로 적재부(61), 영상용 칩(62), 다수의 땜납선(63), 접착 물질(64), 덮개(65), 이격 장치(66) 및 연결 장치(67)를 포함한다. 본 실시예와 다른 실시예와의 차이점은 다음과 같다.As shown in FIG. 8, the integrated circuit chip package 60 according to the fourth embodiment of the present invention mainly includes a mounting portion 61, an imaging chip 62, a plurality of solder wires 63, and an adhesive material ( 64, cover 65, spacer 66, and connecting device 67. The difference between this embodiment and another embodiment is as follows.

덮개(65)는 상부면(65a), 하부면(65b) 및 상부면(65a)과 하부면(65b)을 관통하는 관통 구멍(65d)을 포함하며, 관통 구멍(65d)에는 다수의 렌즈(65e)가 설치되어 있고, 렌즈(65e)를 통하여 광선은 칩(62)상에 조사된다.The lid 65 includes an upper surface 65a, a lower surface 65b, and a through hole 65d penetrating through the upper surface 65a and the lower surface 65b, and the through hole 65d includes a plurality of lenses ( 65e is provided, and light rays are irradiated onto the chip 62 through the lens 65e.

또한 이격 장치(66)는 프레임(66a)이며, 상단(66b)은 덮개(65)의 하부면 (65b)에 연결되고 프레임(66a)의 하단(65c)은 접착 물질(64)과 연결되어 고정된다.The spacer 66 is also a frame 66a, the top 66b is connected to the bottom surface 65b of the cover 65 and the bottom 65c of the frame 66a is connected to and fixed with the adhesive material 64. do.

본 실시예에서 연결 장치(67)는 적재부(61)의 상부면 땜납부와 적재부(61) 하부면의 다수의 관통 구멍(67a)(through hole)을 전기적으로 연결시키고, 적재부(61) 하부면에 배치되어 각 관통 구멍(67a)과 전기적으로 연결되는 다수의 땜납볼(67b)(solder ball)을 포함한다.In this embodiment, the connecting device 67 electrically connects the upper surface solder portion of the loading portion 61 and the plurality of through holes 67a (through holes) of the lower surface of the loading portion 61, and the loading portion 61. And a plurality of solder balls 67b disposed on the bottom surface and electrically connected to the respective through holes 67a.

도 9에서 도시한 바와 같이, 본 고안의 제5 실시예에 따른 집적 회로 칩 패키지(70)는 주로 적재부(71), 영상용 칩(72), 다수의 땜납선(73), 접착 물질(74), 덮개(75), 이격 장치(76) 및 연결 장치(77)를 포함한다. 본 실시예와 다른 실시예와의 차이점은 다음과 같다.As shown in FIG. 9, the integrated circuit chip package 70 according to the fifth embodiment of the present invention mainly includes a loading unit 71, an imaging chip 72, a plurality of solder wires 73, and an adhesive material ( 74, a cover 75, a spacer 76 and a connecting device 77. The difference between this embodiment and another embodiment is as follows.

덮개(75)는 상부면(75a)과 하부면(75b)을 관통하는 나사 구멍(75c)과 렌즈(75d)를 포함한다. 렌즈(75d)는 경통(75f)과 경통(75f) 내에 설치된 렌즈(75g)를 포함하며, 경통(75f)은 나사 구멍(75c)과 나사 결합한다. 여기서 또한 설명할 것은 렌즈(75d)가 나사 결합 방식으로 나사 구멍(75c)과 연결되어 렌즈(75d)와 칩(72) 사이의 거리(초점거리)를 편리하게 조절할 수 있으나 기타 고정 방법도 채용할 수 있다는 것이다.The lid 75 includes a screw hole 75c and a lens 75d penetrating the upper surface 75a and the lower surface 75b. The lens 75d includes a barrel 75f and a lens 75g provided in the barrel 75f, and the barrel 75f is screwed with the screw hole 75c. Also described here, the lens 75d is connected to the screw hole 75c by a screwing method so that the distance (focal length) between the lens 75d and the chip 72 can be conveniently adjusted, but other fixing methods may be employed. Can be.

또한 본 실시예에서 이격 장치(76)는 프레임(76a)이며, 상단(76b)은 덮개(75) 하부면(75b)과 연결되고, 하단(76c)은 적재부(71) 상부면에 연결되며, 프레임(76a)은 적재부(71)와 인접하는 위치에 접착 물질(74)을 수납할 수 있는 오목부(76d)를 포함한다.In addition, in the present embodiment, the spacer 76 is a frame 76a, the top 76b is connected to the lower surface 75b of the cover 75, and the bottom 76c is connected to the upper surface of the loading part 71. The frame 76a includes a recess 76d capable of storing the adhesive material 74 at a position adjacent to the mounting portion 71.

또한 본 실시예에서 연결 장치(77)는 다수의 금속 리드(77a)를 포함하며, 각 리드(77a)의 일단(77b)은 적재부(71) 상부면의 땜납부와 전기적으로 연결되고, 다른 일단(77c)은 적재부(71) 외부에 위치하며 일정한 형태로 만곡되어 있다.In addition, in the present embodiment, the connection device 77 includes a plurality of metal leads 77a, one end 77b of each lead 77a is electrically connected to the solder portion of the upper surface of the loading portion 71, and the other One end 77c is located outside the mounting portion 71 and is curved in a predetermined form.

도 10에 도시한 바와 같이, 본 고안의 제6 실시예에 따른 집적 회로 칩 패키지(80)는 주로 적재부(81), 영상용 칩(82), 다수의 땜납선(83), 접착 물질(84), 덮개(85), 이격 장치(86) 및 연결 장치(87)를 포함한다. 본 실시예와 다른 실시예와의 차이점은 다음과 같다.As shown in FIG. 10, the integrated circuit chip package 80 according to the sixth embodiment of the present invention mainly includes a mounting portion 81, an imaging chip 82, a plurality of solder wires 83, and an adhesive material ( 84), lid 85, spacer 86 and connecting device 87. The difference between this embodiment and another embodiment is as follows.

본 실시예에서 연결 장치(87)는 다수의 금속 리드(87a)를 포함하며, 각 리드(87a)의 일단(87b)은 적재부(81) 상부면에 부착되어 각 칩(82) 둘레에 위치하고 각 리드(87a)의 일단(87b)에는 땜납부(도시하지 않음)를 포함하고, 이 땜납부를통하여 땜납선(83)과 연결되며, 리드(87a)의 다른 일단(87c)은 적재부(81) 외부에 위치하며 일정한 형태로 만곡되어 있다.In the present embodiment, the connecting device 87 includes a plurality of metal leads 87a, and one end 87b of each lead 87a is attached to the upper surface of the loading part 81 and positioned around each chip 82. One end 87b of each lead 87a includes a solder portion (not shown), and is connected to the solder wire 83 through the solder portion, and the other end 87c of the lead 87a is placed on the mounting portion 81. ) It is located outside and is curved in a certain shape.

또한 이격 장치(86)의 하단(86a)은 리드의 일단(87b)에 연결되고, 하단(86a)은 접착 물질(84)을 수납하는 오목부(86b)를 포함한다.The lower end 86a of the spacer 86 is also connected to one end 87b of the lead, and the lower end 86a includes a recess 86b for receiving the adhesive material 84.

도 11에 도시한 바와 같이, 본 고안의 제7 실시예에 따른 집적 회로 칩 패키지(90)는 주로 적재부(91), 영상용 칩(92), 다수의 땜납선(93), 접착 물질(94), 덮개(95), 이격 장치(96) 및 연결 장치(97)를 포함한다. 본 실시예와 다른 실시예와의 차이점은 다음과 같다.As shown in FIG. 11, the integrated circuit chip package 90 according to the seventh exemplary embodiment of the present invention mainly includes a mounting part 91, an imaging chip 92, a plurality of solder wires 93, and an adhesive material ( 94, cover 95, spacer 96 and connecting device 97. The difference between this embodiment and another embodiment is as follows.

적재부(91) 상부면에는 다수의 전자 부품(91a)이 배치되어 있으며, 각 전자 부품(91a)은 적재부(91) 상부면의 땜납부(도시하지 않음)와 전기적으로 연결되어 패키지(90)가 일정한 기능을 갖는 모듈로 사용된다.A plurality of electronic components 91a are disposed on an upper surface of the stacking portion 91, and each of the electronic components 91a is electrically connected to a solder portion (not shown) on the upper surface of the stacking portion 91 so as to provide a package 90. ) Is used as a module with certain functions.

상술한 바와 같이, 본 고안에 따른 집적 회로 칩 패키지는 부피가 작고 구조가 간편한 장점이 있으므로, 본 고안은 실용성과 진보성을 구비하고 있다.As described above, the integrated circuit chip package according to the present invention has the advantages of small volume and simple structure, the present invention is equipped with practicality and progress.

Claims (19)

상부면과 하부면을 포함하며, 상기 상부면에는 다수의 땜납부가 배치되어 있는 적재부;A loading part including an upper surface and a lower surface, the plurality of soldering parts being disposed on the upper surface; 다수의 땜납부를 포함하며, 상기 적재부 상부면에 부착되는 적어도 1개의 칩;At least one chip including a plurality of solder portions and attached to an upper surface of the loading portion; 상기 적재부상의 땜납부와 상기 칩상의 땜납부를 전기적으로 연결시키는 다수의 땜납선;A plurality of solder wires electrically connecting the solder portion on the mounting portion and the solder portion on the chip; 상기 적재부의 상부면 둘레에 도포하는 접착 물질;An adhesive material applied around the upper surface of the loading portion; 덮개; 및cover; And 상기 적재부와 상기 덮개를 연결하며, 상기 덮개로 하여금 일정한 거리를 유지하면서 상기 적재부의 상부면을 덮도록 하는 이격 장치A spacer that connects the loading portion and the lid and causes the lid to cover an upper surface of the loading portion while maintaining a constant distance 를 포함하는 집적 회로 칩 패키지.Integrated circuit chip package comprising a. 제1항에 있어서,The method of claim 1, 상기 접착 물질을 상기 적재부 상부면 둘레에 도포하는 경우, 상기 땜납선과 상기 적재부 상부면의 땜납부가 연결되는 부위를 덮고 보호하는 것을 특징으로 하는 집적 회로 칩 패키지.When the adhesive material is applied around the upper surface of the mounting portion, the integrated circuit chip package, characterized in that to cover and protect the solder wire and the portion where the solder portion of the upper surface of the loading portion is connected. 제1항에 있어서,The method of claim 1, 상기 덮개는 상기 접착 물질과 부착되는 것을 특징으로 하는 집적 회로 칩 패키지.And wherein the cover is attached to the adhesive material. 제1항에 있어서,The method of claim 1, 상기 이격 장치는 상기 적재부와 상기 덮개 사이에 끼워져 고정되는 적어도 1개의 위치 고정 기둥을 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.The spacer device includes at least one position fixing pillar that is sandwiched between the mounting portion and the cover fixed. 제4항에 있어서,The method of claim 4, wherein 상기 적재부 상부면에는 오목한 형태로 적어도 1개의 위치 고정 구멍이 형성되어 있으며, 상기 위치 고정 기둥의 일단은 상기 위치 고정 구멍에 끼워져 고정되는 것을 특징으로 하는 집적 회로 칩 패키지.At least one positioning hole is formed in the upper surface of the loading portion in a concave shape, and one end of the positioning column is fitted into the positioning hole to be fixed. 제4항에 있어서,The method of claim 4, wherein 상기 적재부에는 상기 적재부 상부면과 하부면을 관통하는 위치 고정 구멍이 적어도 1개 이상이 설치되어 있으며, 상기 위치 고정 기둥의 일단은 상기 위치 고정 구멍을 관통하여 상기 적재부 하부면에 돌출되는 것을 특징으로 하는 집적 회로 칩 패키지.At least one or more position fixing holes penetrating the upper and lower surfaces of the loading portion are installed in the loading portion, and one end of the positioning pillar protrudes from the lower surface of the loading portion through the positioning hole. Integrated circuit chip package, characterized in that. 제1항에 있어서,The method of claim 1, 상기 이격 장치는 상기 적재부와 상기 덮개 사이에 끼워져 고정되는 프레임을 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.The spacer device comprises a frame fitted between the mounting portion and the cover is fixed to the integrated circuit chip package. 제7항에 있어서,The method of claim 7, wherein 상기 프레임은 상기 적재부와 인접하는 위치에 접착 물질을 수납하는 오목부를 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.And the frame includes a recess for receiving an adhesive material at a position adjacent to the stacking portion. 제1항에 있어서,The method of claim 1, 상기 덮개는 투명한 재질로 이루어지는 것을 특징으로 하는 집적 회로 칩 패키지.The cover is an integrated circuit chip package, characterized in that made of a transparent material. 제1항에 있어서,The method of claim 1, 상기 덮개에는 상기 칩이 있는 위치와 대응하며 내부에 적어도 1개의 렌즈가 설치되어 있는 관통 구멍을 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.And the cover includes a through hole corresponding to a position where the chip is located and having at least one lens installed therein. 제1항에 있어서,The method of claim 1, 상기 덮개에는 상기 덮개의 상부면과 하부면을 관통하며 상기 칩과 대응하는 나사 구멍과 경통 및 상기 경통 내에 설치되는 적어도 1개의 렌즈를 포함하며, 상기 경통은 상기 나사 구멍과 나사 결합하는 렌즈를 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.The cover includes a screw hole and a barrel penetrating the upper surface and the lower surface of the cover and installed in the barrel, and the barrel includes a lens screwed with the screw hole. Integrated circuit chip package, characterized in that. 제1항에 있어서,The method of claim 1, 상기 적재부는 플라스틱, 강화 플라스틱, 유리 섬유 또는 도자기 중 하나로 제조되는 것을 특징으로 하는 집적 회로 칩 패키지.And the stacking portion is made of one of plastic, reinforced plastic, glass fiber or ceramics. 제1항에 있어서,The method of claim 1, 상기 접착 물질은 실리콘, 에폭시, 아크릴, 폴리아미드 또는 유리 중 하나로 제조되는 것을 특징으로 하는 집적 회로 칩 패키지.Said adhesive material being made of one of silicon, epoxy, acrylic, polyamide or glass. 제1항에 있어서,The method of claim 1, 상기 접착 물질은 양면 테이프인 것을 특징으로 하는 집적 회로 칩 패키지.And said adhesive material is a double sided tape. 제1항에 있어서,The method of claim 1, 상기 적재부 상부면에는 다수의 전자 부품이 배치되어 있으며, 상기 적재부 상부면에 위치하는 땜납부와 전기적으로 연결되는 것을 특징으로 하는 집적 회로 칩 패키지.A plurality of electronic components are disposed on the upper surface of the mounting portion, the integrated circuit chip package, characterized in that electrically connected to the solder portion located on the upper surface of the loading portion. 제1항에 있어서,The method of claim 1, 상기 적재부상의 땜납부와 상기 적재부 외부를 전기적으로 연결시키는 연결 장치를 추가로 포함하는 것을 특징으로 하는 집적 회로 칩 패키지.And a connection device for electrically connecting the solder portion on the stack and the outside of the stack. 제16항에 있어서,The method of claim 16, 상기 연결 장치는 상기 적재부 둘레에 배치되며, 상기 적재부 상부면땜납부에서 적재부 하부면까지 관통하는 다수의 관통 구멍인 것을 특징으로 하는 집적 회로 칩 패키지.And the connection device is arranged around the loading part and comprises a plurality of through holes penetrating from the loading part upper surface solder part to the loading part bottom surface. 제16항에 있어서,The method of claim 16, 상기 연결 장치는 다수의 관통 구멍과 땜납볼을 포함하며, 상기 각 관통 구멍은 적재부 상부면의 땜납부와 적재부 하부면을 전기적으로 연결시키고, 상기 각 땜납볼은 상기 적재부 하부면에 배치되어 상기 각 관통 구멍과 전기적으로 연결되는 것을 특징으로 하는 집적 회로 칩 패키지.The connecting device includes a plurality of through holes and solder balls, each through hole electrically connecting the solder portion of the upper portion of the loading portion and the lower portion of the loading portion, wherein each of the solder balls is disposed on the lower portion of the loading portion. And electrically connected to each of the through holes. 제16항에 있어서,The method of claim 16, 상기 연결 장치는 다수의 금속 리드이며, 상기 각 리드의 일단은 상기 적재부 상부면에 위치한 땜납부와 전기적으로 연결되고, 다른 일단은 상기 적재부 외부에 위치하며 일정한 형태로 만곡되어 있는 것을 특징으로 하는 집적 회로 칩 패키지.The connecting device is a plurality of metal leads, one end of each lead is electrically connected to the solder portion located on the upper surface of the loading portion, the other end is located outside the loading portion and is curved in a constant shape Integrated circuit chip package.
KR2020010004623U 2001-02-22 2001-02-22 Packing structure of integrated circuit chip KR200235805Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020010004623U KR200235805Y1 (en) 2001-02-22 2001-02-22 Packing structure of integrated circuit chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020010004623U KR200235805Y1 (en) 2001-02-22 2001-02-22 Packing structure of integrated circuit chip

Publications (1)

Publication Number Publication Date
KR200235805Y1 true KR200235805Y1 (en) 2001-09-28

Family

ID=73063158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020010004623U KR200235805Y1 (en) 2001-02-22 2001-02-22 Packing structure of integrated circuit chip

Country Status (1)

Country Link
KR (1) KR200235805Y1 (en)

Similar Documents

Publication Publication Date Title
US11223751B2 (en) Photosensitive assembly and camera module and manufacturing method thereof
US20220094822A1 (en) Photosensitive assembly and camera module and manufacturing method thereof
TW471143B (en) Integrated circuit chip package
US6635953B2 (en) IC chip package
US7521770B2 (en) Image capturing device
US6870208B1 (en) Image sensor module
US5998878A (en) Image sensor assembly and packaging method
US6870238B2 (en) Shielded housing for optical semiconductor component
US20090033789A1 (en) Camera module
US20050073036A1 (en) Overmolded optical package
US20060290802A1 (en) Digital camera module with small sized image sensor chip package
US6940058B2 (en) Injection molded image sensor module
US6876544B2 (en) Image sensor module and method for manufacturing the same
US8248514B1 (en) Camera module having image sensing module with passive components
US7012315B1 (en) Frame scale package using contact lines through the elements
US7511261B2 (en) Image sensor module structure with lens holder having vertical inner and outer sidewalls
US6967400B2 (en) IC chip package
US20040150740A1 (en) Miniaturized image sensor module
US20070034772A1 (en) Image sensor chip package
US20080203512A1 (en) Image sensor chip package
KR200235805Y1 (en) Packing structure of integrated circuit chip
US7566965B2 (en) Semiconductor module
US20070272846A1 (en) Image chip package structure and the method of making the same
US6939456B2 (en) Miniaturized image sensor module
US20070138585A1 (en) Image sensor package

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100526

Year of fee payment: 10

EXPY Expiration of term