KR200225152Y1 - Abnormal screen elimination circuit during monitor frequency conversion - Google Patents
Abnormal screen elimination circuit during monitor frequency conversion Download PDFInfo
- Publication number
- KR200225152Y1 KR200225152Y1 KR2019960006769U KR19960006769U KR200225152Y1 KR 200225152 Y1 KR200225152 Y1 KR 200225152Y1 KR 2019960006769 U KR2019960006769 U KR 2019960006769U KR 19960006769 U KR19960006769 U KR 19960006769U KR 200225152 Y1 KR200225152 Y1 KR 200225152Y1
- Authority
- KR
- South Korea
- Prior art keywords
- monitor
- screen
- frequency conversion
- voltage
- abnormal
- Prior art date
Links
Landscapes
- Television Systems (AREA)
Abstract
본 고안은 모니터의 수평, 수직 주파수 변환시 화면상의 이상 화면 발생을 제거시키는 회로에 관한 것으로, 현재 양산되고 있는 모니터 제품들이 점차 고도에 기술로 옮겨짐에 따라 사용 주파수가 넓어지고, 모니터의 주파수 전환이 자주 이루어질 뿐만 아니라 이때 사용자가 화면의 이상 화면 발생에 따른 제품의 고장 여부에 대한 불안감 및 제품의 신뢰감이 저하되는 문제점이 있어, 주파수 변환시 비디오카드에서 이상 펄스가 발생하여 모니터의 화면이 이상해질 경우 순간적으로 화면을 어둡게 하여 사용자가 볼 수 없도록 함으로써, 안정된 모니터로서의 이미지를 제고할 수 있도록 하였다.The present invention relates to a circuit that eliminates anomaly on the screen during horizontal and vertical frequency conversion of the monitor. As the monitor products that are being mass-produced are gradually shifted to high technology, the frequency of use becomes wider and the frequency of the monitor frequently changes. In addition, there is a problem that the user is anxious about the failure of the product due to the occurrence of the abnormal screen of the screen and the reliability of the product is deteriorated, and when the screen of the monitor becomes abnormal because an abnormal pulse occurs in the video card during frequency conversion By darkening the screen so that users cannot see it, it is possible to enhance the image as a stable monitor.
Description
제1도는 본 고안의 회로도이다.1 is a circuit diagram of the present invention.
본 고안은 모니터 주파수 변환시 이상화면 제거회로에 있어서, 특히 모니터의 수평, 수직 주파수 전환시 화면상의 이상 화면 발생을 제거시키는 회로에 관한 것이다.The present invention relates to a circuit for removing an abnormal screen on the screen when the monitor frequency conversion, in particular, when switching the horizontal and vertical frequency of the monitor.
일반적으로 현재 양산되고 있는 모니터 제품들이 점차 고도의 기술로 옮겨 감에 따라 사용 주파수가 넓어지고 소프트웨어의 다량 보급으로 더 많은 수상관의 화면 높이와 같은 거리에서 화면을 보았을 때 스크린상에서 식별할 수 있는 최대 래스터의 개수를 말하는 분해능을 사용함으로써, 주파수 전환이 아주 이루어지게 되는데, 이때 사용자가 화면의 이상화면 발생에 따른 제품 고장 여부에 대한 불안감 및 제품의 신뢰감이 저하되는 문제점이 있다.In general, as monitor products in mass production are increasingly moving to higher technology, the frequency of use increases, and the widespread use of software increases the maximum discernible on the screen when viewed at the same distance as the screen height of more water pipes. By using the resolution to say the number of the raster, the frequency conversion is made very, at this time, there is a problem that the user is anxious about the product failure due to the occurrence of the abnormal screen and the reliability of the product is reduced.
본 고안은 상기와 같은 문제점을 해결코자 하는 것으로, 모니터 사용 중의 주파수 변환시 오동작으로 인해 비디오카드에서 이상 펄스가 발생하여 모니터의 화면이 일그러(이상해)질 경우 화면의 밝기를 순간적으로 어둡게 하여 사용자가 볼 수 없도록 하여 안정된 모니터로서의 이미지를 제고하도록 함을 특징으로 한다.The present invention is intended to solve the above problems, and if the monitor screen is distorted due to a malfunction in the frequency conversion during use of the monitor, the screen of the monitor is distorted. It is characterized by the fact that the image as a stable monitor is prevented.
이하 도면을 참조하여 설명하면 다음과 같다.A description with reference to the drawings as follows.
본 고안 모니터의 주파수 변환시 이상화면 제거회로는 제1도에 도시한 바와 같이, 저항, 콘덴서, 다이오드, 트랜지스터로 이루어진다.The abnormal screen elimination circuit for frequency conversion of the monitor of the present invention is composed of a resistor, a capacitor, a diode, and a transistor, as shown in FIG.
즉, 전압에 대한 바이어스 저항(R1,R2,R3,R4,R5,R6,R7,R8)과; 충방전 콘덴서인 C1, C2와; 노이즈 방지 퓔터링 콘덴서인 C3와; -전압으로 -135V 정도의 전압을 갖는 G1과; Q3 베이스 전류를 Q2로 순방향 걸어 주는데, Q2에 전류를 Q3에 피드백 되지 못하게 하기 위한 다이오드 D1과; 일정한 전압이 걸리면 베이스에 전류가 가해지는 만큼 전류를 턴-온(Turn-on)시키고, 실질적으로 전압이 인가되는 트랜지스터 Q3와; 입력되는 전압 -135V에서 컨트롤되어 유기전압이 흘러 들어가는 트랜지스터 Q4와; 턴-온 타임(Turn-on Time)을 느리게 하여 밝기가 차단되는 시간을 길게 하므로 이상화면이 보이지 않게 하는 트랜지스터 Q2 및; 비디오 카드에서 모니터로 수평/수직 동기신호가 입력되지 않을 때 엑티브 로우(active low)로 동작하게 되며, 이때 에미터는 하이(high)로 동작하게 되는 트랜지스터 Q1으로 구성된다.That is, bias resistors R1, R2, R3, R4, R5, R6, R7, and R8 with respect to voltage; C1 and C2 which are charge / discharge capacitors; C3, which is an anti-noise filtering capacitor; G1 having a voltage of about -135V as -voltage; Forward the Q3 base current to Q2, diode D1 for preventing the current from being fed back to Q3; A transistor Q3 that turns on the current as much as a current is applied to the base when a constant voltage is applied, and the voltage is substantially applied; A transistor Q4 that is controlled at an input voltage of -135V and flows an induced voltage; A transistor Q2 which slows down the turn-on time and lengthens the time for which brightness is cut off so that an abnormal screen is not displayed; When no horizontal / vertical sync signal is input from the video card to the monitor, it is active low, and the emitter consists of transistor Q1, which is operated high.
상기와 같이 구성된 본 고안의 중심적인 동작을 설명하면, 비디오 카드에서 모니터로 수평/수직 동기신호가 입력되지 않을 때 Q1의 베이스(Base)(포인트1)가 엑티브 로우(Active low) 동작하게 되며, 이때 Q1의 에미터는 하이(high)로 동작하게 되는데, Q1의 컬렉터가 하이(high)가 되면 Q2가 턴-온(Turn-on)하지 못하므로 G1 전압이 로우(low)로 동작되어 밝기가 차단(Cut-off)되고 이상화면이 제거된다. 또한 비디오 카드에서 수평/수직신호가 수백 m sec 이하로 이상 펄스가 입력될 때 C1의 충전 시간을 이용하여 Q2의 턴-온(Turn-on)시간을 느리게 하여 밝기가 차단되는 시간을 길게 하므로 이상화면이 보이지 않도록 하는 것이다. 그리고, Q3는 베이스 쪽으로 실질적인 전압이 인가되는데, 이때 다이오드(D1)는 Q2의 전류를 Q3로 피드백되지 못하게 순방향을 걸어주고, Q4로 흘러 들어가는 전압 -135V(R8)에서 컨트롤되어 유기 전압이 흘러 들어간다.Referring to the central operation of the present invention configured as described above, when the horizontal / vertical synchronization signal is not input from the video card to the monitor, the base (point 1) of Q1 is active low (Active low) operation, At this time, the emitter of Q1 operates high. When the collector of Q1 becomes high, Q2 is not turned on, so the G1 voltage is operated low and the brightness is blocked. (Cut-off) and the abnormal screen is removed. In addition, when the horizontal / vertical signal is less than several hundred msec from the video card, the turn-on time of Q2 is slowed down by using the charging time of C1, which increases the time that the brightness is cut off. This is to make the screen invisible. In addition, Q3 is applied with a substantial voltage toward the base, at which time diode D1 passes forward the current of Q2 back to Q3 and is controlled at the voltage -135V (R8) flowing into Q4, where the induced voltage flows. .
이상에서 설명한 바와 같이 본 고안은 주파수 변환시 비디오카드에서 이상 펄스가 발생하여 모니터의 화면이 이상해질 경우 순간적으로 화면을 어둡게 하여 사용자가 볼 수 없도록 함으로써, 안정된 모니터로서의 이미지를 제고할 수 있도록 하였다.As described above, in the present invention, when an abnormal pulse occurs in the video card during frequency conversion and the screen of the monitor becomes abnormal, the screen is momentarily darkened so that the user cannot see it, thereby improving the image as a stable monitor.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960006769U KR200225152Y1 (en) | 1996-03-30 | 1996-03-30 | Abnormal screen elimination circuit during monitor frequency conversion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960006769U KR200225152Y1 (en) | 1996-03-30 | 1996-03-30 | Abnormal screen elimination circuit during monitor frequency conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970055840U KR970055840U (en) | 1997-10-13 |
KR200225152Y1 true KR200225152Y1 (en) | 2001-06-01 |
Family
ID=60933836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960006769U KR200225152Y1 (en) | 1996-03-30 | 1996-03-30 | Abnormal screen elimination circuit during monitor frequency conversion |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200225152Y1 (en) |
-
1996
- 1996-03-30 KR KR2019960006769U patent/KR200225152Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970055840U (en) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4056758A (en) | Light spot suppression circuit for a cathode ray tube | |
EP0520312B1 (en) | Television sync and phase detector disable circuit | |
KR200225152Y1 (en) | Abnormal screen elimination circuit during monitor frequency conversion | |
GB1145345A (en) | Compensator | |
KR0137274B1 (en) | Vertical deflection circuit with service mode operation | |
US4749919A (en) | Shutdown circuit for video monitor | |
CA1231180A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
US4042859A (en) | Horizontal deflection circuit of a television receiver with means to eliminate generation of dangerous high potential under faulty condition | |
KR930011507B1 (en) | Tv-receiver having gate pulse generator | |
US5510854A (en) | Device for adjusting the black level of a video signal | |
US3784872A (en) | Scan deflection circuit device | |
US5703444A (en) | Switching device for S correction capacitors | |
US4240114A (en) | Channel selection system for television receiver | |
KR850003486A (en) | Frequency control circuit for video display device | |
KR940002934B1 (en) | Tv screen unstable phenomena protecting circuit for tv receiver | |
JPS62187881A (en) | Horizontal output circuit | |
US3947724A (en) | Variable-frequency sweep generator circuit | |
JP3170643B2 (en) | Television equipment | |
KR0116962Y1 (en) | The first picture stabilization circuit of a monitor | |
KR960007854B1 (en) | Synchronization of television vertical deflection system | |
JPS63245178A (en) | Television receiver | |
KR100270972B1 (en) | A vertical size control circuit of a monitor | |
KR200286991Y1 (en) | Monitor protector circuit | |
JPS5937916B2 (en) | Protection circuit for horizontal circuit of television receiver | |
KR960012942A (en) | Horizontal output transistor protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20051221 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |