KR200205149Y1

KR200205149Y1 - Attenuator

Info

Publication number: KR200205149Y1
Application number: KR2019970035632U
Authority: KR
Inventors: 한동환
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-12-04
Filing date: 1997-12-04
Publication date: 2001-01-15
Also published as: KR19990023273U

Abstract

본 고안은 감쇠기에 관한 것으로, 종래장치는 설계시 면적을 크게 차지하고 또한 일반 표준칩으로 구현하기가 불가능한 문제점이 있었다. 따라서, 본 고안은 입력신호의 중간값을 연산하여 감쇠스텝에 따라 상기 중간값을 소정 시프트하여 출력하는 연산기와; 상기 연산기로부터 스텝수에 해당되는 출력신호를 입력받아 이를 후술할 선택부의 선택신호에 의해 선택하는 멀티플렉서와; 사용자에 의해 선택된 감쇠계수를 구현하기 위한 선택신호를 출력하는 선택부를 포함하여 구성함으로써 하드웨어를 모두 표준칩으로 구현하기 때문에 소형화가 가능하고 또한 감쇠계수를 사용자에 의해 간단하게 선택할 수 있으므로 구현시 설계 하드웨어를 크게 줄일 수 있으며,원하는 감쇠계수를 피이드백 루프를 이용하지 않고 구현함으로써 연산에러가 누적되지 않아 정확한 출력값을 신속하게 얻을 수 있는 효과가 있다.The present invention relates to an attenuator, and the conventional device occupies a large area in design and has a problem that it is impossible to implement with a general standard chip. Accordingly, the present invention includes a calculator for calculating the intermediate value of the input signal and outputting the intermediate value by a predetermined shift according to the attenuation step; A multiplexer which receives an output signal corresponding to the number of steps from the calculator and selects the same by a selection signal of a selection unit to be described later; By including a selector for outputting a selection signal for implementing the attenuation coefficient selected by the user, the hardware can be miniaturized because all hardware is implemented as a standard chip, and the attenuation coefficient can be easily selected by the user. It is possible to greatly reduce the efficiency and by implementing the desired attenuation coefficient without using the feedback loop, it is possible to obtain accurate output quickly because no operation error is accumulated.

Description

Attenuator {ATTENUATOR}

본 고안은 감쇠기에 관한 것으로, 특히 하드웨어의 구성을 집적화함과 아울러 정확하고 신속하게 감쇠계수를 구현할 수 있도록 한 감쇠기에 관한 것이다.The present invention relates to an attenuator, and more particularly, to an attenuator capable of integrating a hardware configuration and implementing an attenuation coefficient accurately and quickly.

현재 많이 사용되어지는 감쇄기는 크게 아나로그용 감쇠기와 디지털용 감쇠기가 있고 상대적으로 상기 디지털용 감쇠기는 노이즈처리가 용이하며, 또한 감쇠기는 일반적으로 멀티미디어 장치에서 볼륨콘트롤등의 기능으로 많이 사용되어진다.The attenuators that are widely used at present are largely analog attenuators and digital attenuators. The digital attenuators are relatively easy to deal with noise, and the attenuators are generally used as functions such as volume control in multimedia devices.

그리고, 대부분의 감쇠기는 감쇠계수는 -6dB 또는 -3dB이며 정밀한 감쇠를 할 경우 -1.5dB인 감쇠계수를 사용한다.Most attenuators use attenuation coefficients of -6dB or -3dB and, for precise attenuation, -1.5dB.

도1은 종래 감쇠기의 구성을 보인 블록도로서, 이에 도시한 바와같이 모든 경우의 감쇄계수가 저장되고 임의의 어드레스신호(ADDRESS)에 의해 저장된 감쇠계수를 클럭신호(CLK)에 따라 동기하여 출력하는 롬(10)과; 상기 롬(10)의 감쇠계수를 입력받아 이를 입력신호(IN)와 승산하는 승산기(11)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.FIG. 1 is a block diagram showing the structure of a conventional attenuator. As shown in FIG. 1, the attenuation coefficients in all cases are stored, and the attenuation coefficients stored by an arbitrary address signal ADDRESS are synchronously outputted according to the clock signal CLK. Romans 10; The multiplier 11 receives the attenuation coefficient of the ROM 10 and multiplies it by the input signal IN. The operation of the conventional apparatus configured as described above will be described.

먼저, 롬(10)은 모든 경우의 감쇠계수를 저장하고 있는데, 감쇠하고자 하는 감쇠계수는 어드레스신호(ADDRESS)에 의해 해당되는 롬(10)의 어드레스로부터 클럭신호(CLK)에 의해 동기되어 출력된다.First, the ROM 10 stores the attenuation coefficients in all cases, and the attenuation coefficients to be attenuated are output in synchronization with the clock signal CLK from the address of the ROM 10 corresponding to the address signal ADDRESS. .

이후, 승산기(11)는 상기 롬(10)의 감쇠계수를 입력받아 이를 입력신호(IN)와 승산하여 출력하는데, 만약 -3dB씩 감쇠하여 최고 -21dB까지 감쇠한다면 상기 롬(10)의 임의의 어드레스에 -3dB에 해당하는 감쇠계수를 저장하고, 마찬가지로 롬(10)의 그 다음 어드레스에 -6dB에 해당하는 감쇠계수를 저장하며, 이후 -21dB까지 상기와 같은 방법으로 해당되는 롬(10)의 어드레스에 감쇠계수를 저장한다.Thereafter, the multiplier 11 receives the attenuation coefficient of the ROM 10 and multiplies it by the input signal IN, and outputs the multiplier 11 if it is attenuated by -3 dB to a maximum of -21 dB. Stores the attenuation coefficient corresponding to -3 dB at the address, and similarly stores the attenuation coefficient corresponding to -6 dB at the next address of the ROM 10, and then to -21 dB in the same manner as above. The attenuation coefficient is stored in the address.

이때, 사용자가 감쇠하고자 하는 양은 어드레스신호(ADDRESS)에 의해 해당되는 롬(10)의 어드레스에 저장되어 있는 감쇠계수가 클럭신호(CLK)에 의해 동기되어 출력된다.At this time, the amount to be attenuated by the user is outputted in synchronization with the clock signal CLK, which is stored in the address of the ROM 10 corresponding to the address signal ADDRESS.

이후, 승산기(11)는 상기 롬(10)으로부터 출력된 감쇠계수를 입력받아 이를 입력신호(IN)와 승산하여 출력한다.Thereafter, the multiplier 11 receives the attenuation coefficient output from the ROM 10 and multiplies it by the input signal IN to output it.

도2는 종래 감쇠기의 다른 실시예의 구성을 보인 블록도로서, 이에 도시된 바와같이 감쇠하고자 하는 양에 따라 제어신호를 출력하는 제어기(20)와; 상기 제어기(20)의 제어신호에 의해 입력신호(IN)와 피이드백되는 연산신호를 승산하는 연산기(21)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.Fig. 2 is a block diagram showing the configuration of another embodiment of the conventional attenuator, and as shown therein, a controller 20 for outputting a control signal according to the amount to be attenuated; It consists of an operator 21 which multiplies the operation signal fed back with the input signal IN by the control signal of the controller 20, and the operation of the conventional apparatus configured as described above will be described.

먼저, 제어기(20)는 감쇠하고자 하는 양에 따라 제어신호를 출력하고, 연산기(21)는 상기 제어신호에 의해 피이드백되는 연산신호와 입력신호(IN)를 입력받아 이를 승산하여 감쇠한다.First, the controller 20 outputs a control signal according to the amount to be attenuated, and the calculator 21 receives arithmetic signal fed back by the control signal and an input signal IN and multiplies it and attenuates it.

여기서, 감쇠계수는 피이드백되는 연산신호의 횟수에 의해 결정된다.Here, the attenuation coefficient is determined by the number of operation signals to be fed back.

그러나, 상기와 같이 동작하는 종래 장치는 승산기 또는 제어기를 구현함으로 인해 설계시 면적을 크게 차지하고 또한 일반 표준칩으로 구현하기가 불가능한 문제점이 있었다.However, the conventional device operating as described above has a problem in that it takes up a large area in design and implements a multiplier or a controller and is impossible to implement with a general standard chip.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 고안은 설계시 하드웨어를 집적화할 수 있고 또한 연산에러가 누적되지 않아 정확한 출력값을 얻을 수 있도록 한 감쇠기를 제공함에 그 목적이 있다.Therefore, the present invention devised in view of the above problems has an object of providing an attenuator that can integrate hardware at the time of design and obtain accurate output value because the operation error does not accumulate.

도1은 종래 감쇠기의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional attenuator.

도2는 종래 감쇠기의 다른 실시예의 구성을 보인 블록도.Figure 2 is a block diagram showing the configuration of another embodiment of a conventional attenuator.

도3은 본 고안 감쇠기의 구성을 보인 블록도.Figure 3 is a block diagram showing the configuration of the subject innovation attenuator.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30:연산기 31:멀티플렉서30: Operator 31: Multiplexer

32:선택부32: selection

상기와 같은 목적을 달성하기 위한 본 발명은 입력신호의 중간값을 연산하여 감쇠스텝에 따라 상기 중간값을 소정 시프트하여 출력하는 연산기와; 상기 연산기로부터 스텝수에 해당되는 출력신호를 입력받아 이를 후술할 선택부의 선택신호에 의해 선택하는 멀티플렉서와; 사용자에 의해 선택된 감쇠계수를 구현하기 위한 선택신호를 출력하는 선택부를 포함하여 구성한 것을 특징으로 한다.The present invention for achieving the above object is an operator for calculating the intermediate value of the input signal and outputs the predetermined shifted intermediate value in accordance with the attenuation step; A multiplexer which receives an output signal corresponding to the number of steps from the calculator and selects the same by a selection signal of a selection unit to be described later; And a selection unit for outputting a selection signal for implementing the attenuation coefficient selected by the user.

이하, 본 고안에 의한 감쇠기의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the operation and effects of the attenuator according to the present invention will be described in detail with reference to the accompanying drawings.

도2는 본 고안 감쇠기의 일실시예의 구성을 보인 블록도로서, 이에 도시한 바와같이 입력신호(INPUT)의 중간값을 연산하여 감쇠스텝에 따라 상기 중간값을 소정 시프트하여 출력하는 연산기(30)와; 상기 연산기(30)로부터 스텝수에 해당되는 출력신호를 입력받아 이를 후술할 선택부(32)의 선택신호에 의해 선택하는 멀티플렉서(31)와; 사용자에 의해 선택된 감쇠계수를 구현하기 위한 선택신호를 출력하는 선택부(32)로 구성한다.FIG. 2 is a block diagram showing an embodiment of an inventive attenuator. As shown in FIG. 2, a calculator 30 calculates an intermediate value of an input signal INPUT and outputs the intermediate value by a predetermined shift according to an attenuation step. Wow; A multiplexer (31) which receives an output signal corresponding to the number of steps from the calculator (30) and selects it by the selection signal of the selecting unit (32) to be described later; And a selection unit 32 for outputting a selection signal for implementing the attenuation coefficient selected by the user.

이와같이 구성한 본 고안의 일실시예의 동작을 설명하면 다음과 같다.Referring to the operation of one embodiment of the present invention configured as described above are as follows.

먼저, 감쇠계수가 -6dB인 경우는 리니어 스케일(LINEAR SCALE)에서 볼때 1/2씩 감쇠시키는 경우와 같으므로 연산기(30)는 신호(INPUT)를 입력받아 이를 소정 처리하여 시프트 라이트를 1 비트씩 하면 되며, -3dB인 경우는 시프트 라이트를 1/2비트씩 해주면 된다.First, when the attenuation coefficient is -6 dB, it is the same as when attenuating by 1/2 when viewed on the linear scale (LINEAR SCALE), so the calculator 30 receives the signal INPUT and processes the predetermined amount by 1 bit. In the case of -3dB, the shift write is performed by 1/2 bit.

그러나, 1/2비트는 존재하지 않으므로 일단 연산기(30)는 +3dB를 가산해 주고 이후 시프트 라이트를 1 비트씩 해주게 되면 -6dB 차이인 -3dB 즉, (-6n+3)dB를 얻을 수 있다.However, since 1/2 bit does not exist, once the operator 30 adds + 3dB and then shifts by 1 bit, -3dB, that is, -6dB difference, that is, (-6n + 3) dB can be obtained. .

이때, 사이값에 해당하는 -6ndB는 연산기(30)의 출력이 아닌 최초 입력(INPUT)을 시프트 라이트하여 얻을 수 있다.In this case, -6ndB corresponding to the inter-value may be obtained by shift-writing the first input INPUT instead of the output of the operator 30.

즉, 연산기(30)는 입력신호(INPUT)보다 작은 출력값(OUT)을 구현할 경우 신호(INPUT)를 입력받아 이를 소정 처리하여 중간값을 연산한후 이 값을 이용하여 감쇠 스텝수 만큼 시프트 라이트하여 해당되는 스텝의 감쇠계수를 멀티플렉서(31)로 출력하고, 반대로 입력신호(INPUT)보다 큰 출력신호(OUT)를 구현할 경우 상기 연산기(30)는 신호(INPUT)를 입력받아 이를 소정 처리하여 중간값을 연산한 후 이 값을 이용하여 감쇠 스텝수 만큼 시프트 레프트하여 해당되는 스텝의 감쇠계수를 상기 멀티플렉서(31)로 출력한다.That is, when the output value OUT smaller than the input signal INPUT is implemented, the operator 30 receives the signal INPUT, processes the predetermined value, calculates an intermediate value, and shifts and writes the number of attenuation steps using the value. When the attenuation coefficient of the corresponding step is output to the multiplexer 31, and conversely, when the output signal OUT larger than the input signal INPUT is implemented, the calculator 30 receives the signal INPUT and processes it to a predetermined value. After the calculation, the value is shifted left by the number of attenuation steps and the attenuation coefficient of the corresponding step is output to the multiplexer 31.

이에따라, 멀티플렉서(31)는 상기 시프트 라이트 또는 시프트 레프트하여 얻어진 데이터를 선택부(32)의 소정 선택신호에 의해 선택하여 원하는 감쇠계수를 구현한다.Accordingly, the multiplexer 31 selects the data obtained by the shift write or the shift left by a predetermined selection signal of the selector 32 to implement a desired attenuation coefficient.

결국, 상기와 같은 방법으로 사용자가 원하는 임의의 감쇠계수를 구현할 수 있다.As a result, the attenuation coefficient desired by the user can be implemented in the above manner.

이상에서 상세히 설명한 바와같이 본 고안은 하드웨어를 모두 표준칩으로 구현하기 때문에 소형화가 가능하고 또한 감쇠계수를 사용자에 의해 간단하게 선택할 수 있으므로 구현시 설계 하드웨어를 크게 줄일 수 있으며,원하는 감쇠계수를 피이드백 루프를 이용하지 않고 구현함으로써 연산에러가 누적되지 않아 정확한 출력값을 신속하게 얻을 수 있는 효과가 있다.As described in detail above, the present invention can be miniaturized because all the hardware is implemented as a standard chip, and the attenuation coefficient can be simply selected by the user, thereby greatly reducing the design hardware at the time of implementation. By implementing without using a loop, operation errors do not accumulate, and thus an accurate output value can be obtained quickly.

Claims

A calculator for calculating an intermediate value of an input signal and outputting the intermediate value by a predetermined shift according to an attenuation step; A multiplexer which receives an output signal corresponding to the number of steps from the calculator and selects the same by a selection signal of a selection unit to be described later; An attenuator comprising a selection unit for outputting a selection signal for implementing the attenuation coefficient selected by the user.

The attenuator of claim 1, wherein the calculator shifts the intermediate value of the input signal by the number of steps when the output value is smaller than the input signal.

The attenuator of claim 1, wherein the calculator shifts the intermediate value of the input signal by the number of steps when the output signal is larger than the input signal.