KR20020091666A - Current sense amplifier circuit having high sensing speed and small signal loss - Google Patents
Current sense amplifier circuit having high sensing speed and small signal loss Download PDFInfo
- Publication number
- KR20020091666A KR20020091666A KR1020010030532A KR20010030532A KR20020091666A KR 20020091666 A KR20020091666 A KR 20020091666A KR 1020010030532 A KR1020010030532 A KR 1020010030532A KR 20010030532 A KR20010030532 A KR 20010030532A KR 20020091666 A KR20020091666 A KR 20020091666A
- Authority
- KR
- South Korea
- Prior art keywords
- pair
- transistors
- current sensing
- input
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
Abstract
Description
본 발명은 반도체장치에 관한 것으로, 특히 반도체장치의 전류감지 증폭 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a current sensing amplification circuit of a semiconductor device.
반도체장치, 특히 반도체 메모리장치에서 메모리셀에 저장된 데이터를 독출하여 다음단으로 전송하기 위해 전압감지 증폭 방식과 전류감지 증폭 방식이 사용된다. 일반적으로 메모리셀의 데이터를 전달하는 전송선, 즉 입출력라인 쌍의 길이가 긴 경우에는 전압감지 증폭 방식에 비하여 전류감지 증폭 방식이 주로 사용된다.In a semiconductor device, particularly a semiconductor memory device, a voltage sensing amplification scheme and a current sensing amplification scheme are used to read and transmit data stored in a memory cell to a next stage. In general, when the length of a transmission line that transfers data of a memory cell, that is, an input / output line pair is long, a current sensing amplification method is mainly used as compared to a voltage sensing amplification method.
전류감지 증폭 방식은 입출력라인 쌍에 실린 미약한 크기의 전류를 뒷단으로 손실없이 전달한 후 이를 전압으로 변환하여 다시 증폭하는 방식이다. 이때 감지속도를 높이고 신호의 손실을 막기 위해서는 작은 입력저항이 필수적으로 요구되는 데 이는 정궤환을 이용하여 얻어 질 수 있다.The current sensing amplification method is a method of transferring a small amount of current in the input / output line pair without loss to the rear end and converting it into a voltage to amplify again. At this time, small input resistance is required to increase the detection speed and prevent signal loss, which can be obtained by using positive feedback.
도 1은 정궤환을 이용하는 종래의 전류감지 증폭 회로의 회로도를 나타낸다.1 shows a circuit diagram of a conventional current sensing amplification circuit using positive feedback.
도 1을 참조하면, 종래의 전류감지 증폭 회로는, 입력단자 쌍(IN,INB)을 통해 입력되는 전류(I1,I2)를 감지하기 위한 PMOS트랜지스터들(MP11,MP12), 부하저항의 역할을 하는 NMOS 트랜지스터들(MN11,MN12), 입력단자 쌍(IN,INB)에 연결되는 PMOS 부하 트랜지스터들(MP13,MP14), 인에이블 신호(EN)에 응답하는 스위칭 트랜지스터(MN13)로 구성된다.Referring to FIG. 1, a conventional current sensing amplifier circuit serves as a load resistor and PMOS transistors MP11 and MP12 for sensing currents I1 and I2 input through input terminal pairs IN and INB. NMOS transistors MN11 and MN12, PMOS load transistors MP13 and MP14 connected to input terminal pairs IN and INB, and a switching transistor MN13 responsive to the enable signal EN.
도 1에 도시된 전류감지 증폭 회로에서 메모리셀의 데이터를 전송하는 입출력라인 쌍의 전류(I1, I2)가 입력단자 쌍(IN,INB)을 통해 입력된다. 래치 구조의 PMOS트랜지스터들(MP11,MP12)의 드레인과 게이트는 서로 교차 연결(Cross coupled)되어 있고, 각각의 드레인은 출력단자 OUT와 반전 출력단자 OUTB에 연결되어 있다.In the current sensing amplifier circuit shown in FIG. 1, currents I1 and I2 of an input / output line pair for transmitting data of a memory cell are input through input terminal pairs IN and INB. Drains and gates of the PMOS transistors MP11 and MP12 of the latch structure are cross coupled to each other, and each drain is connected to an output terminal OUT and an inverted output terminal OUTB.
NMOS 트랜지스터들(MN11,MN12)은 다이오드 형의 트랜지스터들로 구현되며, 동일한 저항값을 갖는다. 스위칭 트랜지스터(MN13)는 인에이블 신호(EN)에 의해 스위칭되며, 입력단자 쌍(IN,INB)을 통해 입력되는 일정양의 전류(I1,I2)를 접지 전위(VSS)로 흘려준다.The NMOS transistors MN11 and MN12 are implemented as diode-type transistors and have the same resistance value. The switching transistor MN13 is switched by the enable signal EN and flows a certain amount of currents I1 and I2 input through the input terminal pairs IN and INB to the ground potential VSS.
그런데 상술한 바와 같이 감지속도를 높이고 손실을 막기 위해서는 입력저항이 작으면 작을 수록 좋은 데, 도 1에 도시된 종래의 전류감지 증폭 회로에서는 입력저항이 음의 값을 갖게될 경우 이로 인하여 데이터와 데이터가 전송되는 시간 사이에 출력단자 쌍(OUT,OUTB)의 신호들이 발진하게 되어 오히여 감지속도를 저하시키는 요인으로 작용하게 된다. 이러한 현상은 특히 PMOS 부하 트랜지스터들(MP13,MP14)이 전류감지용 PMOS트랜지스터들(MP11,MP12)로부터 멀리 떨어져 있을 수록 또 입력단 쌍(IN,INB)에 연결되는 전송선, 즉 입출력라인 쌍의 기생저항이 클 수록 심해진다.As described above, in order to increase the detection speed and prevent loss, the smaller the input resistance is, the better. In the conventional current sensing amplifier circuit shown in FIG. 1, when the input resistance has a negative value, the data and data The signals of the output pair (OUT, OUTB) oscillate during the time that is transmitted, which acts as a factor to decrease the detection speed. This phenomenon is particularly parasitic resistance of the transmission line, i.e., the input / output line pair, which is connected to the input terminal pair IN and INB as the PMOS load transistors MP13 and MP14 are farther from the current sensing PMOS transistors MP11 and MP12. The larger the value, the worse.
또한 도 1에 도시된 종래의 전류감지 증폭 회로는 그 특성상 제조공정, 전압, 온도의 변화에 민감하기 때문에, 충분한 마진을 갖고 입력저항이 결정되어야 하며 그만큼 감지속도가 떨어지고 신호의 손실이 커지는 단점이 있다.In addition, since the current sensing amplifier circuit shown in FIG. 1 is sensitive to changes in manufacturing processes, voltages, and temperatures due to its characteristics, an input resistance must be determined with sufficient margin, and thus, the detection speed decreases and the signal loss increases. have.
따라서 본 발명이 이루고자하는 기술적 과제는, 충분히 작은 입력저항을 갖더라도 출력신호가 발진하지 않도록 함으로써 신호의 손실이 작고 감지속도가 빠른 전류감지 증폭 회로를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a current sensing amplification circuit having a small signal loss and a high detection speed by preventing the output signal from oscillating even if the input resistance is sufficiently small.
도 1은 정궤환을 이용하는 종래의 전류감지 증폭 회로의 회로도를 나타낸다.1 shows a circuit diagram of a conventional current sensing amplification circuit using positive feedback.
도 2는 본 발명의 바람직한 실시예에 따른 전류감지 증폭 회로의 회로도이다.2 is a circuit diagram of a current sensing amplifier circuit according to a preferred embodiment of the present invention.
도 3은 도 2에 도시된 전류감지 증폭 회로의 동작 타이밍도를 개략적으로 도시한 도면이다.FIG. 3 is a view schematically showing an operation timing diagram of the current sensing amplifier circuit shown in FIG. 2.
도 4a는 도 1에 도시된 종래의 전류감지 증폭 회로에 대한 시뮬레이션 결과를 나타낸다.FIG. 4A shows a simulation result of the conventional current sensing amplifier circuit shown in FIG. 1.
도 4b는 도 2에 도시된 본 발명에 따른 전류감지 증폭 회로에 대한 시뮬레이션 결과를 나타낸다.4b shows simulation results for the current sensing amplifier circuit of FIG. 2 shown in FIG.
상기 과제를 이루기위해, 본 발명에 따른 전류감지 증폭 회로는, 입력단자 쌍과 출력단자 쌍 사이에 연결되고 상기 입력단자 쌍을 통해 입력되는 전류를 감지하는 한 쌍의 전류감지 트랜지스터들, 상기 출력단자 쌍에 각각의 일단이 연결되고 각각의 타단이 소정의 노드에 공통연결되는 한쌍의 부하저항 트랜지스터들, 및 상기 입력단자 쌍 사이에 연결되고 제어신호에 응답하여 상기 입력단자 쌍을 등화시키는 프리차지 회로를 구비하는 것을 특징으로 한다.In order to achieve the above object, the current sensing amplifier circuit according to the present invention, a pair of current sensing transistors connected between an input terminal pair and an output terminal pair and senses the current input through the input terminal pair, the output terminal A pair of load resistance transistors, each end of which is connected to a pair, and the other end of which is commonly connected to a predetermined node, and a precharge circuit connected between the pair of input terminals and equalizing the pair of input terminals in response to a control signal. Characterized in having a.
상기 전류감지 증폭 회로는, 상기 소정의 노드와 기준전압 사이에 연결되고 인에이블 신호에 응답하여 제어되는 스위칭 트랜지스터를 더 구비할 수 있다.The current sensing amplifying circuit may further include a switching transistor connected between the predetermined node and a reference voltage and controlled in response to an enable signal.
바람직하기에는 상기 한 쌍의 전류감지 트랜지스터들은 피모스 트랜지스터들고 구성되고, 상기 피모스 트랜지스터들의 드레인과 게이트는 서로 교차 연결되고 각각의 드레인은 상기 출력단자 쌍에 연결된다.Preferably, the pair of current sensing transistors are formed of PMOS transistors, the drain and gate of the PMOS transistors are cross-connected with each other, and each drain is connected to the pair of output terminals.
또한 바람직하기에는 상기 한 쌍의 부하저항 트랜지스터들은 엔모스 트랜지스터들로 구성되고, 상기 엔모스 트랜지스터들의 드레인과 게이트는 공통 연결된다.Also preferably, the pair of load resistance transistors are composed of NMOS transistors, and the drain and gate of the NMOS transistors are commonly connected.
또한 바람직하기에는 상기 프리차지 회로는, 상기 입력단자 쌍 사이에 연결되고 게이트에 상기 제어신호가 인가되는 제1피모스 트랜지스터, 전원전압에 소오스가 연결되고 상기 입력단자 쌍중 입력단자에 드레인이 연결되며 게이트에 상기 제어신호가 인가되는 제2피모스 트랜지스터, 및 전원전압에 소오스가 연결되고 상기 입력단자 쌍중 상보 입력단자에 드레인이 연결되며 게이트에 상기 제어신호가 인가되는 제3피모스 트랜지스터를 구비한다.Preferably, the precharge circuit may include a first PMOS transistor connected between the pair of input terminals and a control signal applied to a gate, a source connected to a power supply voltage, and a drain connected to an input terminal of the pair of input terminals. A second PMOS transistor to which the control signal is applied; and a third PMOS transistor to which a source is connected to a power supply voltage, a drain is connected to a complementary input terminal of the pair of input terminals, and a control signal is applied to a gate.
또한 바람직하기에는 상기 스위칭 트랜지스터는, 상기 소정의 노드와 접지전압 사이에 연결되고 상기 인에이블 신호가 게이트에 인가되는 엔모스 트랜지스터로구성된다.Also preferably, the switching transistor is configured as an NMOS transistor connected between the predetermined node and a ground voltage and to which the enable signal is applied to a gate.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 2는 본 발명의 바람직한 실시예에 따른 전류감지 증폭 회로의 회로도이다.2 is a circuit diagram of a current sensing amplifier circuit according to a preferred embodiment of the present invention.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따른 전류감지 증폭 회로는, 한 쌍의 전류감지 트랜지스터들(MP21,MP22), 한쌍의 부하저항 트랜지스터들(MN21, MN22), 스위칭 트랜지스터(MN23), 한 쌍의 부하 트랜지스터들(MP23,MP24), 및 프리차지 회로(20)을 구비한다.Referring to FIG. 2, a current sensing amplifier circuit according to a preferred embodiment of the present invention includes a pair of current sensing transistors MP21 and MP22, a pair of load resistance transistors MN21 and MN22, and a switching transistor MN23. And a pair of load transistors MP23 and MP24 and a precharge circuit 20.
한 쌍의 전류감지 트랜지스터들(MP21,MP22)은 입력단자 쌍(IN,INB)과 출력단자 쌍(OUT,OUTB) 사이에 연결되고 입력단자 쌍(IN,INB)을 통해 입력되는 전류(I1,I2)를 감지한다. 입력단자 쌍(IN,INB)은 반도체 메모리장치에서 메모리셀의 데이터를 전달하는 전송선, 즉 입출력라인 쌍에 연결된다.The pair of current sensing transistors MP21 and MP22 are connected between the input terminal pairs IN and INB and the output terminal pairs OUT and OUTB and are inputted through the input terminal pairs IN and INB. I2) is detected. The input terminal pairs IN and INB are connected to a transmission line that transfers data of a memory cell, that is, an input / output line pair in a semiconductor memory device.
전류감지 트랜지스터들(MP21,MP22)은 피모스 트랜지스터들고 구성되고, 전류감지 트랜지스터들(MP21,MP22)의 드레인과 게이트는 서로 교차 연결된다. 또한 전류감지 트랜지스터(MP21)의 드레인은 출력단자 쌍중 출력단자(OUT)에 연결되고 전류감지 트랜지스터(MP22)의 드레인은 출력단자 쌍중 상보 출력단자(OUTB)에 연결된다.The current sensing transistors MP21 and MP22 are formed of PMOS transistors, and the drain and the gate of the current sensing transistors MP21 and MP22 are cross-connected with each other. In addition, the drain of the current sensing transistor MP21 is connected to the output terminal OUT of the output terminal pair, and the drain of the current sensing transistor MP22 is connected to the complementary output terminal OUTB of the output terminal pair.
한쌍의 부하저항 트랜지스터들(MN21, MN22)은 부하저항의 역할을 하고 다이오드 형태의 엔모스 트랜지스터들로 구성된다. 부하저항 트랜지스터(MN21)는 게이트와 드레인이 출력단자(OUT)에 공통 연결되고 소오스가 공통 노드(N)에 연결된다. 부하저항 트랜지스터(MN22)는 게이트와 드레인이 상보 출력단자(OUTB)에 공통 연결되고 소오스가 공통 노드(N)에 연결된다.The pair of load resistance transistors MN21 and MN22 serve as load resistance and are composed of NMOS transistors in the form of diodes. In the load resistance transistor MN21, a gate and a drain are commonly connected to the output terminal OUT, and a source is connected to the common node N. In the load resistance transistor MN22, a gate and a drain are commonly connected to the complementary output terminal OUTB, and a source is connected to the common node N.
특히 프리차지 회로(20)는 입력단자 쌍(IN,INB) 사이에 연결되고 제어신호(CNT)에 응답하여 입력단자 쌍(IN,INB)을 등화시킨다. 프리차지 회로(20)는, 입력단자 쌍(IN,INB) 사이에 연결되고 게이트에 제어신호(CNT)가 인가되는 피모스 트랜지스터(MP25), 전원전압(VDD)에 소오스가 연결되고 입력단자 쌍중 입력단자(IN)에 드레인이 연결되며 게이트에 제어신호(CNT)가 인가되는 피모스 트랜지스터(MP26), 및 전원전압(VDD)에 소오스가 연결되고 입력단자 쌍중 상보 입력단자(INB)에 드레인이 연결되며 게이트에 제어신호(CNT)가 인가되는 피모스 트랜지스터(MP27)를 포함하여 구성된다.In particular, the precharge circuit 20 is connected between the input terminal pairs IN and INB and equalizes the input terminal pairs IN and INB in response to the control signal CNT. The precharge circuit 20 includes a PMOS transistor MP25 connected between input terminal pairs IN and INB and a control signal CNT applied to a gate thereof, and a source connected to a power supply voltage VDD and a pair of input terminal pairs. The drain is connected to the input terminal IN, the PMOS transistor MP26 to which the control signal CNT is applied to the gate, the source is connected to the power supply voltage VDD, and the drain is connected to the complementary input terminal INB of the pair of input terminals. The PMOS transistor MP27 is connected to the gate and the control signal CNT is applied to the gate.
한 쌍의 부하 트랜지스터들(MP23,MP24)은 피모스 트랜지스터들로 구성된다. 부하 트랜지스터(MP23)는 입력단(IN)을 프리차지시키는 역할을 하며 전원전압(VDD)에 소오스가 연결되고 게이트에 접지전압(VSS)이 인가되며 입력단(IN)에 드레인이 연결된다. 부하 트랜지스터(MP24)는 상보 입력단(INB)을 프리차지시키는 역할을 하며 전원전압(VDD)에 소오스가 연결되고 게이트에 접지전압(VSS)이 인가되며 상보입력단(IN)에 드레인이 연결된다.The pair of load transistors MP23 and MP24 are composed of PMOS transistors. The load transistor MP23 precharges the input terminal IN. A source is connected to the power supply voltage VDD, a ground voltage VSS is applied to the gate, and a drain is connected to the input terminal IN. The load transistor MP24 serves to precharge the complementary input terminal INB, a source is connected to the power supply voltage VDD, a ground voltage VSS is applied to the gate, and a drain is connected to the complementary input terminal IN.
스위칭 트랜지스터(MN23)는 공통 노드(N)와 접지전압(VSS) 사이에 연결되고 인에이블 신호(EN)가 게이트에 인가되는 피모스 트랜지스터로 구성된다. 스위칭 트랜지스터(MN23)는 인에이블 신호(EN)에 의해 스위칭되며, 입력단자 쌍(IN,INB)을 통해 입력되는 일정양의 전류(I1,I2)를 접지 전위(VSS)로 흘려준다.The switching transistor MN23 is configured as a PMOS transistor connected between the common node N and the ground voltage VSS and to which the enable signal EN is applied to the gate. The switching transistor MN23 is switched by the enable signal EN, and flows a predetermined amount of currents I1 and I2 input through the input terminal pairs IN and INB to the ground potential VSS.
도 3은 도 2에 도시된 전류감지 증폭 회로의 동작 타이밍도를 개략적으로 도시한 도면이다.FIG. 3 is a view schematically showing an operation timing diagram of the current sensing amplifier circuit shown in FIG. 2.
도 3에 도시된 타이밍도를 참조하여 도 2에 도시된 전류감지 증폭 회로의 동작을 좀더 설명하면, 입력단자 쌍(IN,INB)을 통해 입력되는 전류(I1,I2) 정보가 소정의 구간(t1) 동안 출력단자 쌍(OUT,OUTB)으로 전달된 다음 제어신호(CNT)가 소정의 구간(t2) 동안 논리"로우"가 된다.Referring to the timing diagram illustrated in FIG. 3, the operation of the current sensing amplifier circuit illustrated in FIG. 2 will be described in detail. The current I1 and I2 information input through the pair of input terminals IN and INB may be divided into a predetermined interval ( The control signal CNT is transferred to the output terminal pairs OUT and OUTB during t1) and then becomes a logic " low " for a predetermined period t2.
이에 따라 도 2에 도시된 프리차지 회로(20)의 피모스 트랜지스터들(MP25,MP26,MP27)이 턴온되어 입력단자 쌍(IN,INB)이 등화된다. 즉 입출력라인 쌍에 연결되는 입력단자 쌍(IN,INB)의 상태가 초기화되어 입력단자 쌍(IN,INB)을 통해 입력되는 다음 전류 정보가 보다 안정적으로 출력단자 쌍(OUT,OUTB)에 전달된다.Accordingly, the PMOS transistors MP25, MP26, and MP27 of the precharge circuit 20 shown in FIG. 2 are turned on to equalize the input terminal pairs IN and INB. That is, the state of the input terminal pair (IN, INB) connected to the input / output line pair is initialized, and the next current information input through the input terminal pair (IN, INB) is more stably transmitted to the output terminal pair (OUT, OUTB). .
따라서 도 2에 도시된 본 발명에 따른 전류감지 증폭 회로에서는 충분히 작은 입력저항을 갖더라도 출력단자 쌍(OUT,OUTB)의 신호가 발진하지 않게 되며 결국 신호의 손실이 작고 감지속도가 빨라지게 된다.Therefore, in the current sensing amplification circuit according to the present invention shown in FIG. 2, even though the input resistance is sufficiently small, the signals of the output terminal pairs OUT and OUTB do not oscillate, and thus the signal loss is small and the detection speed is increased.
도 4a는 도 1에 도시된 종래의 전류감지 증폭 회로에 대한 시뮬레이션 결과를 나타내고 도 4b는 도 2에 도시된 본 발명에 따른 전류감지 증폭 회로에 대한 시뮬레이션 결과를 나타낸다. 도 4a 및 도 4b에 도시된 시뮬레이션 결과에서와 볼 수 있듯이 종래의 전류감지 증폭 회로의 출력단자 쌍(OUT1,OUT1B)에서는 발진현상이 있으나 본 발명에 따른 전류감지 증폭 회로의 출력단자 쌍(OUT2,OUT2B)에서는 발진현상이 억제되는 것을 알 수 있다.4A shows a simulation result for the conventional current sense amplifier circuit shown in FIG. 1 and FIG. 4B shows a simulation result for the current sense amplifier circuit shown in FIG. 2. As shown in the simulation results shown in FIGS. 4A and 4B, the output terminal pairs OUT1 and OUT1B of the conventional current sensing amplifier circuit have oscillation, but the output terminal pair OUT2 of the current sensing amplifier circuit according to the present invention. In OUT2B), it can be seen that oscillation phenomenon is suppressed.
이상, 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.In the above, the best embodiment has been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따른 전류감지 증폭 회로는, 충분히 작은 입력저항을 가져도 출력신호가 발진하지 않도록 함으로써 신호의 손실이 작고 감지속도가 빠른 장점이 있다.As described above, the current sensing amplification circuit according to the present invention has an advantage that the signal loss is small and the detection speed is high by preventing the output signal from oscillating even if the input resistance is sufficiently small.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030532A KR20020091666A (en) | 2001-05-31 | 2001-05-31 | Current sense amplifier circuit having high sensing speed and small signal loss |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030532A KR20020091666A (en) | 2001-05-31 | 2001-05-31 | Current sense amplifier circuit having high sensing speed and small signal loss |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020091666A true KR20020091666A (en) | 2002-12-06 |
Family
ID=27707362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010030532A KR20020091666A (en) | 2001-05-31 | 2001-05-31 | Current sense amplifier circuit having high sensing speed and small signal loss |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020091666A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100887071B1 (en) * | 2002-12-23 | 2009-03-04 | 주식회사 하이닉스반도체 | Current Sense Amplifier |
-
2001
- 2001-05-31 KR KR1020010030532A patent/KR20020091666A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100887071B1 (en) * | 2002-12-23 | 2009-03-04 | 주식회사 하이닉스반도체 | Current Sense Amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146387B1 (en) | Flip flop type amplitude circuit | |
| KR100190763B1 (en) | Differential amplifier | |
| KR100327639B1 (en) | Amplifier circuit of latch type which is used for semiconductor memory device | |
| KR100718044B1 (en) | Input circuit in semiconductor device | |
| US5345121A (en) | Differential amplification circuit | |
| JPH09185889A (en) | Sense amplifier output control circuit for semiconductor memory | |
| KR100484257B1 (en) | Differential amplification type input buffer in semiconductor device | |
| US6384682B2 (en) | Differential amplifier circuit and pull up-type differential driver | |
| JP2013135314A (en) | Differential output circuit | |
| KR100419015B1 (en) | Current sense amplifier | |
| US6777985B2 (en) | Input/output buffer having reduced skew and methods of operation | |
| JP3805802B2 (en) | Data output circuit of semiconductor memory device | |
| KR100299522B1 (en) | High-Speed sense amplifier | |
| US20040000944A1 (en) | Switching point detection circuit and semiconductor device using the same | |
| KR100930400B1 (en) | Differential Amplifiers and Input Circuits Using the Same | |
| US5412607A (en) | Semiconductor memory device | |
| KR100713907B1 (en) | Circuit for driving lines of a semiconductor | |
| KR20020091666A (en) | Current sense amplifier circuit having high sensing speed and small signal loss | |
| JPH10255480A (en) | Sense amplifier | |
| US7071772B2 (en) | Differential amplifier | |
| JP3968818B2 (en) | Amplifier | |
| KR100762866B1 (en) | Dual power supply circuit for sense amplifier | |
| KR20030078310A (en) | Semiconductor device with input buffer for controlling output signal width | |
| JPH04260225A (en) | Semiconductor integrated circuit | |
| JP2002314399A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |