KR20020080402A

KR20020080402A - 래스터 발생기, 인코더 및 래스터 발생 방법

Info

Publication number: KR20020080402A
Application number: KR1020027009910A
Authority: KR
Inventors: 렌네르트젠스; 에스헤리흐랄프
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2000-12-02
Filing date: 2001-11-30
Publication date: 2002-10-23
Also published as: EP1346565A2; US20020067361A1; WO2002045416A2; WO2002045416A3; JP2004515171A; TW548972B

Abstract

래스터 발생기는 라인 디스크립터의 리스트를 나열하여 스크린 래스터를 발생시킨다. 라인 디스크립터(410)는 라인-카운트 파라미터(412)와 라인-유형 파라미터(411)를 포함한다. 라인-유형 파라미터는 래스터 라인의 각 유형의 특성을 정의하고, 라인-카운트 파라미터는 전체 비디오 또는 영상 프레임을 정의하는 라인들의 시퀀스에서 발생하는 해당 유형의 라인 수를 정의한다. 효율적인 인코딩을 위해, 래스터 라인의 각 유형의 특성이 래스터 패턴 유형의 리스트(420)(P1, P2, -, PK)로 정의되고, 이 때 각각의 래스터 패턴 유형은 특정 래스터 값(V)의 특정 지속기간(D)의 시퀀스로 정의된다. 래스터 발생기는 라인 디스크립터 리스트(410), 래스터 패턴 리스트(420) 및 지속값 쌍 리스트(list of duration-value pairs)(430)을 차례로 포개는 방식(in a nested fashion)으로 나열함(LS, PS, RS)으로써, 스크린 래스터 패턴을 각 프레임의 각 라인 내에서 특정 기간 동안에 발생하는 개별 래스터 값의 시퀀스로서 발생시킨다. 바람직한 실시예에서, 래스터 발생기는 래스터를 정의하는 파라미터들의 각각을 담고 있는 프로그램 가능 메모리를 포함한다.

Description

래스터 발생기, 인코더 및 래스터 발생 방법{SCREEN RASTER GENERATION}

발명의 분야

본 발명은 비디오 처리 분야에 관한 것으로, 더 구체적으로는 스크린 래스터 신호(screen raster signals)를 발생시키는 시스템에 관한 것이다.

종래 기술의 설명

비디오 디스플레이, 특히 텔레비젼 디스플레이와 관련하여 경쟁적으로 기술이 개발되면서, 상이한 표준들이 보급되었다. 예를 들면, 미국에서 종래의 텔레비젼은 'NTSC' 표준을 따르지만, 다른 나라에서는 'SECAM' 혹은 'PAL' 표준을 따르는 곳도 있다. 고 해상도 텔레비젼(HDTV) 기술이 개발되면서, 마찬가지로 다수의 표준들이 개발되었다. 종종, 기술 및 표준들은 이전의 표준들과의 퇴행적 호환성 조건, 대역폭 제한, 현재의 기술적 가능성 등등에 의해 제약을 받았다. 제약들이 완화되거나 제거될수록, 새로운 표준들이 계속해서 발전될 것이다.

텔레비젼 표준의 실질적인 양상 중 하나는 "래스터(raster)"의 정의(definition)인데, 래스터는 영상(image)을 형성하는 일련의 주사선들(scan lines)로서, 각각의 영상 프레임을 형성하는 주사선 전체 중 비가시 부분(non-visible portions)에 내장되는 보조 정보도 포함한다. 도 1 및 도 2는 래스터의 정의에 대한 견본 성분을 예시한다. 도 1a는 사실상 SMPTE 240M 표준 및 BT.709 1125/60 표준에 해당하는 래스터 라인(raster line)의 주요 타이밍 이벤트에 대한 타이밍도를 예시한다. 도 1b는 사실상 BT.709 1125/50 및 ITU-R BT.1120 1250/50 표준에 해당하는 래스터 라인의 동일한 타이밍 이벤트를 예시한다. 이들 타이밍도의 각각은 한 세트의 동기화 신호(110, 130)가 비디오 부분(120)의 양 측면에 접해있는 것을 예시한다. 디스플레이 장치는 이들 동기화 신호를 이용하여, 각각의 전송된 비디오 라인의 시작 부분과 각각의 디스플레이되는 비디오 라인의 개시 부분 사이에 적절한 상응 관계를 유지한다(수평 동기화). 이벤트들의 상대적인 타이밍이 표준들마다 다르므로, 도 1a 및 도 1b에 도시된 바와 같이, 어떤 표준을 이용해 인코딩된 주사선들은 다른 표준에 따르도록 구성된 장치에서는 적절히 디스플레이되지 않을 것이다.

동일한 방식으로, 일련의 동기화 시퀀스가 각각의 전송된 비디오 프레임의 전후에 제공되어, 각 프레임의 시작 부분과 각 디스플레이된 영상 프레임의 최상부 사이의 적절한 상응 관계를 유지한다(수직 동기화). 도 1에는 예시되지 않았지만, 수직 동기화를 형성하는 시퀀스들은, 이들 시퀀스들과 각 프레임의 활성 비디오 부분을 구별하고 동적 임계 제어 및 그 밖의 개선에 유용한 시그널링을 제공하기 위해, 래스터 라인 내에 다른 특정한 타이밍 이벤트도 포함한다. 수평 동기화와 마찬가지로, 수직 동기화를 위해 어떤 표준을 이용해 인코딩된 프레임은 다른 표준에 따르도록 구성된 장치에서 적절히 디스플레이될 수 없다.

도 2a 및 도 2b는 프레임 레벨에서의 표준들 간의 차이를 설명한다. SMPTE 260M 표준으로 표시된 도 2a에서, 한 프레임은 1125개의 주사선을 포함한다. 한편, ITU-R BT.1120 1250/50 표준으로 표시된 도 2b에서는, 한 프레임이 1250개의 주사선을 포함한다. 도 2a 및 도2b는 수평 귀선 소거(horizontal blanking) HB, 수직 귀선 소거 BL, 필드1 활성 비디오 F1 AV 및 필드2 활성 비디오 F2 AV를 도시한다.

종래의 래스터 발생기는 전형적으로 수평 및 수직 영상 디멘젼을 위한 두 개의 카운터를 유지함으로써 동작한다. 카운터의 속도와 범위를 조정함으로써, 리프레시 속도와 해상도(resolution)가 제어될 수 있다. 수평 및 수직 동기화와 귀선 소거를 포함하는 동기화 이벤트들은 카운터의 내용을 프로그램 가능 기준값과 비교함으로써 유도된다. 예로서, 도 1a의 이벤트 타이밍을 발생시키기 위한 프로그램된 파라미터는 예시된 이벤트 천이 시간에 상응하는 {44,192,2112,2156,2200}의 기준값 세트인 반면, 도 1b의 이벤트 타이밍을 발생하기 위한 프로그램된 파라미터는 {64,256,2176,2240,2304}일 것이다. 마찬가지로, 도 2a 및 도 2b에 도시된 수직 동기화를 위한 기준값 세트는 각각 {41,558,603,1121,1125} 및 {45,621,670,1246,1250}일 것이다. 그러나, 이러한 카운터와 기준값 세트의 이용은 오로지 각 표준의 래스터 포맷이 사실상 유사하고 각 이벤트의 타이밍만이 다를 경우에 가능함을 유의하자. 예를 들어, 텔레비젼용 ATSC 표준과 CRT 관련 디스플레이용 VESA 표준에 의해 요구되는 비월 주사(interlaced) 및 순차 주사(progressive) 영상을 처리하는 상이한 동기화 체계들은 각각과 관련해 요구된래스터를 발생하는데 카운터-기준 타이밍 체계가 적합하지 않다.

본 발명은 예로서 첨부된 도면을 참조하여 더욱 자세히 설명된다.

도 1a 및 도 1b는 종래의 표준에 따른 활성 비디오 라인에 부합하는 래스터 라인의 타이밍도를 예시한다.

도 2a 및 도 2b는 종래의 표준에 따른 비디오 프레임에 부합하는 프레임 구조를 예시한다.

도 3은 본 발명에 따라 영상을 디스플레이하는 복합 비디오 신호를 제공하는 인코더의 블록도를 예시한다.

도 4는 본 발명에 따른 래스터 발생과 연관된 파라미터를 기억하는 데이터 구조를 예시한다.

도 5는 본 발명에 따른 래스터 발생기의 블록도를 예시한다.

도 6은 본 발명에 따른 래스터 발생 파라미터의 부분적인 인코딩을 예시한다.

도 7은 도 6의 파라미터 인코딩에 부합하는 부분 래스터 발생을 예시한다.

모든 도면들에서 동일한 도면 부호는 유사하거나 상응하는 특징 혹은 기능을 나타낸다.

본 발명의 목적은, 현존하는 그리고 장래의 텔레비젼 및 디스플레이 표준에 부합하여 래스터 신호를 제공하도록 구성될 수 있는 래스터 발생 시스템 및 방법을 제공하는 것이다. 본 발명의 다른 목적은, 현재의 그래픽과 HDTV 환경에서 발견되는 모든 가능한 래스터와 동기화 패턴을 발생시키도록 자유롭게 프로그램 가능한 래스터 발생 시스템 및 방법을 제공하는 것이다. 본 발명의 또 다른 목적은, 동기화 정보를 별개로 발생시킬 수 있을 뿐만 아니라 내장 형태로도 발생시킬 수 있는 발생 시스템 및 방법을 제공하는 것이다. 본 발명은 독립 청구항에 의해 한정된다. 종속 청구항은 유리한 실시예들을 한정한다.

이런 저런 목적들은 바람직한 실시예에서 라인 디스크립터 리스트(list of line descriptors)를 작성하는 래스터 발생기를 제공함으로써 달성된다. 라인 디스크립터는 라인-카운트 파라미터(line-count parameter)와 라인-유형 파라미터(line-type parameter)를 포함한다. 라인-유형 파라미터는 각 유형의 래스터 라인의 특성을 정의하고, 라인-카운트 파라미터는 전체 비디오 또는 영상 프레임을 정의하는 라인들의 시퀀스에서 발생하는 그 유형의 라인의 개수를 정의한다. 효율적인 인코딩을 위해, 각 유형의 래스터 라인의 특성은 래스터 패턴 유형 리스트와 관련하여 정의되는데, 이 때 각각의 래스터 패턴 유형은 특별한 래스터 값의 특정 기간의 시퀀스로 정의된다. 래스터 발생기는 라인 디스크립터, 래스터패턴, 지속값 쌍(duration-value pairs)의 리스트들을 차례로 포개는 방식(in a nested fashion)으로 나열함으로써, 프레임 래스터 패턴을 각 프레임 내의 특정 기간 동안에 발생하는 개별 래스터 값의 시퀀스로서 발생시킨다. 바람직한 실시예에서, 래스터 발생기는 래스터를 정의하는 파라미터들의 각각을 담고 있는 프로그램 가능 메모리를 포함한다.

도 3은 소스(10)에서 디스플레이(20)로 비디오 영상을 디스플레이하기 위해 복합 비디오 신호를 제공하는 (아날로그) 인코더(300)를 예시한다. 예시된 바와 같이, 인코더(300)는 예컨대 DVD 판독기, MPEG 디코더, 컴퓨터 시스템 등과 같은 디지털 비디오 소스(10)로부터 비디오 영상을 수신하고, 예컨대 텔레비젼 수상기, 모니터 등과 같은 종래의 디스플레이(20)와 호환 가능한 형태로 아날로그 신호를 제공한다. 예를 들면, 인코더(300)는 복합 비디오 신호를 종래의 디스플레이에 신호를 전송하도록 구성되어 있는 송신기(transmitter)로 보내거나, 혹은 이 복합 비디오 신호를 기억 및/또는 처리하도록 구성되어 있는 어떤 장치로 보내도록 이용될 수도 있다.

실시예의 인코더(300)는 화소(픽셀) 데이터 경로부(picture element(pixel) datapath)(310), 래스터 발생기(320), 클록(330), 출력 포맷을 수신하는 래스터 정의부(raster definition)(400)를 포함한다. 데이터 경로부(310)는 영상의 각 활성(디스플레이 가능한) 라인에 대응하는 비디오 정보 아이템들의 시퀀스를 제공하도록 구성되고, 래스터 발생기(320)는 영상의 활성 라인이 적절히 디스플레이되도록 하는데 필요한 래스터 동기화 및 포맷을 비디오 영상에 덧붙이도록 구성된다. 또한 래스터 발생기(320)와 데이터 경로부(310)는 디스플레이(20)에 통신되는 복합신호에 포함될 예컨대 텔레텍스트(teletext) 혹은 교정 신호(calibration signals)같은 보조 정보를 제공하도록 구성될 수도 있다.

본 발명에 따르면, 래스터 발생기(300)는 래스터 정의부(400)에 포함된 파라미터를 처리함으로써 필요한 래스터 시그널링을 제공한다. 비록 다수의 선택적인 실시예들이 얼마든지 가능할지라도, 바람직한 실시예에서는, 래스터 정의부(400)가 프로그램 가능 메모리에 포함된다. 예를 들면, 다양한 래스터 포맷들의 래스터 정의부가 메모리 영역 내의 집적 회로에 미리 부호화될 수도 있고, 적절한 래스터 정의가 포맷 스위치(예시 안 됨)를 통해 선택된다. 포맷 스위치는 외부적으로 제어 가능할 수도 있고, 또는 각각의 특정 포맷의 인코더를 산출하도록 제조 동안에 사전 설정될 수도 있다. 래스터의 각 파라미터가 인코더(300)에 프로그램될 수 있는 직접 프로그램 가능 메모리를 이용함으로써, 인코더(300)의 제조 이후에도 이 인코더(300)가 현존하는 또는 새로운 표준의 이용을 수용하도록 자유롭게 프로그램될 수 있다. 또한, 래스터 발생과 관련한 각 파라미터를 프로그램할 수 있게 함으로써, 다중 래스터 표준을 직접 지원하는 인코더(300)를 제조해야 하는 부담이 사실상 제거되어, 설계 자원이 잠재적으로 보다 유익한 활동에 할당되도록 한다.

도 4는 본 발명의 바람직한 실시예에서 래스터 정의부(400)의 파라미터들을 기억하는 실시예적인 데이터 구조를 예시한다. 본 발명은 래스터의 반복적인 특징을 활용하면서 세부적인 맞춤화(detailed customization)를 허용한다. 이것은 래스터 내부의 각각의 래스터 라인을 정의하는 라인 디스크립터 리스트(410)를 통해 이루어진다. 래스터의 반복적인 특징을 인식할 때, 리스트(410)의 라인 디스크립터는 얼마나 많은 동일한 유형의 라인이 연속적으로 반복되는지를 설명하는 라인-카운트 파라미터(412)를 포함한다. 따라서, 예를 들어, 도 2에서 활성 비디오(202)의 517개 주사선(558-41에 해당함)에 대한 래스터 기술은 517의 라인-카운트값을 포함하는 단일 엔트리와, 이들 주사선의 각각에 대한 래스터 라인 구조의 정의(definition)를 포함할 것이다. 고유한 래스터 라인 구조는 단순히 1의 라인-카운트를 지정함으로써 마찬가지로 포함될 수 있다.

많은 기술들이 얼마든지 리스트(410) 내의 각각의 라인-카운트에 대해 래스터 라인 구조를 정의하는데 이용될 수 있다. 바람직한 실시예에서, 몇몇 라인 구조가 래스터 내에서 다수의 비 반복적 위치에서 발생할 수도 있음을 인식할 때, 리스트(410)는 라인-유형 지시기(411) 즉, 포인터를 포함하도록 구성된다. 이러한 라인-유형(411)은 각각의 고유한 라인-유형(411)에 대해 래스터 라인 구조의 세트(420)(패턴 P1, P2,...,PK의 어레이) 내의 래스터 라인 구조 정의를 지시하고, 이로써 동일한 유형의 다수의 연속 래스터 라인들이 그들의 대응 라인-유형(411)과 동일한 값을 이용하여 리스트(410)에 인코딩될 수 있게 한다.

마찬가지로, 많은 기술들이 얼마든지 각 라인-유형(411)의 래스터 라인 구조(420)를 정의하는데 이용될 수 있다. 바람직한 실시예에서, 몇몇 라인 구조가 래스터 라인의 부분들에서 유사한 패턴을 포함할 수 있다고 인식할 때, 각 라인-유형의 구조는 래스터 패턴의 시퀀스로서 정의된다. 예를 들어, 도 2a의 활성 비디오 필드(202)에서 각 라인의 수평 귀선 소거 패턴은 수직 귀선 소거 필드(203)의 각 라인의 귀선 소거 패턴과 동일할 것이다. 각 라인 내의 이러한 동일한 패턴은,패턴이 각 라인-유형(411)에 해당하는 래스터 라인 구조(420) 내에서 나타날 때마다 각각의 시퀀스 패턴의 세부 사항을 낱낱이 인코딩하기 보다는, 시퀀스 리스트(430) 내의 동일 패턴의 시퀀스를 지시함으로써 바람직하게 인코딩된다.

같은 방식으로, 얼마든지 많은 기술들이 라인 구조(420) 내의 엔트리(421)에 의해 지시된 각 패턴의 시퀀스(430)의 패턴을 정의하는 데 이용될 수 있다. 바람직한 실시예에서, 각각의 패턴 시퀀스(431)는, 신호값(435)를 식별하는 지속값 쌍 D, V의 시퀀스와, 신호값(435)이 래스터에 인가될 지속기간(434)에 의해 정의된다. 값 파라미터(435)는 실제 신호값의 인코딩이거나 혹은 값 어레이(440)에 대한 포인터일 것이다. 본 발명의 바람직한 실시예에서, 값 파라미터(435)는 래스터 프로세스의 제어를 제공하는 특정 비트 할당을 포함한다. 예를 들어, 값 파라미터(435)의 MSB(most significant bit)는 동기 신호가 인가될 것인지 혹은 실제 비디오가 인가될 것인지를 결정하는 스위치를 제어한다. 즉, 예를 들어, 도 3을 참조하면, 값 파라미터(435)의 MSB는 디스플레이 장치(20)가 픽셀 데이터 경로(310)로부터 혹은 래스터 발생기(320)로부터 정보를 수신했는지를 판정한다. 이 예에서, 만약 MSB가 동기화 데이터가 제공될 것임을 나타내면, 나머지 비트들은 값 어레이(440) 내의 엔트리들을 지시함으로써 동기화 정보의 값을 나타낸다. 값 파라미터(435) 혹은 다른 파라미터의 비트값을 통해 제어를 실행하는 다른 수단들은 당업자에게 명백할 것이다. 예를 들어, 값 파라미터(435)의 비트들은, 예컨대 종래의 텔레비젼 방송과, VCR 및 비디오 카메라로부터의 인터페이스에서 이용되는 것처럼 동기화가 비디오 스트림내에 내장형 신호로서 제공될 것인지, 혹은 예컨대 HD 프로토콜과, 컴퓨터로부터의 RGB 혹은 VGA 입력같은 인터페이스에 의해 이용되는 것처럼 동기화가 외부 신호로서 제공될 것인지를 제어할 수도 있다.

각각의 패턴을 특정 지속기간 동안의 신호값의 시퀀스로서 정의함으로써, 사살상 모든 래스터 패턴이 지속기간의 해상도와 값 파라미터로 정의되는 세부 사항의 수준에서 인코딩될 수 있다. 이러한 상세 정보를 계층적으로 링크된 리스트로 배열함으로써, 전체 래스터와 관련한 이러한 상세 정보의 인코딩을 위한 메모리 요구가 최소화된다. 어레이(410)는 반복적인 라인 시퀀스 LS를 가지고, 어레이(420)는 반복적인 패턴 시퀀스 PS를 가지며, 어레이(430)는 반복적인 래스터 시퀀스 RS를 가진다.

도 5는 본 발명에 따라 래스터 정의부(400)를 이용하도록 구성된 래스터 발생기(500)의 블록도를 예시한다. 예시된 정의부(400)의 구조는 3개의 계층 레벨(410, 420, 430)과, 선택 사항인 네 번째 레벨(440)을 가짐을 유의하자. 더 많거나 더 적은 계층이 이용될 수도 있고, 그에 상응하여 상이한 계층들을 처리하도록 발생기(500)를 재구성할 수 있음이 당업자에게는 본 원의 관점에서 명백할 것이다.

발생기(500)는 라인 디스크립터 리스트(410)를 나열하는 라인 시퀀서(line sequencer)(510)와, 라인 패턴 리스트를 나열하는 패턴 시퀀서(520)와, 지속값 리스트(430)를 나열하는 래스터 시퀀서(530)와, 래스터를 출력하기 위해 리스트(430)에서 선택 패턴 시퀀스로부터 지속기간 및 값 파라미터에 대응하는 신호값을 표명하는 신호 발생기(540)를 포함한다.

라인 시퀀서(510)는 라인 디스크립터 리스트(410)의 엔트리들을 나열하고, 그 결과 각 라인 엔트리(라인-카운트, 라인-유형)에 대해 제 1 루프가 수행된다. 이후에 설명되는 것처럼, 라인 시퀀서(510)에서 각 라인이 종료되는 시점을 알리기 위해 패턴 시퀀서(520)로부터 피드백이 제공된다. 전술한 바와 같이, 라인 디스크립터 리스트(410)는 프레임 내에서 반복되는 라인의 수를 나타내는 라인-카운트 파라미터(도 4의 412)를 포함한다. 라인 시퀀서(510)는 라인 디스크립터 리스트(410)를 이용하여 라인-유형 파라미터(도 4의 411)에 기초하여 특정 라인 패턴을 선택하고, 특정 라인-카운트에 대해 그 선택을 유지함으로써, 제 2 루프가 제 1 루프내에서 각각의 라인에 대해 수행되도록 한다. 전형적으로 라인-유형 값(411)이 제어기(도시 안 됨)에 의해 리스트(410)로부터 판독될 것이고, 비록 제어기가 리스트(420)에서 지시된 선택을 실행할지라도 참조를 용이하게 하기 위해, 라인 패턴 리스트(420) 내의 패턴 선택은 라인 디스크립터 리스트(410)로부터 곧장 입력되는 것처럼 표시된다. 이러한 협약은 리스트(220 및 230)와 관련해서도 이용된다. 라인 디스크립터 리스트(410)의 끝(end)에서, 라인 시퀀서(510)는 제 1 루프를 반복함으로써 리스트(410)의 처리를 반복한다.

패턴 시퀀서(520)는 리스트(410) 내에서 현재 다루어지는 라인 디스크립터의 라인-유형 파라미터(411)에 근거하여, 선택된 라인 패턴에 상응하는 패턴 리스트(420)의 엔트리를 나열함으로써, 제 2 루프 내에서 제 3 루프가 각각의 패턴(라인-유형)에 대해 수행되도록 한다. 이후에 설명되듯이, 각각의 패턴 시퀀스가 종료되는 시점을 패턴 시퀀서(530)에게 통지하기 위해, 래스터 시퀀서(530)로부터 피드백이 제공된다. 선택된 라인 패턴 내의 각 패턴 식별자는 패턴 시퀀스 리스트(230) 내의 지속값 쌍의 패턴 시퀀스의 선택을 실행한다.

래스터 시퀀서(530)는 리스트(220)에서 현재 다루어지는 패턴 포인터에 근거하여, 선택된 패턴에 대응하는 시퀀스 리스트(430) 내의 지속값 엔트리들을 나열함으로써, 제 3 루프 내에서 제 4 루프가 각각의 지속값 쌍에 대해 수행된다. 이후에 논의되듯이, 래스터 시퀀서(530)에게 각각의 지속기간이 종료되는 시점을 통지하기 위해 신호 발생기(540)로부터 피드백이 제공된다.

신호 발생기(540)는 특정 지속기간 동안 특정 래스터 값을 발생한다. 전술한 바와 같이, 래스터 값은 예컨대 특정 전압 레벨처럼 특정 값일 수도 있고, 혹은 예컨대 동기값이나 픽셀값이 특정 지속기간 동안 표명되는지를 판정하는 상태처럼 특정 제어 상태일 수도 있다. 편의상, 신호값이란 용어는 본원에서 제어 상태와 실제 값을 모두 포함하는 것으로 이용된다. 신호 발생기(540)는 각각의 지속값 표명 구간의 시작에서 개시되는 타이머(도시 안 됨)를 포함한다. 발생기(540)는 특정 지속기간이 경과될 때까지 특정 값이나 상태를 표명한다.

특정 지속기간의 완료 즉시, 신호 발생기(540)는 래스터 시퀀서(530)에게 통지하고, 그에 응답하여 래스터 시퀀서(530)는 선택된 패턴 내의 다음 지속값 쌍으로 진행한다. 래스터 시퀀서(530)가 선택된 패턴을 포함하는 지속값 쌍의 시퀀스의 끝에 도달하면, 래스터 시퀀서(530)는 패턴 발생기(520)에세 통지한다. 그에 응답하여, 패턴 시퀀서(520)는 선택된 라인 내의 다음 식별된 패턴으로 진행한다.

패턴 시퀀서(520)가 현재 선택된 라인을 정의하는 패턴 시퀀스의 끝에 도달하면, 패턴 시퀀서(520)는 라인 시퀀서(510)에게 통지한다. 라인 시퀀서(510)는 자신의 라인 카운터를 진행시키고, 만약 라인 디스크립터 리스트(410)내의 현재 엔트리의 특정 라인-카운트에 도달되면, 라인 시퀀서(510)는 라인 디스크립터 리스트(410)의 다음 엔트리로 진행한다. 라인 시퀀서(510)가 리스트(410)의 끝에 도달하면, 리스트(410)의 시작으로 다시 되돌아가서 전체 프로세스가 반복된다.

계층의 각 레벨은 다음 상위 레벨에게 자신의 특정 래스터 시퀀스의 종료를 통지하도록 구성되었으므로, 래스터 내의 각 이벤트의 타이밍을 결정하는 상세 설명은 최하위 레벨이다. 따라서, 성취 가능한 해상도는 오로지 최하위 레벨 설명에 의해 성취 가능한 해상도에 의해 제한된다. 이런 식으로, 실제 모든 래스터가 하위 레벨 상세의 계층적 구성에 의해 정의 가능하다.

도 6은 본 발명에 따른 래스터 발생 파라미터의 부분 인코딩을 예시하고, 도 7은 이러한 예의 파라미터에 대응하는 부분 래스터 발생을 예시한다. 파라미터들이 예시의 라인 디스크립터 리스트(410'), 예시의 라인 패턴 리스트(420'), 예시의 지속값 리스트(430') 및 예시의 값 리스트(440')에 포함된다.

라인 디스크립터 리스트(410')는 래스터가 라인-유형 2(=Vsync)의 5개 라인(참조 번호(711, 712)), 라인-유형 4(Sync-Black-Synch-Black)의 1개 라인, 라인-유형 6(Blank)의 14개 라인, 라인 유형 1(Active Vidoe)의 537개 라인 등을 포함함을 나타낸다. 도 7은 라인 디스크립터 리스트(410')의 파라미터에 대응하는 5개의 라인-유형-2 라인(L2)(811), 하나의 라인-유형-4(L4)(812) 등의 시퀀스를 예시한다.

라인-유형-2의 라인들(711)은 라인 패턴 리스트(420')에서 패턴 4(721)-패턴2(722)-패턴 4(723)-패턴 2(724)의 시퀀스를 포함하는 것으로 설명되어 있다. 라인-유형-2의 5개 라인의 각각은, 도 7에 참조 번호(821-824)로 예시된 것처럼, 이러한 p4-p2-p4-p2 시퀀스를 포함한다. 같은 방식으로, 라인-유형-1의 라인들의 각각도 p4-p3의 시퀀스를 포함하고, 라인-유형-3의 라인들은 p4-p2-p4-p1의 시퀀스를 포함한다. 여기에서, p4=동기(sync), p2=반 소거(half blank), p1=반 암전(half black), p5=전 암전(full black). p3=완전 활성(full active) 이다.

각각의 패턴은 지속값 리스트(430')에 설명된다. 예시된 것처럼, 예를 들어, 패턴 2(722)는 879(즉 731d) 시간 단위의 지속기간 동안 신호-값-0(731v)를 포함하고, 그 다음에 43(732d) 시간 유닛의 지속기간 동안 신호-값-3(732v)이 뒤따른다. 이 예에서, 신호값 파라미터는 값 리스트(440')을 지시하는 포인터인데, 예컨대 신호-값-0(731v)은 -255의 실제 크기값(831)에 대응하는 반면, 신호-값-3(732v)은 -200의 실제 크기값(832)에 대응한다. 이들 값(831, 832)은 도 7의 타이밍도 라인상에 표시되었다. 이 예시의 인코딩에서, 지속값 리스트(430')의 음의 신호값 파라미터(739)는 전술한 래스터 발생기의 픽셀-값-선택 상태를 나타낸다. 이 제어 상태의 지속기간 동안, 도 7의 참조 번호(839)로 표시된 것처럼 실제 비디오 데이터가 인가된다.

리스트(430-440)의 파라미터의 인코딩은 해상도와 이용 가능한 메모리 공간 사이에 전통적인 트레이드오프(tradeoff)를 포함한다. 본 발명의 바람직한 실시예에서, 단위 지속기간이 1클록 사이클과 동일하고, 10비트가 지속기간 파라미터에 할당되면, 이 지속기간은 고 정도의 해상도로 설정될 수 있다. 만약 원하는 지속기간이 10비트를 초과하면, 1918 클록 사이클의 지속기간을 달성하기 위해 리스트(430')에 959*2 지속기간(738)으로 예시된 바와 같이, 추가의 지속값 쌍이 이용된다. 유사하게, 9비트가 값 리스트(440')에 값들을 기억하기 위해 할당되고, 4비트가 지속값 리스트 내의 값 포인터에 할당되어, 최대 16개의 상이한 값들을 허용한다. 만약 도 6의 예처럼 MSB 혹은 부호 비트(sign bit)가 제어 상태를 나타내는데 이용되면, 리스트(440') 내의 8개의 상이한 값들만이 다루어질 수 있다. 4비트값 포인터의 8개의 가능한 음의 값들은, 예컨대 비디오 혹은 텔레텍스트 정보가 이 구간에 삽입될 것인지를 나타내는 등의 정보를 시스템의 다른 성분으로 운반하는데 이용될 수 있다. 당업자라면, 본 원의 관점에서 다른 인코딩 체계들도 가능함이 명백할 것이다.

결국, 예시된 것처럼, 모든 래스터 패턴이 지속값 쌍의 시퀀스에 의해 정의될 수 있고, 모든 라인이 래스터 패턴의 시퀀스로서 정의될 수 있으며, 모든 래스터가 라인의 시퀀스로서 정의될 수 있다. 도 4의 지속값 리스트(430)와 관련하여, 리스트(410, 420)는 이용 가능한 메모리의 할당에 근거하여 각각의 파라미터에 대해 할당된 비트들이다. 이 바람직한 실시예에서, 4개의 비트들이 라인-유형 파라미터에 할당되어, 16개의 상이한 라인 유형을 허용하고, 10 비트가 라인-카운트 파라미터에 할당되어, 동일한 유형의 최대 1024개 라인의 반복을 허용한다. 리스트(410)는 최대 16개 라인 디스크립터 엔트리를 포함하도록 조직되고, 0의 라인-카운트 값이 리스트(410)의 논리적 끝(logical end)을 표시하는데 이용된다. 16개의 상이한 라인 유형에 대한 설명을 포함하는 리스트(410)는 각각의 라인을 설명하는데 최대 8개 패턴을 허용하도록 구성된다. 3개의 비트가 각 패턴을 참조하는데 할당됨으로써, 리스트(430)에서 최대 8개의 상이한 패턴을 허용한다. 리스트(430)의 각 패턴은 최대 4개의 지속값 쌍을 포함할 수 있다. 본 발명자는 이러한 비트 할당을 현재 그리고 장래에 예상되는 래스터 구조의 인코딩에 적합한 할당으로서 제공하는 바이지만, 이용 가능한 메모리 자원 및/또는 그 밖의 예상되는 래스터 포맷에 따라서 다른 할당이 이용될 수도 있다.

전술한 내용들은 단순히 본 발명의 원리를 예시하는 것이다. 그러므로, 당업자라면, 본 원에 명확하게 설명 또는 도시되지 않았더라도 본 발명의 범주 내에서 본 발명의 원리를 구현하는 여러 가지 장치를 고안할 수 있음을 인지할 것이다. 예를 들면, 인코더(300)는 래스터 파라미터를 로딩(loading) 및 기억하는 프로그램 가능 메모리를 갖는 하드웨어로 바람직하게 구현된다. 그러나, 처리 속도가 계속 증가함에 따라, 인코더(300) 혹은 인코더(300)의 부분들이 소프트웨어 기반 애플리케이션으로 구현될 수도 있다. 이런 식으로, 하드웨어와 소프트웨어의 조합이 이용될 수도 있다. 패턴 및 래스터 시퀀서(520, 530)와, 신호 발생기(540)와, 그들의 연관 리스트(420, 430)는 하드웨어 장치일 수 있고, 반면에 라인 시퀀서(510)와 라인 디스크립터 리스트(410)는 소프트웨어나 펌웨어 모듈일 수 있다. 당업자에게는 첨부된 특허청구범위의 범주내에 있는 이런 저런 시스템 구성 및 최적화 특징들이 본 원의 기술적 관점에서 명확할 것이다.

특허청구범위에서, 괄호안의 참조 부호가 청구항을 제한하는 것으로 해석되어서는 안된다. "포함"이라는 단어는 청구항에 기재된 것 이외의 다른 요소나 단계들의 존재를 배제하지 않는다. 구성 요소를 단수 형태로 기재했더라도 이 요소가 다수 개 존재할 가능성을 배제하지 않는다. 본 발명은 몇 개의 개별 요소를 포함하는 하드웨어에 의해, 그리고 적절히 프로그램된 컴퓨터에 의해 구현될 수 있다. 몇 개의 수단을 열거하는 장치 청구항에서, 이들 수단 중 몇 개는 하나의 동일한 하드웨어 항목으로 구현될 수 있다. 특정 수단이 서로 다른 종속항에서 언급된다는 단순한 사실이, 이들 수단의 조합이 유리하게 이용될 수 없음을 나타내는 것은 아니다.

Claims

래스터 발생기(500)에 있어서,

㉠ 라인 디스크립터(line descriptors)의 리스트(410)를 나열하도록 구성된 라인 시퀀서(line sequencer)(510)―상기 라인 디스크립터의 리스트(410)의 각각의 라인 디스크립터는 라인-카운트 파라미터(line-count parameter)(412)와 라인-유형 파라미터(line-type parameter)(411)를 포함하되, 상기 라인-카운트 파라미터(412)는 상기 라인-유형 파라미터(411)에 대응하는 래스터 라인의 수에 대응하고, 상기 라인-유형 파라미터(411)는 상기 라인-유형 파라미터(411)에 대응하는 각각의 래스터 라인을 형성하는 래스터 신호의 시퀀스의 디스크립터(420)에 대응함―와,

㉡ 상기 시퀀스의 디스크립터(420)에 근거하여 래스터 신호의 시퀀스를 발생시키도록 구성된 신호 발생기(540)

를 포함하는 래스터 발생기.
제 1 항에 있어서,

상기 라인 디스크립터의 리스트(410)를 포함하도록 구성된 프로그램 가능 메모리(400)를 더 포함하는 래스터 발생기.
제 1 항에 있어서,

상기 래스터 신호의 시퀀스의 각각의 디스크립터(420)는 패턴 식별자의 세트(a set of pattern identifiers)(421)에 대응하고,

상기 래스터 발생기(500)는,

상기 패턴 식별자의 세트(421)를 나열하여 상기 시퀀스의 상기 디스크립터(420)에 대응하는 패턴 시퀀스의 세트(430)를 발생시키도록 구성된 패턴 시퀀서(520)를 더 포함하는

래스터 발생기.
제 3 항에 있어서,

상기 패턴 식별자의 각 세트(421)를 포함하도록 구성된 프로그램 가능 메모리(400)를 더 포함하는 래스터 발생기.
제 3 항에 있어서,

상기 패턴 시퀀스의 세트(430)의 각 패턴 시퀀스(431)는 지속값 쌍의 세트(a set of duration-value pairs)(431)에 대응하고,

상기 신호 발생기(540)는 상기 지속값 쌍(431)에 근거하여 특정 지속 기간에대해 특정 래스터값들을 적용함으로써 상기 래스터 신호의 시퀀스를 발생시키는

래스터 발생기.
제 5 항에 있어서,

지속값 쌍의 각 세트(431)를 포함하도록 구성된 프로그램 가능 메모리(400)를 더 포함하는 래스터 발생기.
영상의 디지털 표현을 수신하고, 그로부터 디스플레이 장치(20)에 디스플레이하기에 적합한 복합 비디오 신호―상기 복합 비디오 신호는 비디오 성분과 래스터 성분을 포함함―를 발생시키도록 구성된 인코더(300)에 있어서,

㉠ 픽셀 데이터를 상기 복합 비디오의 상기 비디오 성분으로 변환하도록 구성된 데이터 경로부(datapath)(310)와,

㉡ 다수의 래스터 라인을 포함하는 상기 래스터 성분을 제공하도록 구성된 래스터 발생기(320)와,

㉢ 다수의 라인 파라미터―각각의 상기 라인 파라미터는 라인-카운트 파라미터(412)와 라인-유형 파라미터(411)을 포함하되, 상기 라인-카운트 파라미터(412)는 상기 라인-유형 파라미터(411)에 대응하는 상기 다수의 래스터 라인의 래스터 라인 수에 대응하고, 상기 라인-유형 파라미터(411)는 상기 라인-유형파라미터(411)에 대응하는 상기 래스터 라인의 하나 이상의 디스크립터에 대한 포인터를 포함함―를 포함하는 제 1 링크 리스트(410)를 포함하도록 구성된 래스터 정의 데이터 세트(raster definition data set)(400)

를 포함하며,

상기 래스터 발생기(320)가 상기 제 1 링크 리스트(410)를 통해 상기 래스터 라인 각각의 상기 디스크립터를 처리함으로써 상기 복합 비디오 신호의 상기 래스터 성분을 제공하도록 구성되는

인코더.
제 7 항에 있어서,

상기 래스터 라인의 상기 하나 이상의 디스크립터는 하나 이상의 래스터 시퀀스의 세트(431)에 대한 포인터(421)를 포함하는 제 2 링크 리스트(420)를 포함하는 인코더.
제 8 항에 있어서,

상기 하나 이상의 래스터 시퀀스(431)의 각각은 래스터 값(435)을 어서팅하는(assert) 이산적인 간격들(descrete intervals)(434)을 정의하는 다수의 시퀀스 디스크립터를 포함하는 인코더.
래스터를 발생시키는 방법에 있어서,

㉠ 라인-유형(411) 및 라인-카운트(412)를 각기 포함하는 라인 엔트리들의 리스트(410)를 나열하는 단계와,

㉡ 해당 라인-카운트(412)에 근거하여, 각각의 라인-유형(411)에 대응하는 래스터 신호를 반복적으로 인가하는 단계

를 포함하는 래스터 발생 방법.
제 10 항에 있어서,

상기 라인 엔트리의 리스트(410)를 액세스되는 메모리(400)에 프로그래밍하여 상기 방법을 실행하는 단계를 더 포함하는 래스터 발생 방법.
제 10 항에 있어서,

각각의 라인-유형(411)에 대응하는 상기 래스터 신호를 인가하는 상기 단계는, 각각의 라인-유형(411)에 대응하는 래스터 패턴의 리스트(420)를 나열하는 단계를 더 포함하는 래스터 발생 방법.
제 12 항에 있어서,

상기 래스터 패턴의 리스트(420)를 액세스되는 메모리(400)에 프로그래밍하여 상기 방법을 실행하는 단계를 더 포함하는 래스터 발생 방법.
제 12 항에 있어서,

각각의 라인-유형(411)에 대응하는 상기 래스터 신호를 인가하는 상기 단계는, 각각의 래스터 패턴에 대응하는 지속값 쌍의 리스트(431)를 나열하는 단계를 더 포함하는 래스터 발생 방법.
제 14 항에 있어서,

상기 지속값 쌍의 리스트(431)를 액세스되는 메모리(400)에 프로그래밍하여 상기 방법을 실행하는 단계를 더 포함하는 래스터 발생 방법.