KR20020066580A - Leadframe of die pad and method for manufacturing the same - Google Patents
Leadframe of die pad and method for manufacturing the same Download PDFInfo
- Publication number
- KR20020066580A KR20020066580A KR1020010006828A KR20010006828A KR20020066580A KR 20020066580 A KR20020066580 A KR 20020066580A KR 1020010006828 A KR1020010006828 A KR 1020010006828A KR 20010006828 A KR20010006828 A KR 20010006828A KR 20020066580 A KR20020066580 A KR 20020066580A
- Authority
- KR
- South Korea
- Prior art keywords
- chip mounting
- mounting plate
- epoxy resin
- metal piece
- silver
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
본 발명은 리드프레임의 칩탑재판 구조 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 그라운딩과 파워링을 사용될 수 있는 다수개의 금속판이 분할되어 형성된 리드프레임의 칩탑재판 구조 및 그 제조 방법에 관한 것이다.The present invention relates to a chip mounting structure of a lead frame and a method of manufacturing the same, and more particularly, to a chip mounting structure of a lead frame formed by dividing a plurality of metal plates that can be used for grounding and power ring, and a method of manufacturing the same. will be.
통상적으로 반도체 패키지 제조용 리드프레임은 골격 역할을 하는 사이드레일과; 반도체 칩이 실장되는 칩탑재판과; 상기 사이드레일과 칩탑재판의 각 모서리를 일체로 연결하고 있는 타이바와; 상기 사이드레일로부터 일체로 연장되어 끝단이 칩탑재판의 사방 변까지 인접되게 위치되는 다수의 리드로 구성되어 있다.Typically, a lead frame for manufacturing a semiconductor package includes a side rail serving as a skeleton; A chip mounting plate on which semiconductor chips are mounted; A tie bar integrally connecting each edge of the side rail and the chip mounting plate; It consists of a plurality of leads extending integrally from the side rails and whose ends are positioned adjacent to the four sides of the chip mounting plate.
특히, 첨부한 도 5a에 도시한 바와 같이 상기 칩탑재판(10)의 테두리단을 따라 위치되는 그라운드 링(26)이 타이바(18)와 일체로 연결되어 있다.In particular, as shown in FIG. 5A, the ground ring 26 located along the edge of the chip mounting plate 10 is integrally connected to the tie bar 18.
따라서, 상기 칩탑재판에 접착수단으로 반도체 칩을 부착하는 단계와; 상기 반도체 칩의 본딩패드와 각 리드의 본드핑거간을 와이어로 본딩하는 단계와; 상기 반도체 칩과 와이어와 리드의 안쪽부분을 수지로 몰딩하는 단계와; 외부로 노출된 리드를 소정의 형상으로 트리밍 및 포밍하는 단계등을 거쳐 반도체 패키지로 제조된다.Therefore, attaching the semiconductor chip to the chip mounting plate by an adhesive means; Bonding a bonding pad of the semiconductor chip and a bond finger of each lead with a wire; Molding an inner portion of the semiconductor chip, the wire and the lead with a resin; It is manufactured into a semiconductor package through trimming and forming a lead exposed to the outside into a predetermined shape.
한편, 상기 반도체 칩의 본딩패드는 파워(전원)용, 그라운드용, 신호교환용등으로 구분되어 있으며, 각 리드도 파워용, 그라운드용, 신호교환용등으로 구분되어 있는 바, 상기 반도체 칩의 파워용 본딩패드와 파워용 리드를 와이어 본딩으로 연결하고, 그리고 상기 그라운드용 본딩패드와 상기 그라운드 링을 와이어 본딩으로 연결하는 동시에 그라운드 링과 그라운드용 리드간을 재차 와이어로 본딩하여 연결하게 된다.On the other hand, the bonding pad of the semiconductor chip is divided into power (power), ground, signal exchange, and the like, and each lead is also classified into power, ground, and signal exchange. The power bonding pad and the power lead are connected by wire bonding, and the ground bonding pad and the ground ring are connected by wire bonding, and the ground ring and the ground lead are again bonded by wire.
상기 그라운드 링을 형성한 이유는 반도체 칩의 그라운드를 위한 중간 경로 역할을 부여하여 그라운드 본딩이 용이하게 이루어지도록 함에 있는 바, 즉 상기 반도체 칩의 그라운드용 본딩패드와 그라운드용 리드가 서로 마주보는 위치에 있지 않을 경우, 반도체 칩의 그라운드용 본딩패드와 반도체 칩의 사방에 위치된 그라운드 링을 먼저 와이어로 본딩하고, 그라운드 링과 그라운드용 리드간을 재차 와이어로 본딩해줌으로써, 반도체 칩의 그라운드 연결이 용이하게 이루어지게 되는 것이다.The ground ring is formed to provide an intermediate path for the ground of the semiconductor chip to facilitate ground bonding, that is, at a position where the ground bonding pad and the ground lead of the semiconductor chip face each other. If not, the ground bonding pad of the semiconductor chip and the ground ring located on all sides of the semiconductor chip are first bonded with wires, and the ground ring and the ground lead are bonded again with wires, so that the ground connection of the semiconductor chips is easy. It will be done.
상기와 같은 그라운드 링은 타이바와 일체로 연결된 상태이지만, 그 연결 상태가 불안정하여 반도체 패키지의 각 제조공정중에 단락되는 우려가 있다.The ground ring as described above is in a state of being integrally connected with the tie bar, but the connection state is unstable, which may cause a short circuit during each manufacturing process of the semiconductor package.
또한, 종래에는 첨부한 도 5b에 도시한 바와 같이 칩탑재판(10)의 주변에 파워링(28)과 그라운드 링(26)을 구비한 구조가 제안되었는 바, 파워링(28)과 그라운드 링(26)이 칩탑재판(10)과 함께 접착테이프(30)로 부착된 상태이기 때문에 각 제조공정에서 접착테이프가 잘 떨어지는 단점이 있고, 파워링과 그라운드 링에 대한 와이어 본딩시 그 저면에 부착되어 있는 접착테이프에서 쿠션 현상이 일어나, 와이어가 리프트(Lift)되는 문제점을 발생시킨다.In addition, in the related art, a structure including a power ring 28 and a ground ring 26 around the chip mounting plate 10 has been proposed, as shown in FIG. 5B. The power ring 28 and the ground ring have been proposed. Since (26) is attached to the chip mounting plate 10 with the adhesive tape 30, there is a disadvantage in that the adhesive tape falls off in each manufacturing process, and is attached to the bottom surface of the wire ring for the power ring and the ground ring. Cushioning occurs in the adhesive tape, which causes the wire to be lifted.
또한, 상기와 같은 칩탑재판 구조에서는 파워링이 하나이기 때문에 단지 반도체 칩에 집적된 다수의 회로가 동일한 파워를 요구하는 경우는 충족시킬 수 있지만, 반도체 칩에 집적된 다수의 회로가 서로 다른 파워를 요구하는 경우를 충족시킬 수 없는 단점이 있다.In addition, in the chip mounting structure as described above, since only one power ring is used, it is possible to satisfy a case where only a plurality of circuits integrated in the semiconductor chip require the same power, but a plurality of circuits integrated in the semiconductor chip have different powers. There is a disadvantage that can not meet the case of requiring.
따라서, 본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 다수개의 금속편을 서로 전기적인 쇼트없이 분할되게 부착하여, 파워링 또는 그라운드 링 영역으로 사용할 수 있도록 한 리드프레임의 칩 탑재판 구조 및 그 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention has been made in view of the above, and a chip mounting plate structure of a lead frame in which a plurality of metal pieces are separately attached without being electrically shorted to each other and used as a power ring or ground ring region, and its The purpose is to provide a manufacturing method.
이에, 반도체 칩의 그라운드 본딩을 용이하게 실시할 수 있을 뿐만아니라, 반도체 칩에 집적된 각 회로가 서로 다른 파워를 요구하는 것을 모두 수용 가능하게 되어, 반도체 칩의 각 회로가 서로 다른 파워를 요구하며 어느 위치에 있다 하더라도, 본 발명에 따른 다수개의 파워링 영역에 분할시켜 용이하게 와이어로 연결시킬 수 있게 된다.Therefore, the ground bonding of the semiconductor chip can be easily performed, and each circuit integrated in the semiconductor chip can accommodate all different power requirements, so that each circuit of the semiconductor chip requires different power. Regardless of the location, it can be divided into a plurality of powering areas according to the present invention and easily connected by wires.
도 1은 본 발명에 따른 리드프레임의 칩탑재판 제조방법의 일실시예를 나타내는 평면도,1 is a plan view showing an embodiment of a chip mounting plate manufacturing method of a lead frame according to the present invention;
도 2는 도 1의 A-A선 단면도,2 is a cross-sectional view taken along the line A-A of FIG.
도 3은 본 발명에 따른 리드프레임의 칩탑재판 제조방법의 다른 실시예를 나타내는 평면도,3 is a plan view showing another embodiment of the chip mounting plate manufacturing method of the lead frame according to the present invention;
도 4는 도 3의 B-B선 단면도,4 is a cross-sectional view taken along the line B-B of FIG.
도 5a,5b는 종래의 칩탑재판 구조를 나타내는 평면도.5A and 5B are plan views illustrating a conventional chip mounting plate structure.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 칩탑재판12 : 제2금속편10: chip mounting plate 12: the second metal piece
14 : 제1금속편16 : 에폭시수지14 First Metal Part 16: Epoxy Resin
18 : 타이바20 : 은도금부18: tie bar 20: silver plated
22 : 리드24 : 천공홀22: lead 24: drilling hole
26 : 그라운드링28 : 파워링26: ground ring 28: power ring
30 : 접착테이프32 : 칩부착영역30: adhesive tape 32: chip attachment area
34 : 일체형 금속편34: integral metal piece
상기한 목적을 달성하기 위한 본 발명은:The present invention for achieving the above object is:
칩탑재판의 중앙 영역에 도포된 비전도성 에폭시 수지와; 상기 에폭시 수지의 중앙에 부착된 제1금속편과; 상기 에폭시 수지상에서 상기 제1금속편의 사면과 일정간격으로 분리되어 부착된 제2금속편으로 구성되고, 상기 에폭시 수지가 도포되지 않은 칩탑재판의 나머지 영역과, 상기 제1 및 제2금속편의 표면은 은 도금된 것을 특징으로 한다.A non-conductive epoxy resin applied to the central region of the chip mounting plate; A first metal piece attached to the center of the epoxy resin; A second metal piece which is separated and attached to the slope of the first metal piece at a predetermined interval on the epoxy resin, and the remaining area of the chip mounting plate not coated with the epoxy resin, and the surfaces of the first and second metal pieces It is characterized by being plated silver.
바람직한 구현예로서, 상기 제1금속편과 제2금속편은 한 개 이상으로 분리된 것을 특징으로 한다.In a preferred embodiment, the first metal piece and the second metal piece are separated into one or more.
특히, 상기 제2금속편의 분리된 영역과, 이 분리된 영역과 일치되는 칩탑재판에는 천공홀이 형성된 것을 특징으로 한다.In particular, the separated region of the second metal piece, and the chip mounting plate corresponding to the separated region is characterized in that a perforated hole is formed.
상기한 목적을 달성하기 위한 본 발명의 방법은:The method of the present invention for achieving the above object is:
칩탑재판의 사면 일정영역에 은도금을 하는 은도금부 형성 단계와; 상기 은도금부를 제외한 영역에 비전도성의 에폭시수지를 도포하는 단계와; 상기 에폭시수지상에 은도금된 제1 및 제2 금속편을 서로 분리되게 부착하는 단계로 이루어진 것을 특징으로 한다.Forming a silver plated part to silver plate a predetermined area of the chip mounting plate; Applying a non-conductive epoxy resin to a region excluding the silver plating portion; And attaching the silver plated first and second metal pieces separated from each other on the epoxy resin.
상기한 목적을 달성하기 위한 본 발명의 다른 방법은:Another method of the present invention for achieving the above object is:
칩탑재판의 사면 일정영역에 은도금을 하는 은도금부 형성 단계와; 상기 은도금부를 제외한 영역에 비전도성의 에폭시수지를 도포하는 단계와; 상기 에폭시수지상에 은도금된 일체형 금속편을 부착하는 단계와; 상기 일체형 금속편을 분리수단으로 천공하여 제1 및 제 2금속편으로 분리 독립되도록 한 단계로 이루어진 것을 특징으로 한다.Forming a silver plated part to silver plate a predetermined area of the chip mounting plate; Applying a non-conductive epoxy resin to a region excluding the silver plating portion; Attaching a silver plated integral metal piece on the epoxy resin; Perforated the integral metal piece by the separating means, characterized in that consisting of one step to be separated into the first and second metal pieces.
여기서 본 발명의 실시예를 첨부도면을 참조로 더욱 상세하게 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in more detail with reference to the accompanying drawings.
첨부한 도 1은 본 발명에 따른 리드프레임의 칩탑재판 제조방법의 일실시예를 나타내고, 도 2는 본 발명의 칩탑재판을 나타내는 도 1의 A-A선 단면도이다.1 is a cross-sectional view taken along line A-A of FIG. 1 illustrating a chip mounting plate of the lead frame according to the present invention.
먼저, 상기 칩탑재판(10)의 상면 사방 테두리에 와이어 본딩이 용이하게 진행되도록 은도금을 실시하여, 이 은도금부(20)가 파워링 또는 그라운드 링으로 사용 가능하도록 한다.First, silver plating is performed so that wire bonding easily proceeds on the edges of the upper surface of the chip mounting plate 10, so that the silver plating part 20 can be used as a power ring or a ground ring.
다음으로, 상기 칩탑재판(10)의 은도금부(20) 부위를 제외한 나머지 중앙 영역에 걸쳐 비전도성의 에폭시수지(16)를 소정의 두께로 도포한다.Next, the non-conductive epoxy resin 16 is applied to a predetermined thickness over the remaining central region except for the silver plated portion 20 of the chip mounting plate 10.
이어서, 상기 비전도성 에폭시수지(16)의 각 모서리쪽 면에 수직 절곡된 형상의 제2금속편(12)을 순차적으로 부착시켜서, 서로 독립적으로 분리된 파워링 또는 그라운드 링 영역이 되도록 한다.Subsequently, vertically bent second metal pieces 12 are sequentially attached to the corner surfaces of the non-conductive epoxy resin 16 so as to be separate power ring or ground ring regions independently of each other.
다음으로, 상기 비전도성 에폭시수지(16)의 중앙 영역에 사각판 형상의 제1금속편(14)을 부착시키는 바, 이 제1금속편(14)의 중앙 영역은 반도체 칩의 부착영역(32)이 되고, 나머지 사방 테두리면은 그라운드 링 영역이 될 수도 있고, 또는 파워링 영역으로도 사용 가능하게 된다.Next, the first metal piece 14 in the shape of a square plate is attached to the central area of the non-conductive epoxy resin 16. The central area of the first metal piece 14 is the attachment area 32 of the semiconductor chip. The remaining four edges may be a ground ring region or may be used as a powering region.
한편, 상기 제1금속편(14)과 제2금속편(12)은 표면에 은도금이 이루어진 것을 부착하게 된다.On the other hand, the first metal piece 14 and the second metal piece 12 is attached to the silver plated on the surface.
따라서, 파워링 영역 또는 그라운드 링 영역이 칩탑재판(10)의 사방 테두리의 은도금부(20)와, 수직 절곡된 4개의 제2금속편(12)과, 칩부착영역(32)을 포함하는 제1금속편(14)등 각각 독립적으로 분할된 총 6개의 영역이 되어, 서로 다른 파워를 요구하는 다수의 회로가 집적되어 있는 반도체 칩을 용이하게 실장하여 와이어로 본딩시킬 수 있게 된다.Accordingly, the powering region or the ground ring region includes a silver plated portion 20 of the four edges of the chip mounting plate 10, four vertically bent second metal pieces 12, and a chip attaching region 32. A total of six areas each divided independently, such as the one metal piece 14, can be easily mounted and bonded with a wire by a semiconductor chip in which a plurality of circuits requiring different powers are integrated.
즉, 반도체 칩의 서로 다른 파워를 요구하는 회로의 위치와 그 본딩패드가 어느 위치에 있다 하더라도, 상기 6개로 분할되어 있는 파워링 영역에서 모두 수용 가능하게 된다.That is, even if the position of the circuit requiring the different powers of the semiconductor chip and the bonding pads are at any position, they can be accommodated in the six divided powering regions.
또한, 반도체 칩의 그라운드용 본딩패드의 위치가 어느 위치에 있다 하더라도, 상기 6개로 분할되어 있는 그라운드 링 영역에서 모두 수용 가능하게 된다.Moreover, even if the position of the ground bonding pad of a semiconductor chip is in any position, it can accommodate in the ground ring area divided | segmented into said six pieces.
물론, 상기 반도체 칩의 파워용 본딩패드와 상기와 같이 6개로 분할되어 있는 파워링 영역간에 와이어 본딩을 하고, 동시에 파워링 영역과 각 파워용 리드간에도 와이어 본딩을 함에 따라, 반도체 칩의 파워 연결이 이루어진다.Of course, wire bonding is performed between the power bonding pad of the semiconductor chip and the powering regions divided into six as described above, and wire bonding is also performed between the powering regions and the respective power leads, so that the power connection of the semiconductor chips is performed. Is done.
마찬가지로, 상기 반도체 칩의 그라운드용 본딩패드와 상기 분할되어 있는 그라운드 링 영역간을 와이어로 본딩하고, 동시에 그라운드 링 영역과 그라운드용 리드간에도 와이어 본딩을 함으로써, 반도체 칩의 그라운드 연결이 이루어진다.Similarly, the ground bonding of the semiconductor chip is achieved by bonding the ground bonding pads of the semiconductor chip and the divided ground ring regions with wires and simultaneously wire bonding between the ground ring regions and the ground leads.
바람직하게는, 상기 제1금속편(14)과 칩탑재판의 사방의 은도금부(20)를 그라운드 링 영역으로 사용하고, 나머지 분할되어 있는 4개의 제2금속편(12)을 파워링 영역으로 사용하는 것이 바람직한데, 그 이유는 반도체 칩내에는 각기 다른 파워를 요구하는 회로가 집적되어 있기 때문에 각 회로의 파워 연결을 상기 여러개로 분할된 파워용 제2금속편(12)에 용이하게 실시할 수 있고, 그에따라 전기적인 성능을 크게 향상시킬 수 있기 때문이다.Preferably, the first metal piece 14 and the silver-plated portions 20 on all sides of the chip mounting plate are used as the ground ring region, and the remaining four second metal pieces 12 are used as the powering region. The reason for this is that circuits requiring different powers are integrated in the semiconductor chip, so that the power connection of each circuit can be easily performed on the divided second metal pieces 12 for power. This can greatly improve the electrical performance.
미설명부호 22는 리드를 나타낸다.Reference numeral 22 denotes a lead.
여기서, 본 발명의 다른 실시예를 첨부한 도 3과 도 4를 참조로 설명하면 다음과 같다.Here, it will be described with reference to FIGS. 3 and 4 attached to another embodiment of the present invention.
일실시예와 같이, 먼저 상기 칩탑재판(10)의 상면 테두리에 은도금부(20)를 형성하여, 파워링 영역 또는 그라운드 링 영역으로 형성되도록 한 단계와, 이어서 상기 칩탑재판(10)의 은도금면(20) 부위를 제외한 나머지 중앙 영역에 걸쳐 비전도성의 에폭시수지(16)를 소정의 두께로 도포하는 단계를 진행시킨다.As in an embodiment, first, the silver plating part 20 is formed on the upper edge of the chip mounting plate 10 so as to be formed as a power ring region or a ground ring region, and then the chip mounting plate 10 may be formed. The step of applying the non-conductive epoxy resin 16 to a predetermined thickness is carried out over the remaining central region except for the silver plated surface 20.
다음으로, 표면에 은도금이 이루어진 일체형 금속편(34)을 상기 비전도성의 에폭시수지(16)상에 부착시키는 단계를 진행시키게 된다.Next, the step of attaching the integral metal piece 34 having silver plating on the surface on the non-conductive epoxy resin 16 is performed.
좀 더 상세하게는, 상기 일체형 금속편(34)은 바깥쪽이 사각 고리 형상으로 형성되어 있고, 그 중앙은 사각판 형상으로 형성되어 있는 바, 이들의 각 안쪽과 바깥쪽 사방면이 금속편에 의하여 일체로 연결된 형상이다.More specifically, the one-piece metal piece 34 is formed in a rectangular ring shape on the outside, the center is formed in the shape of a square plate, the inner and outer four sides thereof are integrally formed by the metal piece. It is connected shape.
다음으로, 상기 일체형 금속편(34)에서 중앙의 사각판 영역과 바깥쪽의 사각고리 형상이 일체로 연결된 4곳 부분을 분리수단을을 사용하여 천공을 하되, 바로 밑의 에폭시수지와 칩탑재판까지 천공을 하여 관통된 천공홀(24)을 형성함으로써, 결국 상기 일체형 금속편(34)은 칩부착영역(32)을 포함하는 하나의 제1금속편(14)과, 이 제1금속편(14)의 모서리쪽에 위치하게 되는 4개의 제2금속편(12)으로 분리되어진다.Next, in the unitary metal piece 34, the four rectangular portions connected to the central rectangular plate area and the outer rectangular ring shape are integrally drilled using a separating means, but the epoxy resin and the chip mounting plate immediately below. By forming the drilled hole 24 through the perforation, the integrated metal piece 34 eventually has one first metal piece 14 including a chip attaching region 32 and an edge of the first metal piece 14. It is separated into four second metal pieces 12 located on the side.
이때, 상기 천공홀(24)을 형성하는 분리수단은 펀칭툴이고, 또 다른 방법으로는 에칭(Etching) 방법으로 천공홀을 형성할 수도 있다.At this time, the separating means for forming the punching hole 24 is a punching tool, another method may be to form a punching hole by etching (Etching) method.
이때, 상기 펀칭에 의하여 분할된 제1금속편(14)과 제2금속편(12)은 상술한 바와 같이 파워링 영역 또는 그라운드 링 영역으로 사용 가능하게 된다.At this time, the first metal piece 14 and the second metal piece 12 divided by the punching can be used as the power ring region or the ground ring region as described above.
따라서, 상기 제1금속편(14)의 칩부착영역(32)에 반도체 칩을 부착한 상태에서, 반도체 칩의 그라운드 본딩을 상기 칩탑재판(10)의 사방 테두리의 은도금부(20) 또는 제1금속편(14) 또는 제2금속편(12)에 실시할 수 있다.Therefore, in the state in which the semiconductor chip is attached to the chip attaching region 32 of the first metal piece 14, the ground bonding of the semiconductor chip is performed by the silver plated portion 20 or the first edge of the four sides of the chip mounting plate 10. It can implement to the metal piece 14 or the 2nd metal piece 12.
또한, 서로 다른 파워를 요구하는 회로가 집적된 반도체 칩의 파워용 와이어 본딩도 상기 칩탑재판(10)의 사방 테두리의 은도금부(20) 또는 상기 제1금속편(14) 또는 제2금속편(12)에 실시할 수 있다.In addition, the wire bonding for power of a semiconductor chip in which circuits requiring different powers are integrated also includes the silver plated portion 20, the first metal piece 14, or the second metal piece 12 on all four edges of the chip mounting plate 10. Can be carried out.
한편, 상기 펀칭에 의하여 형성된 천공홀(24)에는 몰딩공정시 수지가 채워지게 되어, 칩탑재판과 몰딩수지간의 결합력을 향상시킬 수 있는 역할을 하게 된다.On the other hand, the punching hole 24 formed by the punching is filled with the resin during the molding process, thereby improving the bonding force between the chip mounting plate and the molding resin.
이상에서 본 바와 같이, 본 발명에 따른 리드프레임의 칩탑재판 구조 및 그 제조방법에 의하면, 칩탑재판내에 다수의 파워링 영역과 그라운드 영역을 각각 독립적으로 분할시켜 형성해줌으로써, 반도체 칩의 그라운드 본딩을 용이하게 연결할 수 있을 뿐만아니라, 반도체 칩에 집적된 각 회로가 서로 다른 파워를 요구하는 것을 충족시킬 수 있고, 그에따라 반도체 칩의 회로가 서로 다른 파워를 요구하며 어느 위치에 있다 하더라도, 다수의 파워링 영역에 분할시켜 용이하게 와이어로 연결시킬 수 있는 장점이 있다.As described above, according to the chip mounting structure of the lead frame and the manufacturing method thereof according to the present invention, the ground bonding of the semiconductor chip is formed by separately dividing a plurality of powering regions and ground regions in the chip mounting plate. In addition, the circuits of the semiconductor chip may meet different power demands, so that the circuits of the semiconductor chip require different powers, and no matter where they are located. There is an advantage that can be easily connected to the wire by dividing into the powering area.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0006828A KR100377267B1 (en) | 2001-02-12 | 2001-02-12 | Leadframe of die pad and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0006828A KR100377267B1 (en) | 2001-02-12 | 2001-02-12 | Leadframe of die pad and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020066580A true KR20020066580A (en) | 2002-08-19 |
| KR100377267B1 KR100377267B1 (en) | 2003-03-26 |
Family
ID=27694095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0006828A KR100377267B1 (en) | 2001-02-12 | 2001-02-12 | Leadframe of die pad and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100377267B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411280B2 (en) | 2003-08-29 | 2008-08-12 | Infineon Technologies Ag | Chip support of a leadframe for an integrated circuit package |
| KR101041787B1 (en) * | 2009-09-01 | 2011-06-17 | 주식회사 희망과재미 | Dried fish vending machine |
-
2001
- 2001-02-12 KR KR10-2001-0006828A patent/KR100377267B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411280B2 (en) | 2003-08-29 | 2008-08-12 | Infineon Technologies Ag | Chip support of a leadframe for an integrated circuit package |
| KR101041787B1 (en) * | 2009-09-01 | 2011-06-17 | 주식회사 희망과재미 | Dried fish vending machine |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100377267B1 (en) | 2003-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927483B1 (en) | Semiconductor package exhibiting efficient lead placement | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| US6674154B2 (en) | Lead frame with multiple rows of external terminals | |
| US6114756A (en) | Interdigitated capacitor design for integrated circuit leadframes | |
| US7709935B2 (en) | Reversible leadless package and methods of making and using same | |
| US8729682B1 (en) | Conformal shield on punch QFN semiconductor package | |
| US6710430B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US7102214B1 (en) | Pre-molded leadframe | |
| US9698143B2 (en) | Wireless module with active devices | |
| KR100336080B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003514396A (en) | Ball grid substrate for lead-on-chip semiconductor packages | |
| US6975039B2 (en) | Method of forming a ball grid array package | |
| US20130017652A1 (en) | Method of manufacturing a semiconductor device package with a heatsink | |
| EP0497744B1 (en) | Metal heat sink baseplate for a resin-encapsulated semiconductor device, having raised portions for welding ground connection wires thereon | |
| KR200291282Y1 (en) | printed circuit board for semi-conductor package | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US20020094608A1 (en) | Semiconductor assembly without adhesive fillets | |
| JPH07201925A (en) | Film carrier tape | |
| US6265761B1 (en) | Semiconductor devices with improved lead frame structures | |
| US20120181677A1 (en) | Semiconductor device package with two component lead frame | |
| US7171744B2 (en) | Substrate frame | |
| KR100377267B1 (en) | Leadframe of die pad and method for manufacturing the same | |
| KR20020071833A (en) | A method of manufacturing a semiconductor device | |
| US20030137044A1 (en) | Semiconductor device and packaging system therefore | |
| KR100575859B1 (en) | ball grid array package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140304 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170306 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180309 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190307 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 18 |