KR20020051155A - Method for manufacturing Cu wiring using electroplating for semiconductor device. - Google Patents
Method for manufacturing Cu wiring using electroplating for semiconductor device. Download PDFInfo
- Publication number
- KR20020051155A KR20020051155A KR1020000080701A KR20000080701A KR20020051155A KR 20020051155 A KR20020051155 A KR 20020051155A KR 1020000080701 A KR1020000080701 A KR 1020000080701A KR 20000080701 A KR20000080701 A KR 20000080701A KR 20020051155 A KR20020051155 A KR 20020051155A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- copper
- copper layer
- layer
- electroplating process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000009713 electroplating Methods 0.000 title claims description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 104
- 229910052802 copper Inorganic materials 0.000 claims abstract description 104
- 239000010949 copper Substances 0.000 claims abstract description 104
- 230000008569 process Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000007747 plating Methods 0.000 claims abstract description 9
- 239000003792 electrolyte Substances 0.000 claims description 36
- 239000002683 reaction inhibitor Substances 0.000 claims description 21
- 239000002904 solvent Substances 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 239000008151 electrolyte solution Substances 0.000 description 9
- 239000000654 additive Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 230000000996 additive effect Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 전기 도금법을 이용하여 구리 배선을 제조하는 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing method of a semiconductor device. Specifically, It is related with the method of manufacturing copper wiring using the electroplating method.
차세대 고속 CPU(Central Processing Unit) 또는 SRAM(Static Random Access Memory) 등과 같은 반도체 장치의 배선 제조에 구리 공정이 도입되고 있다. 구리를이용한 배선은 기존의 알루미늄 배선에 비해 낮은 저항을 나타내고, 일렉트로마이그레이션(electromigration) 내성이 우수한 것으로 알려져 있다.Copper processes are being introduced into the wiring fabrication of semiconductor devices such as next-generation high-speed central processing units (CPUs) or static random access memory (SRAM). It is known that the wiring using copper has a lower resistance than the conventional aluminum wiring and has excellent electromigration resistance.
구리를 적층하는 방법의 하나로 전기 도금(electroplating)법이 제시되고 있다. 예를 들어, 다마신(damascene) 공정을 이용하여 트렌치를 채우는 구리층을 전기 도금법을 이용하여 형성하는 방법이 제시되고 있다. 전기 도금법은 구리 용질 및 산 용매 등이 포함된 전해액을 이용하여 구리층을 형성하고 있다.As one method of laminating copper, an electroplating method has been proposed. For example, a method of forming a copper layer filling a trench using a damascene process using an electroplating method has been proposed. In the electroplating method, a copper layer is formed using an electrolytic solution containing a copper solute, an acid solvent and the like.
전기 도금법에 이용되는 전해액은 갭 채움(gap filling) 특성 및 균일도(uniformity) 특성을 향상시키기 위한 첨가제를 함유한다. 이러한 첨가제는 반응 촉진제(accelerator)와 반응 억제제(suppressor)로 대별될 수 있으며, 이러한 반응 촉진제 및 반응 억제제가 일정 비율로 배합되어 전해액에 첨가제로 함유된다.The electrolytic solution used in the electroplating method contains additives for improving gap filling characteristics and uniformity characteristics. Such additives can be roughly classified into reaction accelerators and suppressors, and these reaction accelerators and reaction inhibitors are combined in a proportion and contained in the electrolyte as additives.
반응 억제제는 주로 넓은 폭의 트렌치가 형성된 패턴 부위에서의 구리 증착 속도를 상대적으로 낮춰주는 역할을 하고, 반응 촉진제는 주로 좁은 폭의 트렌치가 형성된 패턴 부위에서의 구리 증착 속도를 상대적으로 빠르게 하는 역할을 한다. 이러한 반응 촉진제와 반응 억제제는, 주로 균일도 특성을 유지하며, 좁은 폭의 트렌치를 채우는 갭 채움 특성을 향상시키기 위해서, 전해액 내에 일정한 비율로 함유되어 사용되고 있다. 그러나, 전해액에 함유되는 첨가제의 종류에 따라 구리층의 갭 채움 특성과 반도체 기판 전면에 대한 균일도 특성이 상호 반대 경향을 보일 수 있다.The reaction inhibitor mainly serves to relatively lower the copper deposition rate at the patterned sites where the wide trenches are formed, and the reaction promoter mainly plays a relatively fast rate of copper deposition at the patterned sites where the narrow trenches are formed. do. Such reaction promoters and reaction inhibitors are mainly used in a constant proportion in the electrolyte solution in order to maintain the uniformity characteristics and to improve the gap filling characteristics for filling narrow trenches. However, depending on the type of additives contained in the electrolyte, the gap filling characteristics of the copper layer and the uniformity characteristics of the entire surface of the semiconductor substrate may exhibit opposite tendencies.
예를 들어, 전해액에 함유되는 첨가제를 반응 촉진 특성에 좋도록 배합할 수 있다. 이 경우, 반응 촉진제는 좁은 폭의 트렌치에서의 구리 증착 속도를 빠르게하므로, 트렌치 바닥으로부터 상측까지의 채움 특성을 향상시킬 수 있으나, 반면에 이러한 좁은 폭의 트렌치가 형성된 패턴 부위에 상기한 반응 촉진제가 계속 잔류하게 되므로 결국 과도금(overplating) 현상을 유발할 수 있다. 반면에 배합된 반응 억제제는 주로 넓은 폭의 트렌치가 형성된 패턴 부위에서 구리 증착 속도를 낮추는 역할을 하므로, 이러한 넓은 폭의 트렌치가 형성된 패턴 부위에 주로 존재하는 반응 억제제에 의해서 이러한 부위에서는 구리 증착 속도가 계속 억제되는 부작용이 발생할 수 있다. 이에 따라, 반도체 기판 전체적인 균일도는 악화되는 결과가 유발될 수 있다. 반면에, 전해액에 함유되는 첨가제를 공형 성장(conformal growth)에 적절하도록 배합한 경우에, 균일도 특성은 만족시킬 수 있으나, 구리층의 공형 성장으로 인해 상대적으로 좁은 폭의 트렌치는 완벽하게 채워지지 않을 수 있어, 갭 채움 특성에 문제가 발생할 수 있다.For example, the additive contained in electrolyte solution can be mix | blended so that reaction promotion characteristic may be good. In this case, the reaction accelerator accelerates the copper deposition rate in the narrow trench, thereby improving the filling property from the bottom of the trench to the upper side, whereas the reaction promoter is applied to the pattern portion where the narrow trench is formed. It will remain, which can eventually lead to overplating. On the other hand, the compounded reaction inhibitor mainly serves to lower the copper deposition rate at the patterned sites where the wide trenches are formed. Side effects that can continue to be suppressed can occur. As a result, the overall uniformity of the semiconductor substrate may be deteriorated. On the other hand, when the additive contained in the electrolyte is suitably formulated for conformal growth, the uniformity characteristic can be satisfied, but the relatively narrow trench may not be completely filled due to the conformal growth of the copper layer. As a result, problems with gap filling characteristics may occur.
본 발명이 이루고자 하는 기술적 과제는, 전기 도금법을 이용하여 구리층을 형성할 때, 갭 채움 특성과 균일도 특성을 함께 충족시킬 수 있는 반도체 장치의 구리 배선 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a copper wiring of a semiconductor device that can satisfy both gap filling characteristics and uniformity characteristics when forming a copper layer using an electroplating method.
도 1 내지 도 4는 본 발명의 실시예에 의한 반도체 장치의 구리 배선 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.1 to 4 are cross-sectional views schematically illustrating a method for manufacturing a copper wiring of a semiconductor device according to an embodiment of the present invention.
<도면의 주요 부호에 대한 간략한 설명><Brief description of the major symbols in the drawings>
100; 반도체 기판,200; 하부 절연막,100; A semiconductor substrate 200; Bottom insulating film,
250; 도전성 플러그,300; 절연막,250; Conductive plugs; Insulation,
301; 제1트렌치,305; 제2트렌치,301; First trench, 305; Second Trench,
400; 시드층,510; 제1구리층,400; Seed layer, 510; 1st Copper Layer,
550; 제2구리층.550; 2nd copper layer.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 제1트렌치 및 상기 제1트렌치에 비해 넓은 폭을 가지는 제2트렌치를 가지는 절연막 패턴을 형성한다. 상기 절연막 패턴 상에 시드층을 형성하고, 제1전기 도금 공정으로 상대적으로 좁은 폭을 가지는 상기 제1트렌치를 바닥에서부터 상측까지채우는 제1구리층을 상기 시드층 상에 형성한다. 즉, 좁은 폭을 가지는 상기 제1트렌치의 갭 채움 목적으로 제1구리층을 형성한다. 상기 제1전기 도금 공정에 비해 공형 성장 조건으로 수행되는 제2전기 도금 공정으로 상기 제1구리층에 의해서 부분적으로 채워진 상기 제2트렌치를 채우는 제2구리층을 상기 제1구리층 상에 형성한다. 즉, 균일도의 향상을 위해서 제2구리층을 공형 성장시킨다. 상기 제2구리층 상을 평탄화하여 상기 제1트렌치 및 상기 제2트렌치 내에 분리되는 배선을 형성한다.An aspect of the present invention for achieving the above technical problem, to form an insulating film pattern having a first trench and a second trench having a wider width than the first trench on a semiconductor substrate. A seed layer is formed on the insulating layer pattern, and a first copper layer is formed on the seed layer to fill the first trench having a relatively narrow width from a bottom to an upper side by a first electroplating process. That is, the first copper layer is formed for the purpose of filling the gap of the first trench having a narrow width. A second copper plating process is performed on the first copper layer to fill the second trench partially filled by the first copper layer by a second electroplating process performed under a growth condition compared to the first electroplating process. . That is, in order to improve the uniformity, the second copper layer is grown by growth. The second copper layer is planarized to form a wiring separated in the first trench and the second trench.
상기 제2전기 도금 공정은 상기 제1전기 도금 공정에서 사용되는 구리 용질, 산 용매, 반응 억제제 및 반응 촉진제를 포함하는 제1전해액에 비해서 적은 양의 반응 억제제를 포함하거나 또는 많은 양의 구리 용질을 포함하는 제2전해액을 사용할 수 있다. 또는 상기 제2전기 도금 공정은 펄스 리버스 도금 공정으로 수행될 수 있다.The second electroplating process includes a smaller amount of the reaction inhibitor or a larger amount of the copper solute than the first electrolyte containing the copper solute, the acid solvent, the reaction inhibitor, and the reaction accelerator used in the first electroplating process. The containing second electrolyte can be used. Alternatively, the second electroplating process may be performed by a pulse reverse plating process.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In addition, when a layer is described as being "on" another layer or semiconductor substrate, the layer may exist in direct contact with the other layer or semiconductor substrate, or a third layer therebetween. May be interposed.
본 발명은, 구리층을 전기 도금법으로 형성할 때 서로 다른 조성의 전해액을 사용하는 적어도 두 차례 이상의 별도의 전기 도금 공정을 수행하는 방법을 제공한다. 예를 들어, 먼저, 상대적으로 좁은 폭의 제1트렌치를 완전히 채우는 제1구리층을 제1전해액을 이용하는 전기 도금 공정으로 형성한다. 이때, 제1전해액은 좁은 폭의 제1트렌치를 채우는 데 적합하도록 배합된다. 즉, 갭 채움을 목적으로 제1구리층을 형성한다. 따라서, 제1트렌치에 비해 상대적으로 넓은 폭을 가지는 제2트렌치는 제1구리층에 의해서 완전히 채워지지 않고 부분적으로 채워질 수 있다.The present invention provides a method of performing at least two or more separate electroplating processes using electrolytic solutions of different compositions when the copper layer is formed by electroplating. For example, first, a first copper layer which completely fills a relatively narrow first trench is formed by an electroplating process using a first electrolyte. At this time, the first electrolyte is blended to be suitable for filling the narrow first trench. That is, the first copper layer is formed for the purpose of filling the gap. Therefore, the second trench having a relatively wider width than the first trench may be partially filled without being completely filled by the first copper layer.
이와 같은 부분적으로 채워진 제2트렌치를 완전히 채우기 위해서 별도의 제2전해액을 이용하여 제2구리층을 제1구리층 상에 형성한다. 이때, 제2구리층은 공형 성장을 유도하는 조건으로 형성된다. 따라서, 제2구리층은 전체적으로 균일하게 성장될 수 있다.In order to completely fill this partially filled second trench, a second copper layer is formed on the first copper layer by using a separate second electrolyte. At this time, the second copper layer is formed under conditions inducing conformal growth. Therefore, the second copper layer can be grown uniformly as a whole.
결과적으로, 우수한 갭 채움 특성을 구현함과 동시에 전체 구리층의 균일도의 향상을 구현할 수 있다.As a result, it is possible to implement an excellent gap filling property and at the same time improve the uniformity of the entire copper layer.
이하, 도면을 인용하는 구체적인 실시예를 통하여 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to specific embodiments referring to the drawings.
도 1은 반도체 기판(100) 상에 트렌치(301, 305)들을 가지는 절연막 패턴(300)을 형성하는 단계를 개략적으로 나타낸다.FIG. 1 schematically illustrates forming an insulating film pattern 300 having trenches 301 and 305 on a semiconductor substrate 100.
구체적으로, 반도체 기판(100) 상에 하부 절연막(200)을 형성하고 패터닝하여 반도체 기판(100)의 일부를 노출하는 콘택홀(contact hole)을 형성한다. 이후에, 콘택홀을 채우는 도전성 플러그(conductive plug;250)를 형성한다.In detail, the lower insulating layer 200 is formed and patterned on the semiconductor substrate 100 to form a contact hole exposing a portion of the semiconductor substrate 100. Thereafter, a conductive plug 250 filling the contact hole is formed.
도전성 플러그(250)이 형성된 하부 절연막(200) 상에 다마신 공정을 적용하는 데 이용되는 절연막(300)을 형성한다. 절연막(300)을 패터닝하여 도전성 플러그(250)를 노출하는 트렌치(301, 305)를 형성한다. 이러한 트렌치(301, 305)들은 반도체 장치에 요구되는 필요에 따라, 다양한 폭으로 형성될 수 있다. 예를 들어, 상대적으로 좁은 폭을 가지는 제1트렌치(301)와, 제1트렌치(301)에 비해 상대적으로 넓은 폭을 가지는 제2트렌치(305)를 형성한다.An insulating film 300 used to apply the damascene process is formed on the lower insulating film 200 on which the conductive plug 250 is formed. The insulating film 300 is patterned to form trenches 301 and 305 exposing the conductive plug 250. These trenches 301 and 305 may be formed in various widths, depending on the needs of the semiconductor device. For example, the first trench 301 having a relatively narrow width and the second trench 305 having a relatively wider width than the first trench 301 are formed.
도 2는 절연막(300) 상에 제1구리층(510)을 형성하는 단계를 개략적으로 나타낸다.2 schematically illustrates a step of forming the first copper layer 510 on the insulating film 300.
구체적으로, 트렌치(301,305)들이 형성된 결과물 상에 전기 도금법을 수행하는 데 요구되는 시드층(seed layer;400)을 형성한다. 시드층(400)은 화학 기상 증착법 또는 스퍼터링(sputtering)법 등으로 구리를 증착하여 형성될 수 있다. 시드층(400)은 트렌치(301, 305)들이 형성된 결과물 상을 모두 덮도록 형성된다. 이는 전기 도금법을 수행하는 전극의 역할을 하기 위해서 필요하다.Specifically, the seed layer 400 required for performing the electroplating method is formed on the resultant trenches 301 and 305. The seed layer 400 may be formed by depositing copper by chemical vapor deposition, sputtering, or the like. The seed layer 400 is formed to cover all of the resultant layers on which the trenches 301 and 305 are formed. This is necessary to serve as an electrode for performing the electroplating method.
이러한 시드층(400)을 형성하기 이전에, 시드층(400)과 절연막(300)의 계면 및 시드층(400)과 도전성 플러그(250)의 계면에 장벽층(도시되지 않음)을 필요에 따라 더 형성할 수 있다. 이러한 장벽층은 일렉트로마이그레이션을 보다 더 방지하기 위해서 확산 장벽의 역할을 하도록 도입된다.Before forming the seed layer 400, a barrier layer (not shown) is required at an interface between the seed layer 400 and the insulating film 300 and at an interface between the seed layer 400 and the conductive plug 250. It can form more. This barrier layer is introduced to act as a diffusion barrier to further prevent electromigration.
이후에, 시드층(400) 상에 전기 도금법을 이용하여 제1구리층(510)을 형성한다. 제1구리층(510)을 형성하는 제1전기 도금 공정에 이용되는 제1전해액은 좁은 폭의 제1트렌치(301)를 완전히 채울 목적으로 배합된다.Thereafter, the first copper layer 510 is formed on the seed layer 400 by using an electroplating method. The first electrolyte used in the first electroplating process of forming the first copper layer 510 is blended for the purpose of completely filling the first trench 301 having a narrow width.
일반적으로 구리층을 형성하는 전기 도금법에 이용되는 전해액은 구리 용질과, 구리 용질을 녹여 전해액의 용매로 사용되는 산 용매 및 첨가제 등이 배합되어 준비된다. 이때, 첨가제는 반응 억제제와 반응 촉진제 등으로 이루어지며, 갭 채움의 목적과 공형 성장의 목적에 따라 반응 억제제와 반응 촉진제의 배합이 달라질 수 있다. 또한, 상기한 갭 채움 목적과 공형 성장의 목적에 따라 구리 용질의 양 또한 달라질 수 있다. 즉, 형성되는 구리층이 갭 채움을 목적으로 하는가 또는 공형 성장을 목적으로 하는가에 따라, 전해액의 조성을 변화시킬 수 있다.In general, the electrolytic solution used in the electroplating method for forming a copper layer is prepared by mixing a copper solute, an acid solvent used for dissolving the copper solute, and an additive used as a solvent of the electrolyte solution. At this time, the additive is made of a reaction inhibitor, a reaction accelerator, and the like, and the combination of the reaction inhibitor and the reaction promoter may be changed according to the purpose of gap filling and the purpose of conformal growth. In addition, the amount of copper solute may also vary depending on the gap filling purpose and the purpose of the conformal growth. That is, the composition of the electrolyte solution can be changed depending on whether the copper layer to be formed is intended for gap filling or for growth.
본 발명의 실시예에서는 제1구리층(510)을 형성하는 데 사용되는 제1전해액을 좁은 폭을 가지는 제1트렌치(301)를 충분히 채우는 목적을 달성하도록 준비한다. 즉, 갭 채움 목적에 부합되도록 제1전해액을 준비한다. 예를 들어, 대략 구리 17g/ℓ, 황산(H2SO4) 180g/ℓ, 염소 70ppm, 반응 억제제 25㎖/ℓ 및 반응 촉진제 1㎖/l의 배합으로 준비되는 제1전해액을 이용할 수 있다. 반응 억제제나 반응 촉진제는 통상의 전기 도금법에 사용되는 종류를 사용할 수 있다.In the embodiment of the present invention, the first electrolyte used to form the first copper layer 510 is prepared to sufficiently fill the first trench 301 having a narrow width. That is, the first electrolyte is prepared to meet the gap filling purpose. For example, a first electrolyte prepared by combining approximately 17 g / l copper, 180 g / l sulfuric acid (H 2 SO 4 ), 70 ppm chlorine, 25 ml / l reaction inhibitor, and 1 ml / l reaction promoter can be used. Reaction inhibitors and reaction promoters can be used in the kind used in the usual electroplating method.
이와 같은 제1전해액을 사용하는 제1전기 도금 공정에 의해서, 좁은 폭의 제1트렌치(501)는 완전히 채워질 수 있다. 그러나, 상기한 바와 같이 제1전해액은 갭 채움 특성을 구현하는 데 적합하도록 배합되었으므로, 상기한 제1전기 도금 공정에 의해서 형성되는 제1구리층(510)은 넓은 폭의 제2트렌치(305)는 완전히 채우지 못할 수 있다. 이에 따라, 전체적인 균일도는 저하된 상태를 나타낼 수 있다. 따라서, 전체적인 균일도를 구현하기 위해서, 제1구리층(510)에 상에 별도의 전해액을 이용하는 별도의 전기 도금 공정을 수행하여 별도의 구리층을 더 형성한다.By the first electroplating process using the first electrolyte, the narrow first trench 501 may be completely filled. However, as described above, since the first electrolyte is blended to realize the gap filling property, the first copper layer 510 formed by the first electroplating process may have a wide second trench 305. May not be fully filled. Accordingly, the overall uniformity may represent a degraded state. Therefore, in order to realize the overall uniformity, a separate copper layer is further formed by performing a separate electroplating process using a separate electrolyte on the first copper layer 510.
그러므로, 제1구리층(510)은 실질적으로 제1트렌치(301)를 채울 정도로만 증착되는 것이 바람직하다. 그리고, 제1구리층(510)은 실질적으로 제2트렌치(305)는 부분적으로 채우게 된다.Therefore, it is preferable that the first copper layer 510 is deposited only to substantially fill the first trench 301. The first copper layer 510 is partially filled with the second trench 305.
도 3은 제1구리층(510) 상에 제2구리층(550)을 형성하는 단계를 개략적으로 나타낸다.3 schematically illustrates a step of forming the second copper layer 550 on the first copper layer 510.
구체적으로, 제1구리층(510) 상에 제1전해액과는 다른 조성을 가지는 제2전해액을 이용하는 제2전기 도금 공정을 이용하여 완전하게 채워지지 않은 제2트렌치(305)를 채우는 제2구리층(550)을 형성한다.Specifically, the second copper layer filling the second trench 305 not completely filled on the first copper layer 510 by using a second electroplating process using a second electrolyte having a composition different from that of the first electrolyte. 550 is formed.
제2구리층(550)을 형성하는 공정은, 제1구리층(510)이 이미 좁은 폭의 제1트렌치(301)를 완전히 채우고 있으므로, 균일도를 증가시키는 목적으로 제2구리층(550)이 균일하게 성장하도록 또는 공형 성장하도록 수행하는 것이 바람직하다. 이를 위해서, 제2전해액은 제1전해액과는 달리 넓은 폭의 제2트렌치(305)가 형성된 패턴 부위에서 공형 성장이 이루어질 수 있도록 배합된다.In the process of forming the second copper layer 550, since the first copper layer 510 completely fills the first trench 301 having a narrow width, the second copper layer 550 may be used to increase the uniformity. It is preferable to carry out to grow uniformly or to grow homogeneously. To this end, unlike the first electrolyte, the second electrolyte is blended so that the growth of the second electrolyte 305 may be performed at the pattern portion where the second trench 305 is formed.
예를 들어, 상기한 바와 같은 제1전해액에 비해 반응 억제제를 적게 포함하도록 제2전해액을 배합하여 준비한다. 즉, 대략 구리 17g/ℓ, 황산(H2SO4) 180g/ℓ, 염소 70ppm, 반응 억제제 25㎖/ℓ 및 반응 촉진제 1㎖/l의 배합으로 준비되는 제1전해액을 이용할 경우, 제2전해액은 대략 구리 17g/ℓ, 황산(H2SO4) 180g/ℓ, 염소 70ppm, 반응 억제제 12㎖/ℓ 및 반응 촉진제 1㎖/l의 배합으로 준비될 수 있다.For example, the second electrolyte is formulated to contain less reaction inhibitor than the first electrolyte as described above. That is, when using the first electrolyte prepared by combining approximately 17 g / l copper, 180 g / l sulfuric acid (H 2 SO 4 ), 70 ppm chlorine, 25 ml / l reaction inhibitor and 1 ml / l reaction accelerator, the second electrolyte solution Silver may be prepared by combining approximately 17 g / l copper, 180 g / l sulfuric acid (H 2 SO 4 ), 70 ppm chlorine, 12 ml / l reaction inhibitor and 1 ml / l reaction promoter.
제1트렌치(301) 부분은 이미 제1구리층(510)에 의해서 채워져 있으므로, 제2트렌치(305) 부분에 비해서 상대적으로 넓은 폭의 패턴 부위로 간주할 수 있다. 실질적으로 반응 억제제의 작용은 넓은 폭의 패턴 부위에서 우세하므로, 제2트렌치(305) 부분에 비해, 제1구리층(510)이 채워진 제1트렌치(301) 부분에서의 반응 억제제의 작용이 우세하게 된다. 따라서, 이러한 제1트렌치(301) 부분에서의 구리의 증착 속도는 둔화될 수 있다.Since the portion of the first trench 301 is already filled by the first copper layer 510, the portion of the first trench 301 may be regarded as a pattern portion having a relatively wider width than the portion of the second trench 305. Since the action of the reaction inhibitor is substantially superior in the wide pattern region, the action of the reaction inhibitor in the portion of the first trench 301 filled with the first copper layer 510 is superior to the portion of the second trench 305. Done. Thus, the deposition rate of copper in this portion of the first trench 301 may be slowed down.
또한, 제2전해액에서의 반응 억제제의 농도는 상기한 바와 같이 제1전해액에 비해 낮으므로, 부분적으로 채워진 제2트렌치(305) 부분에서 반응 촉진제의 농도는 상대적으로 증가할 수 있다. 반응 촉진제는 실질적으로 넓은 폭의 패턴 부위보다는 좁은 폭의 패턴 부위에서 우세하게 작용하는 특성을 나타낸다고 알려져 있다. 따라서, 이미 채워진 제1트렌치(301) 부분보다는 부분적으로 채워진 제2트렌치(305) 부분에서 유효하게 작용할 수 있다. 이에 따라, 제1구리층(510)이 부분적으로 채워진 제2트렌치(305) 부분에서의 구리의 증착 속도는 상대적으로 증가하게 된다.In addition, since the concentration of the reaction inhibitor in the second electrolyte is lower than that of the first electrolyte as described above, the concentration of the reaction promoter in the partially filled portion of the second trench 305 may be increased. It is known that the reaction promoter exhibits a property of acting predominantly in a narrow pattern region rather than a substantially wide pattern region. Therefore, it may work effectively in the partially filled portion of the second trench 305 rather than the already filled portion of the first trench 301. Accordingly, the deposition rate of copper in the portion of the second trench 305 partially filled with the first copper layer 510 is relatively increased.
이와 같이, 제1구리층(510)에 의해서 이미 채워진 제1트렌치(301) 부분에서의 구리의 증착 속도를 상대적으로 둔화시키고, 부분적으로 채워진 제2트렌치(305) 부분에서의 구리의 증착 속도를 상대적으로 증가시킴으로써, 전체적으로 형성되는 제2구리층(550)은 공형 성장을 이룰 수 있어 전체적으로 균일하게 성장할 수 있다.As such, the deposition rate of copper in the portion of the first trench 301 already filled by the first copper layer 510 is relatively slowed, and the deposition rate of copper in the portion of the second trench 305 partially filled is reduced. By increasing relatively, the second copper layer 550 formed as a whole can achieve a uniform growth and can grow uniformly as a whole.
한편, 제2구리층(550)을 상기한 바와 같이 공형 성장시키거나 균일하게 성장시키기 위해서, 상기한 바와 같이 반응 억제제를 제1전해액에 비해 적게 함유하도록 제2전해액을 준비하는 방법 외에도 다른 방법을 사용하여 제2전기 도금 공정을 수행할 수 있다. 예를 들어, 실질적으로 공형 성장 특성이 우수한 펄스 리버스 도금(pulse-reverse plating)을 이용하여 제2전기 도금 공정을 수행할 수 있다. 펄스 리버스 도금은, 용어의 의미대로 전극에 가해지는 전류의 극성을 반복하여 바꿔줌으로써, 구리 이온의 증착과 용해 반응이 반복적으로 발생하여 성장되는 구리층이 공형 성장되도록 유도한다고 알려져 있다.On the other hand, in order to co-grow or uniformly grow the second copper layer 550 as described above, in addition to the method of preparing the second electrolyte to contain less reaction inhibitor than the first electrolyte as described above, Can be used to perform a second electroplating process. For example, the second electroplating process may be performed by using pulse-reverse plating, which is substantially superior in conformational growth characteristics. Pulse reverse plating is known to repeatedly change the polarity of the current applied to the electrode in the sense of the term, thereby causing the copper layer to be grown to be grown by repeatedly depositing and dissolving copper ions.
또는, 제1전해액에 비해 구리 용질의 양이 증가된 제2전해액을 준비하여 이런 제2전해액을 사용하는 제2전기 도금 공정을 수행할 수 있다. 예를 들면, 상기한 바와 같은 대략 구리 17g/ℓ, 황산(H2SO4) 180g/ℓ, 염소 70ppm, 반응 억제제 25㎖/ℓ 및 반응 촉진제 1㎖/l의 배합으로 준비되는 제1전해액을 이용할 경우, 제2전해액을 대략 구리 51g/ℓ, 황산(H2SO4) 180g/ℓ, 염소 70ppm, 반응 억제제 25㎖/ℓ 및 반응 촉진제 1㎖/l의 배합으로 준비할 수 있다. 실질적으로, 구리 용질의 농도가 높은 전해액에서의 구리층을 형성하는 전기 도금 공정을 수행할 경우, 구리 용질의 농도가 낮은 전해액에서 수행한 경우에 비해 공형 성장 특성이 강해지는 효과를 얻을 수 있다고 알려져 있다.Alternatively, a second electroplating process using the second electrolyte may be performed by preparing a second electrolyte having an increased amount of copper solute compared to the first electrolyte. For example, the first electrolyte prepared by combining approximately 17 g / l copper, 180 g / l sulfuric acid (H 2 SO 4 ), 70 ppm chlorine, 25 ml / l reaction inhibitor, and 1 ml / l reaction promoter may be prepared. When used, the second electrolyte can be prepared by combining approximately 51 g / l copper, 180 g / l sulfuric acid (H 2 SO 4 ), 70 ppm chlorine, 25 ml / l reaction inhibitor and 1 ml / l reaction promoter. Substantially, when the electroplating process of forming a copper layer in an electrolyte having a high concentration of copper solutes is performed, it is known that the effect of increasing the growth properties is stronger than that performed in an electrolyte having a low concentration of copper solutes. have.
상기한 바와 같이 제1구리층(510)에 의해서 부분적으로 채워진 제2트렌치(305)를 공형 성장 특성을 나타내는 별도의 제2전기 도금 공정으로 제2구리층(550)을 형성하여 채울 수 있다.As described above, the second trench 305 partially filled by the first copper layer 510 may be formed by filling the second copper layer 550 by a separate second electroplating process that exhibits a growth characteristic.
이와 같이 적어도 두 단계 이상의 전기 도금 공정으로 다층의 구리층을 형성하는 공정을 도입함으로써, 좁은 폭의 제1트렌치(301)를 완전히 채워 갭 채움 특성을 향상시킴과 동시에 전체적으로 공형 성장을 유도할 수 있어 균일도의 향상을 구현할 수 있다.By introducing a process of forming a multi-layered copper layer in at least two or more electroplating processes as described above, it is possible to fully fill the narrow first trench 301 to improve the gap filling characteristics and to induce a total growth at the same time. Improvement of uniformity can be realized.
도 4는 제2구리층(550) 상을 평탄화하여 구리 배선을 형성하는 단계를 개략적으로 나타낸다.4 schematically illustrates a step of planarizing the second copper layer 550 to form a copper wiring.
구체적으로, 제2구리층(550) 상을 화학 기계적 연마(CMP;Chemical Mechanical Polishing)하여 평탄화시킨다. 이때, 상기한 CMP는 하부의 절연막 패턴(300)의 상측 표면이 노출되도록 절연막 패턴(300)의 상측에 존재하는 제2구리층(550), 하부의 제1구리층(510) 및 시드층(400)의 테일(tail) 부분을 제거한다. 이에 따라, 제1트렌치(301)를 채우는 제1구리층(510)으로 이루어지는 제1배선 및 제2트렌치(305)를 채우는 제1구리층(510) 및 제2구리층(550)으로 이루어지는 제2배선으로 분리된 배선 구조가 형성된다.Specifically, the second copper layer 550 is planarized by chemical mechanical polishing (CMP). In this case, the CMP includes the second copper layer 550, the lower first copper layer 510, and the seed layer disposed above the insulating film pattern 300 so that the upper surface of the lower insulating film pattern 300 is exposed. Remove the tail portion of 400. Accordingly, the first wiring formed of the first copper layer 510 filling the first trench 301 and the first copper layer 510 and the second copper layer 550 filling the second trench 305 are formed. A wiring structure separated by two wirings is formed.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
상술한 본 발명에 따르면, 다마신 공정을 이용하여 구리 배선을 형성할 때, 적어도 두 단계 이상의 서로 다른 조건의 전기 도금 공정을 수행함으로써, 서로 다른 폭을 가지는 트렌치들을 채우는 완전히 채워 갭 채움 특성을 제고할 수 있는 동시에, 전체적으로 공형 성장된 구리층을 구현할 수 있어 균일도를 향상시킬 수 있다.According to the present invention described above, when forming a copper wiring using a damascene process, by performing an electroplating process of at least two different stages, thereby improving the gap filling characteristics of the fully filled to fill trenches having different widths At the same time, it is possible to implement a copper-grown layer as a whole to improve uniformity.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000080701A KR20020051155A (en) | 2000-12-22 | 2000-12-22 | Method for manufacturing Cu wiring using electroplating for semiconductor device. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000080701A KR20020051155A (en) | 2000-12-22 | 2000-12-22 | Method for manufacturing Cu wiring using electroplating for semiconductor device. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020051155A true KR20020051155A (en) | 2002-06-28 |
Family
ID=27684918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000080701A KR20020051155A (en) | 2000-12-22 | 2000-12-22 | Method for manufacturing Cu wiring using electroplating for semiconductor device. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020051155A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559041B1 (en) * | 2002-07-11 | 2006-03-10 | 매그나칩 반도체 유한회사 | Method of forming a copper wiring in a semiconductor device |
| KR100788352B1 (en) * | 2005-12-29 | 2008-01-02 | 동부일렉트로닉스 주식회사 | Method for Forming Copper Line of Semiconductor |
| KR100826784B1 (en) * | 2006-08-03 | 2008-04-30 | 동부일렉트로닉스 주식회사 | Fabricating method of metal line in semiconductor device |
| US10269629B2 (en) | 2016-09-05 | 2019-04-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
2000
- 2000-12-22 KR KR1020000080701A patent/KR20020051155A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559041B1 (en) * | 2002-07-11 | 2006-03-10 | 매그나칩 반도체 유한회사 | Method of forming a copper wiring in a semiconductor device |
| KR100788352B1 (en) * | 2005-12-29 | 2008-01-02 | 동부일렉트로닉스 주식회사 | Method for Forming Copper Line of Semiconductor |
| KR100826784B1 (en) * | 2006-08-03 | 2008-04-30 | 동부일렉트로닉스 주식회사 | Fabricating method of metal line in semiconductor device |
| US10269629B2 (en) | 2016-09-05 | 2019-04-23 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933230B2 (en) | Method for making interconnects and diffusion barriers in integrated circuits | |
| US6107186A (en) | High planarity high-density in-laid metallization patterns by damascene-CMP processing | |
| CN100361290C (en) | Differentially doped copper enchasing structure and its manufacturing method | |
| US20060252254A1 (en) | Filling deep and wide openings with defect-free conductor | |
| US7763519B2 (en) | Method for fabricating an interconnect arrangement with increased capacitive coupling and associated interconnect arrangement | |
| US6953745B2 (en) | Void-free metal interconnection structure and method of forming the same | |
| US6525425B1 (en) | Copper interconnects with improved electromigration resistance and low resistivity | |
| EP3839103B1 (en) | Cobalt filling of interconnects in microelectronics | |
| US7439182B2 (en) | Semiconductor device and method of fabricating the same | |
| JP5089850B2 (en) | Semiconductor device | |
| KR20020051155A (en) | Method for manufacturing Cu wiring using electroplating for semiconductor device. | |
| JP2008515229A (en) | Uniform copper interconnect for post-processing and formation method | |
| KR101652134B1 (en) | Plating solutions for electroless deposition of ruthenium | |
| KR20050070523A (en) | Method of forming metal wiring in flash memory device | |
| KR20090113633A (en) | Method for fabricating metal line using adsorption inhibitor in semiconductor device | |
| KR20040007863A (en) | Method of forming a copper wiring in a semiconductor device | |
| CN112382610A (en) | Copper electroplating filling method in copper interconnection process and copper interconnection structure | |
| JPH11283979A (en) | Manufacture of semiconductor device | |
| KR100421913B1 (en) | Method for forming interconnect structures of semiconductor device | |
| KR100788352B1 (en) | Method for Forming Copper Line of Semiconductor | |
| KR20030050062A (en) | METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE | |
| JP2001250824A (en) | Semiconductor integrated circuit device and its manufacturing method | |
| KR20020090439A (en) | Method for Forming Copper Line of Semiconductor Device | |
| KR100451767B1 (en) | Method for forming interconnect structures of semiconductor device | |
| US20070264815A1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |