KR20020049948A - Packet switching system - Google Patents
Packet switching system Download PDFInfo
- Publication number
- KR20020049948A KR20020049948A KR1020000079276A KR20000079276A KR20020049948A KR 20020049948 A KR20020049948 A KR 20020049948A KR 1020000079276 A KR1020000079276 A KR 1020000079276A KR 20000079276 A KR20000079276 A KR 20000079276A KR 20020049948 A KR20020049948 A KR 20020049948A
- Authority
- KR
- South Korea
- Prior art keywords
- packet
- header
- unit
- stored
- transmitted
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/741—Routing in networks with a plurality of addressing schemes, e.g. with both IPv4 and IPv6
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Abstract
Description
본 발명은 패킷 스위칭 시스템에 관한 것으로 특히, 송신할 패킷의 헤더를 별도의 저장소에 저장하여 둠으로써 수신측의 이상으로 해당 패킷을 전송할 수 없는 경우에도 이후에 문제가 해결되면 다시 해당 패킷을 수신측으로 전송할 수 있도록 한 패킷 스위칭 시스템에 관한 것이다.The present invention relates to a packet switching system. In particular, even if the packet cannot be transmitted due to an abnormality of the receiver by storing the header of the packet to be transmitted in a separate storage, the packet is returned to the receiver if the problem is solved later. It relates to a packet switching system capable of transmission.
도 1은 종래의 패킷 스위칭 시스템을 도시한 블록도이다.1 is a block diagram illustrating a conventional packet switching system.
교환기 또는 네트웍 장비 등의 내부에 구비되어 있는 패킷 송수신 시스템은 패킷를 전송하기 위한 송신측(Source, 100)과 송신측(100)이 전송한 데이터 패킷을 수신하기 위한 수신측(Destination, 130)과 데이터 패킷을 송신측(100)에서 수신측(130)으로 전송하기 위해 송신측(100)과 수신측(130) 사이에서 데이터 패킷의 스위칭을 수행하는 패킷 스위칭부(120)를 구비하여 이루어진다.The packet transmitting / receiving system provided in the exchange or network equipment includes a source (100) for transmitting a packet and a destination (Destination, 130) for receiving a data packet transmitted by the sender 100. In order to transmit the packet from the transmitting side 100 to the receiving side 130 is provided with a packet switching unit 120 for switching the data packet between the transmitting side 100 and the receiving side 130.
여기서, 송신측(100)은 송신 메모리부(112)와 송신 제어부(113)구비하고 있는데, 송신 메모리부(112)는 디바이스(111)가 전송한 패킷를 일시 저장하기 위한 저장소로서 주로 FIFO(First Input First Output)를 사용하여 구현한다. 그리고, 송신 제어부(113)는 송신 메모리부(112)에 패킷이 수신된 경우 수신측(130)으로 전송할 패킷이 존재함을 패킷 스위칭부(120)에게 알려준다.Here, the transmitting side 100 has a transmitting memory unit 112 and a transmitting control unit 113, the transmitting memory unit 112 is a storage for temporarily storing the packet transmitted by the device 111, mainly FIFO (First Input) Implement using First Output. When the packet is received in the transmission memory unit 112, the transmission control unit 113 informs the packet switching unit 120 that a packet to be transmitted to the receiving side 130 exists.
디바이스(111)가 수신측(130)으로 전송한 데이터 패킷은 수신측(130)으로 전송되기 전에 일단 송신 메모리부(112)에 저장되어 수신측(130)으로 전송될 때까지 대기한다. 송신 제어부(113)는 송신 메모리부(112)에 패킷이 수신된 경우 패킷 스위칭부(120)에게 수신측(130)에 전송한 패킷이 있음을 알린다. 이에, 패킷 스위칭부(120)가 송신 제어부(113)로 송신 제어 신호를 전송하면 송신 제어부(113)가 송신 메모리부(112)에 저장되어 있는 패킷의 헤더를 패킷 스위칭부(120)로 전송한다. 패킷 스위칭부(120)는 수신한 상기 패킷의 헤더 부분에 포함되어 있는 패킷의 목적지 주소를 참조하여 상기 패킷를 해당 수신측(130)으로 전송한다. 수신측(130)은패킷 스위칭부(120)로부터 상기 패킷을 전송 받아서 수신 메모리부(132)에 일시 저장해 두었다가 상기 패킷의 최종 목적지가 되는 특정 프로세서로 전송한다.The data packet transmitted by the device 111 to the receiving side 130 is stored in the transmitting memory 112 and waits until it is transmitted to the receiving side 130 before being transmitted to the receiving side 130. When the packet is received by the transmission memory unit 112, the transmission controller 113 notifies the packet switching unit 120 that there is a packet transmitted to the receiver 130. Therefore, when the packet switching unit 120 transmits a transmission control signal to the transmission control unit 113, the transmission control unit 113 transmits the header of the packet stored in the transmission memory unit 112 to the packet switching unit 120. . The packet switching unit 120 transmits the packet to the corresponding receiver 130 by referring to a destination address of the packet included in the header portion of the received packet. The receiving side 130 receives the packet from the packet switching unit 120 and temporarily stores the packet in the receiving memory unit 132 and transmits the packet to a specific processor that becomes the final destination of the packet.
전술한 종래의 패킷 스위칭 시스템은 다음과 같은 문제점이 있다.The conventional packet switching system described above has the following problems.
즉, 송신 제어부(113)의 제어에 따라 송신 메모리부(112)에 저장되어 있는 패킷의 헤더가 패킷 스위칭부(120)로 전송되면 패킷의 헤더는 더 이상 송신 메모리부(112)에 저장되어 있지 않게 된다. 그런데, 수신 메모리부(132)가 가득차 있거나 장애가 발생하여 상기 패킷을 수신측(130)으로 전송할 수 없는 경우, 패킷의 헤더를 이미 패킷 스위칭부(120)가 읽어 버렸기 때문에 이후에 수신측(130)이 정상적으로 된 경우에도 상기 패킷을 목적지에 전송할 수 없는 문제가 발생할 수 있다.That is, when the header of the packet stored in the transmission memory unit 112 is transmitted to the packet switching unit 120 under the control of the transmission control unit 113, the header of the packet is no longer stored in the transmission memory unit 112. Will not. However, when the receiving memory unit 132 is full or a failure occurs and the packet cannot be transmitted to the receiving side 130, the packet switching unit 120 has already read the header of the packet, and thus the receiving side 130 is later. Even in this case, a problem may occur in that the packet cannot be transmitted to the destination.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 송신할 패킷의 헤더를 별도의 저장소에 저장하여 둠으로써 수신측의 이상으로 해당 패킷을 전송할 수 없는 경우에도 이후에 문제가 해결되면 다시 해당 패킷을 수신측으로 전송할 수 있도록 하는 데 있다.The present invention has been made to solve the above-mentioned problems. The object of the present invention is to store the header of a packet to be transmitted in a separate storage so that the problem can be solved later even if the packet cannot be transmitted due to an error on the receiving side. It is to allow the packet to be sent back to the receiver.
도 1은 종래의 패킷 스위칭 시스템을 도시한 블록도.1 is a block diagram illustrating a conventional packet switching system.
도 2는 본 발명 따른 패킷 스위칭 시스템을 도시한 블록도.2 is a block diagram illustrating a packet switching system in accordance with the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
120 : 패킷 스위칭부 200 : 패킷 송신측120: packet switching unit 200: packet transmitting side
212 : 송신 메모리부 213 : 헤더 저장부212: transmission memory unit 213: header storage unit
214 : 헤더 저장 제어부 215 : 송신 제어부214: header storage control unit 215: transmission control unit
130 : 패킷 수신측 131 : 수신 제어부130: packet receiving side 131: receiving control unit
132 : 수신 저장부132: receiving storage unit
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 송신하고자 하는 패킷을 일시 저장하기 위한 송신 메모리부와; 상기 송신 메모리부에 저장되어 있는 패킷의 헤더를 추출하여 이를 전송하기 위한 헤더 저장 제어부와; 상기 헤더 저장 제어부가 전송한 헤더를 저장하기 위한 헤더 저장부와; 상기 송신 메모리부에 상기 패킷이 저장된 사실을 알려주기 위한 송신 제어부와; 상기 송신 메모리부에 상기 패킷이 저장된 사실을 인지함과 동시에 상기 헤더 저장부에 저장되어 있는 상기 패킷의 헤더를 분석하여 상기 패킷의 목적지의 상태가 정상인 경우 상기 패킷을 상기 목적지로 전송하기 위한 패킷 스위칭부와; 상기 패킷 스위칭부의 요청이 있는 경우 상기 패킷의 목적지의 상태 정보를 상기 패킷 스위칭부에게 전송해 주기 위한 수신 제어부와; 상기 패킷 스위칭부가 전송한 패킷을 저장하기 위한 수신 메모리부를 구비하여 이루어진 것을 특징으로 하는 패킷 스위칭 시스템을 제공하는 데 있다. 여기서, 상기 헤더 저장부는 저장되어 있는 데이터를 상기 패킷 스위칭부에서 읽은 후에도 상기 데이터를 저장하고 있는 것을 특징으로 한다.A feature of the present invention for achieving the above object is a transmission memory for temporarily storing a packet to be transmitted; A header storage control unit for extracting a header of a packet stored in the transmission memory unit and transmitting the header; A header storage unit for storing the header transmitted by the header storage control unit; A transmission control section for informing the transmission memory section of the fact that the packet is stored; Packet switching for transmitting the packet to the destination when the state of the destination of the packet is normal by analyzing the header of the packet stored in the header storage unit while recognizing that the packet is stored in the transmission memory unit. Wealth; A reception control unit for transmitting the state information of the destination of the packet to the packet switching unit when a request of the packet switching unit is made; It is to provide a packet switching system comprising a receiving memory unit for storing the packet transmitted by the packet switching unit. The header storage unit may store the data even after reading the stored data by the packet switching unit.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명 따른 패킷 스위칭 시스템을 도시한 블록도이다.2 is a block diagram illustrating a packet switching system according to the present invention.
본 발명에 따른 패킷 송신측(200)은 송신 메모리부(212)와, 헤더 저장부 (213)와, 헤더 저장 제어부(214)와, 송신 제어부(215)를 구비하여 이루어 진다.The packet transmission side 200 according to the present invention comprises a transmission memory unit 212, a header storage unit 213, a header storage control unit 214, and a transmission control unit 215.
헤더 저장 제어부(214)는 송신 메모리부(212)에 저장되어 있는 패킷의 헤더를 읽어 와서 헤더 저장부(213)에 저장하고, 헤더 저장부(213)는 헤더 저장 제어부(214)의 제어에 따라 상기 송신 메모리부(212)에 저장되어 있는 패킷의 헤더를 저장하기 위한 저장소이다. 헤더 저장부(213)는 래치(Latch)와 같은 메모리 소자로 구현할 수 있으며, 헤더 저장부(213)에 저장되어 있는 데이터는 해당 데이터가 저장되어 있는 저장 영역에 다른 데이터를 쓰지 않는 이상 해당 데이터를 읽어도 헤더 저장부(213) 내에 여전히 저장되어 있다.The header storage control unit 214 reads the header of the packet stored in the transmission memory unit 212 and stores the header of the packet in the header storage unit 213, and the header storage unit 213 under the control of the header storage control unit 214. It is a storage for storing the header of the packet stored in the transmission memory unit 212. The header storage unit 213 may be implemented as a memory device such as a latch, and the data stored in the header storage unit 213 may be used as long as other data is not written in the storage area in which the data is stored. Even if it is read, it is still stored in the header storage unit 213.
이하, 본 발명에 따라 패킷을 송수신하기 위한 시스템의 동작관계를 설명한다.Hereinafter, an operation relationship of a system for transmitting and receiving a packet according to the present invention will be described.
디바이스(도면 미도시)가 수신측(130)으로 전송한 패킷은 일단 송신측(200)의 송신 메모리부(212)에 저장된다. 헤더 저장 제어부(214)가 송신 메모리부(212)에 저장되어 있는 패킷의 헤더를 읽기 위한 제어신호를 송신 메모리부(212)로 전송함에 따라 상기 패킷의 헤더를 헤더 저장부(213)로 이동하여 저장한다. 그리고, 송신 제어부(215)는 패킷 스위칭부(120)에게 송신할 패킷이 존재함을 알린다. 이에, 패킷 스위칭부(120)는 헤더 저장부(213)에 저장되어 있는 상기 패킷의 헤더를 분석하여 해당 패킷의 목적지 주소를 읽은 후에 해당 주소를 가지는 수신측(200)의 수신 제어부(131)에게 패킷의 전송이 가능한지 여부를 확인하기 위해 수신 제어부(131)에게 제어 신호를 전송한다. 수신 제어부(131)는 상기 패킷 스위칭부(120)로부터 패킷 전송 가능여부를 확인하기 위한 제어 신호를 전송 받으면, 수신 메모리부(132)에 패킷을 저장할 여유공간 존재 유무 및 수신 메모리부(132)에 이상 유무을 확이하여 그 결과를 패킷 스위칭부(120)에게 알려준다.The packet transmitted by the device (not shown) to the receiving side 130 is once stored in the transmitting memory unit 212 of the transmitting side 200. As the header storage control unit 214 transmits a control signal for reading the header of the packet stored in the transmission memory unit 212 to the transmission memory unit 212, the header of the packet is moved to the header storage unit 213. Save it. The transmission control unit 215 informs the packet switching unit 120 that a packet to be transmitted exists. Accordingly, the packet switching unit 120 analyzes the header of the packet stored in the header storage unit 213 to read the destination address of the packet and then sends it to the reception control unit 131 of the receiving side 200 having the address. The control signal is transmitted to the reception controller 131 to check whether the packet can be transmitted. When the reception control unit 131 receives a control signal for confirming whether or not a packet can be transmitted from the packet switching unit 120, the reception control unit 131 has a free space to store a packet in the reception memory unit 132 and the reception memory unit 132. Check the presence or absence of abnormality and inform the packet switching unit 120 of the result.
상기 패킷 스위칭부(120)는 수신 제어부(131)가 알려준 결과에 따라 수신 메모리부(132)에 패킷을 저장할 만한 여유 공간이 있고 또 이상이 없는 경우에는 상기 패킷을 수신측(130)으로 전송하지만, 만일 수신 메모리부(132)에 여유공간이 없거나 이상이 있는 경우에는 상기 패킷을 수신측(130)으로 전송하지 않는다. 그러나, 패킷 스위칭부(120)가 수신측(130)으로 패킷을 전송하지 않는 경우에도 상기 패킷의 헤더는 송신측(200)의 헤더 저장부(213)에 저장되어 있으므로 상기 패킷은 여전히 유효하다. 따라서, 이후 수신측(130)의 수신 제어부(131)로부터 수신 메모리부(132)에 패킷을 저장할 수 있음을 알리는 신호가 수신되면 패킷 스위칭부(120)는 상기 패킷을 해당 수신측(130)으로 전송한다.The packet switching unit 120 transmits the packet to the receiving side 130 when there is a free space for storing the packet in the receiving memory unit 132 and there is no abnormality according to the result informed by the receiving control unit 131. If there is no free space in the receiving memory unit 132 or there is an error, the packet is not transmitted to the receiving side 130. However, even when the packet switching unit 120 does not transmit the packet to the receiving side 130, the packet is still valid because the header of the packet is stored in the header storage unit 213 of the transmitting side 200. Therefore, when a signal indicating that the packet can be stored in the reception memory unit 132 is received from the reception control unit 131 of the reception side 130, the packet switching unit 120 forwards the packet to the corresponding reception side 130. send.
본 발명은 상술한 실시예에 대해서만 상세히 설명되었지만, 본 발명의 사상과 범위 내에서 수정이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게 명백한 것이며, 그러한 수정이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to the above-described embodiments, it will be apparent to those skilled in the art that modifications and variations can be made within the spirit and scope of the present invention, and such modifications or changes are within the scope of the claims of the present invention. Will belong.
이상과 같이, 본 발명은 송신할 패킷의 헤더를 별도의 저장소에 저장하여 둠으로써 수신측의 이상으로 해당 패킷을 전송할 수 없는 경우에도 이후에 문제가 해결되면 다시 해당 패킷을 수신측으로 전송할 수 있게 된다.As described above, the present invention stores the header of the packet to be transmitted in a separate storage, so that even if the packet cannot be transmitted due to an error on the receiving side, if the problem is solved later, the packet can be transmitted to the receiving side again. .
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079276A KR20020049948A (en) | 2000-12-20 | 2000-12-20 | Packet switching system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079276A KR20020049948A (en) | 2000-12-20 | 2000-12-20 | Packet switching system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020049948A true KR20020049948A (en) | 2002-06-26 |
Family
ID=27683893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000079276A KR20020049948A (en) | 2000-12-20 | 2000-12-20 | Packet switching system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020049948A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424473B1 (en) * | 2001-10-19 | 2004-03-26 | 삼성전자주식회사 | Method for parsing audio header in mobile terminal provided multimedia service |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412648A (en) * | 1992-12-25 | 1995-05-02 | Nec Corporation | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers |
| JPH0888652A (en) * | 1994-09-20 | 1996-04-02 | Matsushita Electric Ind Co Ltd | Data high reply device |
| JPH11261649A (en) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | Data processor and router bridge adopting the same |
-
2000
- 2000-12-20 KR KR1020000079276A patent/KR20020049948A/en not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412648A (en) * | 1992-12-25 | 1995-05-02 | Nec Corporation | Packet switching system for forwarding packets from input buffers using idle/busy status of output buffers |
| JPH0888652A (en) * | 1994-09-20 | 1996-04-02 | Matsushita Electric Ind Co Ltd | Data high reply device |
| JPH11261649A (en) * | 1998-03-12 | 1999-09-24 | Hitachi Ltd | Data processor and router bridge adopting the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424473B1 (en) * | 2001-10-19 | 2004-03-26 | 삼성전자주식회사 | Method for parsing audio header in mobile terminal provided multimedia service |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5086426A (en) | Communication network system having a plurality of different protocal LAN's | |
| KR0137089B1 (en) | Inter lan connection equipment | |
| US6483845B1 (en) | Packet transmitter-receiver and packet receiver | |
| US20030021281A1 (en) | Media converter and transmission system using the same | |
| US6584103B1 (en) | Packet communication apparatus provided with manager means for managing packet labels | |
| EP0886410A2 (en) | Data communication method, data communication apparatus, and data communication program recording medium | |
| KR20020049948A (en) | Packet switching system | |
| JP4112717B2 (en) | Data processing device | |
| KR100226781B1 (en) | Method for recognizing node | |
| CN114338174B (en) | Network transmission method | |
| KR20010011749A (en) | Apparatus and method for transmitting and receiving data of a full electronic switching system | |
| US6556675B2 (en) | Subscriber line control device | |
| KR100268234B1 (en) | Method for processing no7 signal in pabx | |
| KR100801361B1 (en) | Host-Cable Card Interface Stabilization System | |
| KR0174661B1 (en) | How to manage unsent data between main device and information receiving company in remote safety management system | |
| KR20000034431A (en) | Method for joining between switching board and network managing center using card for processing x.25 protocol | |
| CN114205356A (en) | Data cross-network transmission system and data management method based on same | |
| JPH11234347A (en) | Buffer management method and system in data communication | |
| KR19990060648A (en) | State Change Processing Method and System in Asynchronous Mode Switching System | |
| KR100202068B1 (en) | Telephony device control bus leading method in exchange | |
| KR101216674B1 (en) | Improved loss data rate of billing data apparatus and method | |
| JPH0923245A (en) | Inter-network connector | |
| JPS59212053A (en) | Data relay system | |
| KR100193857B1 (en) | Credit card inquiry device and method using external Hangul processor | |
| KR100342504B1 (en) | Message interface method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |