KR20020040079A - Method for Fabricating of Semiconductor Device - Google Patents
Method for Fabricating of Semiconductor Device Download PDFInfo
- Publication number
- KR20020040079A KR20020040079A KR1020000069995A KR20000069995A KR20020040079A KR 20020040079 A KR20020040079 A KR 20020040079A KR 1020000069995 A KR1020000069995 A KR 1020000069995A KR 20000069995 A KR20000069995 A KR 20000069995A KR 20020040079 A KR20020040079 A KR 20020040079A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- semiconductor device
- etching
- semiconductor substrate
- gas
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로 특히, 엔모스 영역의 폴리 실리콘과 피모스 영역의 폴리 실리콘간의 식각율(Etch-Rate) 차이를 줄이여 소자의 패턴 특성을 향상시키기 위한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device for improving pattern characteristics of a device by reducing an etching rate difference between polysilicon in an N-MOS region and polysilicon in a PMOS region. will be.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1d는 종래 실시예에 따른 반도체 소자의 제조 공정 단면도이고, 도 2는 종래의 다른 실시예에 따른 반도체 소자의 단면도이고, 도 3은 폴리 실리콘의 도핑율에 따른 식각율을 나타낸 그래프이다.1A to 1D are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a conventional embodiment, FIG. 2 is a cross-sectional view of a semiconductor device according to another conventional embodiment, and FIG. 3 is a graph showing an etching rate according to a doping rate of polysilicon. to be.
종래 기술에 따른 반도체 소자의 제조방법은 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 게이트 산화막(12)을 형성하고, 상기 게이트 산화막(12)상에 폴리 실리콘막(13)을 증착한다.In the method of manufacturing a semiconductor device according to the related art, as shown in FIG. 1A, a gate oxide film 12 is formed on a semiconductor substrate 11, and a polysilicon film 13 is deposited on the gate oxide film 12. do.
여기서, 상기 게이트 산화막(12)은 10∼100Å의 두께로 형성한다.Here, the gate oxide film 12 is formed to a thickness of 10 ~ 100Å.
그리고, 엔모스 트랜지스터의 전류 특성을 향상시키기 위하여 도 1b에 도시된 바와 같이 상기 반도체 기판(11)의 일영역을 노출시키는 마스크(도시하지 않음)를 이용하여 상기 반도체 기판(11)에 고농도의 n형 불순물 이온을 주입한다.In order to improve the current characteristics of the NMOS transistor, as shown in FIG. 1B, a high concentration of n is applied to the semiconductor substrate 11 using a mask (not shown) that exposes one region of the semiconductor substrate 11. Type impurity ions are implanted.
그리고, 도 1c에 도시된 바와 같이, 상기 반도체 기판(11)상에 포토레지스트(14)를 도포하고 노광 및 현상 공정으로 상기 포토레지스트(14)를 선택적으로 패터닝한다.As shown in FIG. 1C, the photoresist 14 is applied onto the semiconductor substrate 11, and the photoresist 14 is selectively patterned by an exposure and development process.
이어, HBr, Cl2, N2, O2, HeO2가 혼합된 식각 가스 분위기의 플라즈마 식각챔버(Plasma Etcher Chamber)에서 상기 패터닝된 포토레지스트(14)를 마스크로 이용한 건식 식각 공정으로 상기 폴리 실리콘막(13)을 선택적으로 제거하여 엔모스 게이트(13a) 및 피모스 게이트(13b)를 형성한다.Subsequently, the polysilicon may be a dry etching process using the patterned photoresist 14 as a mask in a plasma etching chamber in which HBr, Cl 2 , N 2 , O 2 , and HeO 2 are mixed. The film 13 is selectively removed to form the NMOS gate 13a and the PMOS gate 13b.
여기서, 상기 불순물 이온이 주입된 반도체 기판(11)상에는 엔모스 게이트(13a)가 형성되고, 불순물 이온이 주입되지 않은 반도체 기판(11)상에는 피모스 게이트(13b)가 형성된다.Here, the NMOS gate 13a is formed on the semiconductor substrate 11 into which the impurity ions are implanted, and the PMOS gate 13b is formed on the semiconductor substrate 11 into which the impurity ions are not implanted.
일반적으로, 도 3에 도시된 바와 같이, 불순물 이온이 주입된 폴리 실리콘막의 식각율은 불순물 이온이 주입되지 않은 폴리 실리콘막의 식각율보다 크다.In general, as illustrated in FIG. 3, the etching rate of the polysilicon film into which the impurity ions are implanted is greater than that of the polysilicon film into which the impurity ions are not implanted.
따라서, 상기 불순물 이온이 주입된 폴리 실리콘막(13)과 불순물 이온이 주입되지 않은 폴리 실리콘막(13)의 식각율(Etch-Rate) 차이로 인하여 도면에 도시된 바와 같이 엔모스 게이트(13a) 양측의 상기 반도체 기판(11)이 심하게 손상되게 된다.Accordingly, as shown in the drawing, the NMOS gate 13a is caused by the difference in the etching rate between the polysilicon film 13 into which the impurity ions are implanted and the polysilicon film 13 into which the impurity ions are not implanted. The semiconductor substrate 11 on both sides is severely damaged.
이와 같은 반도체 기판(11)의 손상을 줄이기 위하여 상기 식각 가스에서 HBr 및 HeO2가스의 비율을 증가시키면 도 3에 도시된 바와 같이, 엔모스 게이트(13a) 프로파일(Profile)의 직선성이 감소된다.In order to reduce the damage of the semiconductor substrate 11, increasing the ratio of HBr and HeO 2 gas in the etching gas reduces the linearity of the profile of the NMOS gate 13a profile as shown in FIG. 3. .
그리고, 도 4와 도 5는 상기한 종래 반도체 소자의 패턴을 촬영한 평면 및 단면 사진으로, 식각 공정 이후 게이트의 잔존 프로파일이 미약하고 직선성이 낮음을 나타낸다.4 and 5 are planar and cross-sectional photographs of the pattern of the conventional semiconductor device, and show that the remaining profile of the gate after the etching process is weak and the linearity is low.
그러나, 상기와 같은 종래의 반도체 소자의 제조방법은 다음과 같은 문제점이 있다.However, the conventional method of manufacturing a semiconductor device as described above has the following problems.
첫째, 도핑된 엔모스 트랜지스터 영역과 도핑되지 않은 피모스 트랜지스터 영역간의 식각율 차이로 인하여 게이트 식각시에 엔모스 트랜지스터 영역에 불량이 발생된다.First, a defect occurs in the NMOS transistor region at the time of gate etching due to the difference in etching rate between the doped NMOS transistor region and the undoped PMOS transistor region.
둘째, 엔모스 트랜지스터에 발생되는 불량으로 인하여 게이트 식각 공정 마진이 감소된다.Second, the gate etching process margin is reduced due to the defect generated in the NMOS transistor.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 피모스와 엔모스 게이트간의 식각율 차이를 줄이여 공정 마진을 향상시키기 위한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of manufacturing a semiconductor device for improving the process margin by reducing the difference in etching rate between the PMOS and the NMOS gate to solve the above problems.
도 1a 내지 도 1d는 종래 실시예에 따른 반도체 소자의 제조 공정 단면도1A to 1D are cross-sectional views illustrating a manufacturing process of a semiconductor device in accordance with a conventional embodiment.
도 2는 종래의 다른 실시예에 따른 반도체 소자의 단면도2 is a cross-sectional view of a semiconductor device according to another exemplary embodiment.
도 3은 폴리 실리콘의 도핑율에 따른 식각율을 나타낸 그래프3 is a graph showing the etching rate according to the doping rate of polysilicon
도 4는 종래의 반도체 소자의 평면 사진4 is a plan view of a conventional semiconductor device
도 5는 종래의 반도체 소자의 단면 사진5 is a cross-sectional photograph of a conventional semiconductor device
도 6a 내지 도 6d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도6A through 6D are cross-sectional views illustrating a process of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 7은 본 발명의 실시예에 따른 반도체 소자의 평면 사진7 is a planar photograph of a semiconductor device according to an embodiment of the present invention.
도 8은 본 발명의 실시예에 따른 반도체 소자의 단면 사진8 is a cross-sectional photograph of a semiconductor device according to an embodiment of the present invention.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
51 : 반도체 기판 52 : 게이트 산화막51 semiconductor substrate 52 gate oxide film
53 : 폴리 실리콘막 53a : 엔모스 게이트53 polysilicon film 53a NMOS gate
53b : 피모스 게이트 54 : 포토레지스트53b: PMOS gate 54: photoresist
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 게이트 산화막을 형성하고 폴리 실리콘막을 증착하는 단계와, 상기 반도체 기판의 소정영역에 고농도의 n형 불순물 이온을 주입하는 단계와, 반도체 기판상에 포토레지스트를 도포하고 선택적으로 패터닝하는 단계와, CxF1-x가스를 포함하는 식각가스 분위기에서 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 폴리 실리콘막을 식각하여 엔모스 게이트 및 피모스 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.The semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of forming a gate oxide film on a semiconductor substrate and depositing a polysilicon film, and implanting a high concentration of n-type impurity ions into a predetermined region of the semiconductor substrate And applying and selectively patterning a photoresist on the semiconductor substrate, and etching the polysilicon film using the patterned photoresist as a mask in an etching gas atmosphere containing C x F 1-x gas. And forming a MOS gate and a PMOS gate.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 6a 내지 도 6d는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도이고, 도 7은 본 발명의 실시예에 따른 반도체 소자의 평면 사진이고, 도 8은 본 발명의 실시예에 따른 반도체 소자의 단면 사진이다.6A through 6D are cross-sectional views illustrating a manufacturing process of a semiconductor device in accordance with an embodiment of the present invention, FIG. 7 is a plan view of a semiconductor device in accordance with an embodiment of the present invention, and FIG. 8 is a semiconductor device in accordance with an embodiment of the present invention. Is a cross-sectional picture.
본 발명에 따른 반도체 소자의 제조방법은 도 6a에 도시된 바와 같이, 반도체 기판(51)상에 게이트 산화막(52)을 형성하고, 상기 게이트 산화막(52)상에 폴리 실리콘막(53)을 증착한다.In the method of manufacturing a semiconductor device according to the present invention, as shown in FIG. 6A, a gate oxide film 52 is formed on a semiconductor substrate 51, and a polysilicon film 53 is deposited on the gate oxide film 52. do.
이때, 상기 게이트 산화막(52)의 두께는 10∼100Å의 두께로 형성한다.At this time, the gate oxide film 52 has a thickness of 10 to 100 kPa.
그리고, 도 6b에 도시된 바와 같이 반도체 기판(51)의 일영역을 노출시키는 마스크(도시하지 않음)를 이용하여 상기 반도체 기판(51)에 고농도 n형 불순물 이온을 주입한다6B, high concentration n-type impurity ions are implanted into the semiconductor substrate 51 using a mask (not shown) that exposes one region of the semiconductor substrate 51.
그리고, 도 6c에 도시된 바와 같이 상기 반도체 기판(51)상에 포토레지스트(54)를 도포하고 노광 및 현상 공정으로 상기 포토레지스트(54)를 선택적으로 패터닝한다.6C, the photoresist 54 is applied onto the semiconductor substrate 51, and the photoresist 54 is selectively patterned by an exposure and development process.
이어, 도 6d에 도시된 바와 같이, 상기 패터닝된 포토레지스트(54)를 마스크로 이용한 건식 식각 공정으로 상기 폴리 실리콘막(53)을 제거하여 엔모스 게이트(53a) 및 피모스 게이트(53b)를 형성한다.Next, as shown in FIG. 6D, the polysilicon layer 53 is removed by a dry etching process using the patterned photoresist 54 as a mask to form the NMOS gate 53a and the PMOS gate 53b. Form.
여기서, 상기 불순물 이온이 주입된 폴리 실리콘막(53)은 엔모스 게이트(53a)로 형성되고, 불순물 이온이 주입되지 않은 폴리 실리콘막(53)은 피모스 게이트(53b)로 형성된다.Here, the polysilicon film 53 into which the impurity ions are implanted is formed of the NMOS gate 53a, and the polysilicon film 53 into which the impurity ions are not implanted is formed of the PMOS gate 53b.
이때, 상기 식각 공정은 HBr, Cl2,N2,O2,HeO2및 CxF1-x가 혼합된 식각 가스 분위기의 플라즈마 식각 챔버를 이용하여 실시한다.In this case, the etching process is performed using a plasma etching chamber of an etching gas atmosphere in which HBr, Cl 2, N 2, O 2, HeO 2, and C × F 1-x are mixed.
여기서, 상기 CxF1-x가스가 차지하는 비중이 전체 식각 가스의 5∼40%가 되도록 한다.Here, the specific gravity of the C x F 1-x gas is 5 to 40% of the total etching gas.
상기와 같은 방법으로 형성된 본 발명의 실시예에 따른 반도체 소자는 도 7 및 도 8에 도시된 바와 같이, 게이트 프로파일의 직선성이 증가되고, 반도체 기판의 손상이 현저하게 줄어들게 된다.As illustrated in FIGS. 7 and 8, the semiconductor device according to the embodiment of the present invention formed by the above method increases linearity of the gate profile and significantly reduces damage to the semiconductor substrate.
상기와 같은 본 발명의 반도체 소자의 제조방법은 다음과 같은 효과가 있다.The method of manufacturing a semiconductor device of the present invention as described above has the following effects.
첫째, 식각 가스의 성분을 변화시켜 엔모스 게이트 및 피모스 게이트의 식각율 차이를 줄이므로써 게이트 프로파일 특성 및 공정 마진을 향상시킬 수 있다.First, the gate profile characteristics and process margins may be improved by reducing the etching rate difference between the NMOS gate and the PMOS gate by changing the components of the etching gas.
둘째, 별도의 공정상의 큰 변화없이 식각가스의 성분을 변화시키는 공정만으로도 반도체 소자의 특성을 향상시킬 수 있다.Second, the characteristics of the semiconductor device may be improved only by changing the components of the etching gas without any significant change in the process.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0069995A KR100379543B1 (en) | 2000-11-23 | 2000-11-23 | Method for Fabricating of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0069995A KR100379543B1 (en) | 2000-11-23 | 2000-11-23 | Method for Fabricating of Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020040079A true KR20020040079A (en) | 2002-05-30 |
| KR100379543B1 KR100379543B1 (en) | 2003-04-10 |
Family
ID=19700908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0069995A KR100379543B1 (en) | 2000-11-23 | 2000-11-23 | Method for Fabricating of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379543B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437615B1 (en) * | 2001-12-28 | 2004-06-30 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000111945A (en) * | 1998-10-01 | 2000-04-21 | Sony Corp | Electrooptical device, driving substrate for electrooptical device and their preparation |
-
2000
- 2000-11-23 KR KR10-2000-0069995A patent/KR100379543B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437615B1 (en) * | 2001-12-28 | 2004-06-30 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100379543B1 (en) | 2003-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1482541B1 (en) | Method of photolithographically forming narrow transistor gate elements | |
| KR100379543B1 (en) | Method for Fabricating of Semiconductor Device | |
| JP3279000B2 (en) | Semiconductor device manufacturing method | |
| US6822291B2 (en) | Optimized gate implants for reducing dopant effects during gate etching | |
| KR101044380B1 (en) | Method of manufacturing semiconductor device | |
| US7125775B1 (en) | Method for forming hybrid device gates | |
| KR100402102B1 (en) | method for manufacturing of transistor of semiconductor device | |
| KR0179860B1 (en) | Method of manufacturing c-mos element | |
| KR20030001787A (en) | Method for manufacturing a transistor | |
| KR19990050035A (en) | How to form a transistor | |
| JPS62190862A (en) | Manufacture of complementary mos integrated circuit | |
| KR19990071114A (en) | Manufacturing Method of Semiconductor Device | |
| KR100778877B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR0167605B1 (en) | Mos-transistor fabrication method | |
| KR100420082B1 (en) | Method for fabricating mos transistor of semiconductor device | |
| JPH03148834A (en) | Manufacture of mos transistor | |
| KR20030049352A (en) | Method of manufacturing a semiconductor device | |
| KR100356784B1 (en) | Method for manufacturing cmos fet having micro line width | |
| KR100253705B1 (en) | Method for manufacturing cmos device | |
| KR0172832B1 (en) | Method of fabricating semiconductor device | |
| KR19990057055A (en) | Manufacturing method of semiconductor device | |
| KR20070069759A (en) | Method for forming dual gate of semiconductor device | |
| KR20030058581A (en) | Method for manufacturing semiconductor device | |
| KR20010058392A (en) | method for fabricating transistor | |
| KR20020017725A (en) | High voltage Semiconductor device and method for the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |