KR20020034540A - Method for canceling 1pps glitch in mobile bsc system - Google Patents
Method for canceling 1pps glitch in mobile bsc system Download PDFInfo
- Publication number
- KR20020034540A KR20020034540A KR1020000064929A KR20000064929A KR20020034540A KR 20020034540 A KR20020034540 A KR 20020034540A KR 1020000064929 A KR1020000064929 A KR 1020000064929A KR 20000064929 A KR20000064929 A KR 20000064929A KR 20020034540 A KR20020034540 A KR 20020034540A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- 1pps
- gps
- set time
- gpsret
- Prior art date
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
Description
본 발명은 이동통신 제어국 시스템에서의 1PPS(1 Pulse Per Second; 이하 1PPS라 칭함.) 그리취(Glitch) 제거방법에 관한 것으로, 더욱 상세하게는 GPS(Global Positioning System; 이하 GPS라 칭함.)의 1PPS 출력에서 발생하는 신호의 잡음, 즉 그리취를 제거시켜 줌으로써, 기지국간 핸드오프 처리 및 통화 음질을 안정화시켜 주는 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법에 관한 것이다.The present invention relates to a method of removing 1 glitches (GPS) in a mobile communication control station system, and more specifically, a GPS (Global Positioning System). The present invention relates to a method of eliminating 1PPS gritty in a mobile communication control station system that stabilizes inter-base station handoff processing and call quality by eliminating noise, ie, odor, of a signal generated at a 1PPS output.
종래 이동통신 제어국 시스템내에 장착된 클럭 분배기(CKD : Clock Distributor)는 GPS 수신기로부터 1PPS 클럭을 일정 주기마다 수신받은 후 그 1PPS 클럭을 이용하여 기지국간 핸드오프(Hand-off) 처리용 50Hz(20ms) 클럭을 생성한다.A Clock Distributor (CKD) installed in a conventional mobile communication control station system receives a 1PPS clock from a GPS receiver at regular intervals, and then uses a 1PPS clock to perform 50Hz (20ms) hand-off processing between base stations. Generate the clock.
그러나, 종래 이동통신 제어국 시스템내 클럭 분배기는 1PPS 클럭에 포함된 신호 잡음, 즉 그리취(Glitch)를 제거시켜 주는 알고리즘이 없었기 때문에, 그리취가 포함된 불안정한 1PPS 클럭을 이용하여 50Hz(20ms) 클럭을 생성하였다.However, since the clock divider in the conventional mobile communication control system does not have an algorithm to remove the signal noise included in the 1PPS clock, that is, the glitches, 50Hz (20ms) using the unstable 1PPS clock including the griches is included. Generated the clock.
이때, 1PPS 클럭에 동기된 50Hz 클럭은 기지국간 핸드오프에 사용되기 때문에, 이 시각이 틀어지게 되면 보행자 및 기지국간, 또는 기지국간의 핸드오프에 문제가 생기게 된다.At this time, since the 50Hz clock synchronized to the 1PPS clock is used for handoff between base stations, if this time is misaligned, a problem occurs in handoff between pedestrians and base stations or between base stations.
따라서, 상술한 바와 같이 1PPS에 신호의 잡음(Glitch)이 발생하게 되면, 보코더 보드(Vocoder Board)에서 사용하는 50Hz(20ms)가 흔들림으로써, 기지국간 핸드오프 처리 및 통화 음질에 막대한 영향을 미치게 되어 이동통신 시스템이 불안정해지는 문제점이 있었다.Therefore, when the signal noise occurs in 1PPS as described above, 50Hz (20ms) used in the vocoder board is shaken, which greatly affects the handoff processing between the base stations and the call quality. There was a problem that the mobile communication system is unstable.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 GPS의 1PPS에 동기되어 기지국간 핸드오프에 사용되는 50Hz의 안정화를 이룩해 줌으로써, 기지국간 핸드오프 처리 및 통화 음질을 안정화시켜 주기 위한 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to achieve stabilization of 50 Hz used for inter-base station handoff in synchronization with 1PPS of GPS, thereby performing inter-base station handoff process and The present invention provides a method for eliminating 1PS gripe in a mobile communication control station system for stabilizing call sound quality.
상기와 같은 목적을 달성하기 위하여 본 발명 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법은, GPS 위성으로부터 10MHz와 1PPS 클럭을 수신받는 GPS 수신기, 및 상기 GPS 수신기에서 출력한 1PPS 클럭의 라이징 에지에 맞춰 50Hz 클럭을 생성한 후 보코더 보드로 발생시키는 클럭 분배기를 구비한 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법에 있어서,In order to achieve the above object, the method of eliminating 1PS gripping in the mobile communication control station system of the present invention includes a GPS receiver receiving 10MHz and 1PPS clock from a GPS satellite, and a rising edge of the 1PPS clock output from the GPS receiver. In the method of eliminating 1PS grosches in a mobile communication control station system having a clock divider that generates a 50 Hz clock and generates the vocoder board accordingly,
상기 클럭 분배기가 현재 시점이 1PPS 수신 주기인지의 여부를 판단하는 제 1 단계;A first step of determining, by the clock distributor, whether the current time point is a 1PPS reception period;
상기 제 1 단계에서 현재 시점이 1PPS 수신 주기가 아니면 다시 상기 제 1 단계로 진행하는 한편, 현재 시점이 1PPS 수신 주기이면, 상기 클럭 분배기가 상기GPS 수신기로부터 1PPS 클럭을 입력받는 제 2 단계;A second step of, if the current time point is not a 1PPS reception period in the first step, proceeds to the first step again, and if the current time point is a 1PPS reception period, the clock divider receives a 1PPS clock from the GPS receiver;
상기 클럭 분배기가 그 1PPS 클럭과 이전 주기 때 생성한 50Hz 클럭을 이용하여, 그리취 검출용 GPS 리셋(GPSRET)값을 산출하는 제 3 단계;A third step of calculating a gripping detection GPS reset (GPSRET) value using the clock divider generated by the clock divider and the 50 Hz clock generated during the previous period;
상기 클럭 분배기가 그 1PPS 클럭의 폴링 에지로부터 설정 시간(t)내의 GPS 리셋(GPSRET)값이 "1"인지의 여부를 판단하는 제 4 단계;A fourth step of determining, by the clock divider, whether a GPS reset (GPSRET) value within a set time (t) from a falling edge of the 1PPS clock is "1";
상기 제 4 단계에서 1PPS 클럭의 폴링 에지로부터 설정 시간(t)내의 GPS 리셋(GPSRET)값이 "1"이면, 상기 클럭 분배기가 설정 시간(t)으로부터 그 다음 설정 시간(2t)내의 GPS 리셋(GPSRET)값이 "1"인지의 여부를 판단하는 제 5 단계;In the fourth step, if the GPS reset (GPSRET) value within the set time (t) from the falling edge of the 1PPS clock is "1", the clock divider sets the GPS reset within the next set time (t) from the set time (t). A fifth step of determining whether or not the GPSRET) value is "1";
상기 제 5 단계에서 설정 시간(t)으로부터 그 다음 설정 시간(2t)내의 GPS 리셋(GPSRET)값이 "1"이면, 상기 클럭 분배기가 설정 시간(2t)으로부터 그 다음 설정 시간(3t)내의 GPS 리셋(GPSRET)값이 "1"인지의 여부를 판단하는 제 6 단계; 및If the GPS reset (GPSRET) value within the set time (t) from the set time (t) to the next set time (t) is "1" in the fifth step, the clock divider sets the GPS within the set time (3t) from the set time (2t). A sixth step of determining whether the reset value (GPSRET) is "1"; And
상기 제 6 단계에서 설정 시간(2t)로부터 그 다음 설정 시간(3t)내의 GPS 리셋(GPSRET)값이 "1"이면, 상기 클럭 분배기가 그 1PPS 클럭을 리셋시킴과 동시에 그리취 검출용 GPS 리셋(GPSRET)값을 "0"으로 초기화시킨 후 리턴하는 제 7 단계로 이루어진 것을 특징으로 한다.In the sixth step, if the GPS reset (GPSRET) value from the set time (2t) to the next set time (3t) is "1", the clock divider resets the 1PPS clock and at the same time, the GPS reset for gritty detection ( And a seventh step of initializing and returning the GPSRET) value to "0".
도 1은 본 발명의 일 실시예에 따른 이동통신 제어국 시스템에서의 1PPS 그리취 제거장치의 구성을 나타낸 기능블록도,1 is a functional block diagram showing a configuration of a 1PS grip removal apparatus in a mobile communication control station system according to an embodiment of the present invention;
도 2는 본 발명의 일 실시예에 따른 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법을 나타낸 동작플로우챠트,2 is an operation flowchart showing a method for removing 1PS grit in a mobile communication control station system according to an embodiment of the present invention;
도 3은 도 2에 따른 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법중에서 제 3 단계(S3)의 세부 동작과정을 나타낸 동작플로우챠트,FIG. 3 is an operation flowchart showing the detailed operation of the third step S3 in the method of removing 1PS grit in the mobile communication control station system according to FIG. 2;
도 4는 도 2에 따른 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법을 설명하기 위한 신호 타이밍도이다.FIG. 4 is a signal timing diagram for explaining a method of eliminating 1PS grip in the mobile communication control station system according to FIG. 2.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : GPS 수신기 200 : 클럭 분배기100: GPS receiver 200: clock divider
300 : 보코더 보드300: Vocoder Board
이하, 본 발명의 일 실시예에 의한 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of eliminating 1PS grit in a mobile communication control station system according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 의한 이동통신 제어국 시스템에서의 1PPS그리취 제거장치의 기능블록도로서, 본 발명의 일 실시예에 의한 이동통신 제어국 시스템에서의 1PPS 그리취 제거장치는 GPS 수신기(100), 및 클럭 분배기(200)로 구성되어 있다.1 is a functional block diagram of a 1PS degreaser removal device in a mobile communication control station system according to an embodiment of the present invention, the 1PPS deodorant device in a mobile communication control station system according to an embodiment of the present invention GPS receiver 100, and clock divider 200.
상기 GPS 수신기(100)는 GPS 위성(1)으로부터 일정 주기마다 10MHz와 1PPS 클럭을 수신받은 후 상기 클럭 분배기(200)로 출력하는 역할을 한다.The GPS receiver 100 receives the 10 MHz and 1 PPS clocks at predetermined intervals from the GPS satellite 1 and outputs the clock to the clock divider 200.
또한, 상기 클럭 분배기(200)는 1PPS 수신 주기마다 상기 GPS 수신기(100)로부터 1PPS 클럭을 입력받음과 동시에 그 1PPS 클럭의 라이징 에지(Rising Edge)에 맞춰 50Hz 클럭을 생성한 후 보코더 보드(300)로 발생시키는 역할을 한다.In addition, the clock divider 200 receives a 1PPS clock from the GPS receiver 100 at every 1PPS reception period and generates a 50Hz clock according to the rising edge of the 1PPS clock, and then the vocoder board 300. It acts as a generator.
이때, 상기 클럭 분배기(200)에는 1PPS 그리취 제거 알고리즘이 로딩(Loading)되어 있음으로, 상기 GPS 수신기(100)에서 출력한 1PPS 클럭에 도 3과 같이 그리취가 포함되어 있을 경우, 그 1PPS 클럭을 소멸시킨 후 상기 GPS 수신기(100)로부터 다음 주기의 1PPS 클럭을 수신받는 역할을 한다.In this case, since the 1PS GPS griches removal algorithm is loaded in the clock divider 200, when the 1PPS clock output from the GPS receiver 100 includes griches as shown in FIG. 3, the 1PPS clock is removed. After extinguishes and serves to receive a 1PPS clock of the next period from the GPS receiver 100.
그러면, 상기와 같은 구성을 가지는 이동통신 제어국 시스템에서의 1PPS 그리취 제거장치를 이용한 본 발명의 일 실시예에 의한 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법에 대해 도 2, 도 3을 참조하여 설명하기로 한다.Then, FIG. 2 and FIG. 3 show a method for removing 1PS gross odor in a mobile communication control station system according to an embodiment of the present invention using the 1PS grit removing device in the mobile communication control station system having the above configuration. This will be described with reference.
도 2는 본 발명의 일 실시예에 의한 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법을 나타내는 동작플로우챠트이다.FIG. 2 is an operation flowchart showing a method for removing 1PS grip in a mobile communication control station system according to an embodiment of the present invention.
먼저, 상기 클럭 분배기(200)는 현재 시점이 1PPS 수신 주기인지의 여부를 판단한다(S1).First, the clock divider 200 determines whether the current time point is a 1PPS reception period (S1).
이때, 상기 제 1 단계(S1)에서 현재 시점이 1PPS 수신 주기가 아니면(NO) 상기 클럭 분배기(200)는 다시 상기 제 1 단계(S1)로 진행하는 한편, 현재 시점이 1PPS 수신 주기이면(YES), 상기 클럭 분배기(200)는 상기 GPS 수신기(100)로부터 1PPS 클럭을 입력받는다(S2).At this time, if the current time point is not the 1PPS reception period in the first step S1 (NO), the clock divider 200 proceeds to the first step S1 again, and if the current time point is the 1PPS reception period (YES). The clock divider 200 receives a 1PPS clock from the GPS receiver 100 (S2).
그런후, 상기 클럭 분배기(200)는 그 1PPS 클럭과 이전 주기 때 생성한 50Hz 클럭을 이용하여, 그리취 검출용 GPS 리셋(GPSRET)값을 산출한다(S3).Thereafter, the clock divider 200 calculates the GPS detection (GSRSRET) value for the gritty detection using the 1PPS clock and the 50Hz clock generated in the previous period (S3).
이하, 하기에서는 상기 제 3 단계(S3)의 세부 동작과정에 대해 도 3, 도 4를 참조하여 설명하기로 한다.Hereinafter, a detailed operation process of the third step S3 will be described with reference to FIGS. 3 and 4.
먼저, 상기 클럭 분배기(200)는 도 4에 도시한 바와 같이, 상기 GPS 수신기(100)로부터 수신받은 1PPS 클럭을 244ns 지연시켜 "1PPS Delay" 클럭을 생성한다(S3-1).First, as illustrated in FIG. 4, the clock divider 200 delays the 1PPS clock received from the GPS receiver 100 by 244 ns to generate a “1PPS Delay” clock (S3-1).
그런후, 상기 클럭 분배기(200)은 도 4에 도시한 바와 같이, 그 1PPS 클럭의 라이징 시점과 "1PPS Delay" 클럭의 라이징 시점 사이에서 "ADDPPS" 클럭을 생성한다(S3-2). 만약, 도 4에 도시한 바와 같이 그리취가 포함된 1PPS 클럭을 이용하여 "ADDPPS" 클럭을 생성하면, 1PPS 클럭의 그리취로 인한 또다른 "ADDPPS" 클럭이 발생하게 된다.Then, the clock divider 200 generates an "ADDPPS" clock between the rising time of the 1PPS clock and the rising time of the "1PPS Delay" clock as shown in FIG. 4 (S3-2). If the "ADDPPS" clock is generated using the 1PPS clock including the griches, as shown in FIG. 4, another "ADDPPS" clock is generated due to the gritty of the 1PPS clock.
이어서, 상기 클럭 분배기(200)는 도 4에 도시한 바와 같이, 1PPS 클럭의 폴링 시점과 이전 주기 때 생성한 50Hz 클럭의 라이징 시점을 동기시킨다(S3-3).Subsequently, as shown in FIG. 4, the clock divider 200 synchronizes the polling time of the 1 PPS clock and the rising time of the 50 Hz clock generated at the previous period (S3-3).
그런후, 상기 클럭 분배기(200)는 이전 주기 때 생성한 50Hz의 하이 레벨 부분과 "ADDPPS" 클럭을 하기 [수학식 1]과 같이 논리곱시킴으로, GPS 리셋(GPSRET) 값을 산출한다(S3-4).Then, the clock divider 200 calculates a GPS reset (GPSRET) value by logically multiplying the high-level portion of 50 Hz and the "ADDPPS" clock generated in the previous cycle as shown in Equation 1 below (S3-). 4).
이어서, 상기 클럭 분배기(200)는 그 1PPS 클럭의 폴링 에지(Falling Edge)로부터 설정 시간(t=244ns)내의 GPS 리셋(GPSRET)값이 "1"인지의 여부를 판단한다(S4). 이때, 상술한 제 4 단계(S4)에서 그 1PPS 클럭의 폴링 에지로부터 설정 시간(t=244ns)내의 GPS 리셋(GPSRET)값이 "1"이면 1PPS 클럭에 그리취가 포함된 경우이고, 그 1PPS 클럭의 폴링 에지로부터 설정 시간(t=244ns)내의 GPS 리셋(GPSRET)값이 "0"이면 1PPS 클럭에 그리취가 포함되지 않은 경우를 의미한다.Subsequently, the clock divider 200 determines whether the GPS reset (GPSRET) value within the set time (t = 244ns) is "1" from the falling edge of the 1PPS clock (S4). At this time, if the GPS reset (GPSRET) value within the set time (t = 244ns) from the falling edge of the 1PPS clock in the fourth step (S4) described above is "1", the 1PPS clock contains a gritty, and the 1PPS If the GPS reset (GPSRET) value within the set time (t = 244 ns) from the falling edge of the clock is “0”, it means that the grip is not included in the 1PPS clock.
이때, 상기 제 4 단계(S4)에서 1PPS 클럭의 폴링 에지로부터 설정 시간(t=244ns)내의 GPS 리셋(GPSRET)값이 "1"이면(YES), 상기 클럭 분배기(200)는 설정 시간(t=244ns)으로부터 그 다음 설정 시간(2t=488ns)내의 GPS 리셋(GPSRET)값이 "1"인지의 여부를 판단한다(S5).At this time, if the GPS reset value (GPSRET) within the set time (t = 244ns) from the falling edge of the 1PPS clock in the fourth step (S4) is "1" (YES), the clock divider 200 sets the set time (t). = 244 ns), it is determined whether or not the GPS reset (GPSRET) value within the next set time (2t = 488 ns) is "1" (S5).
상기 제 5 단계(S5)에서 설정 시간(t=244ns)으로부터 그 다음 설정 시간(2t=488ns)내의 GPS 리셋(GPSRET)값이 "1"이면(YES), 상기 클럭 분배기(200)는 설정 시간(2t=488ns)으로부터 그 다음 설정 시간(3t=976ns)내의 GPS 리셋(GPSRET)값이 "1"인지의 여부를 판단한다(S6).If the GPS reset (GPSRET) value in the fifth step (S5) from the set time (t = 244ns) to the next set time (2t = 488ns) is "1" (YES), the clock divider 200 sets the set time. From (2t = 488ns), it is determined whether or not the GPS reset (GPSRET) value within the next set time (3t = 976ns) is "1" (S6).
이때, 상기 제 6 단계(S6)에서 설정 시간(2t=488ns)로부터 그 다음 설정 시간(3t=976ns)내의 GPS 리셋(GPSRET)값이 "1"이면(YES), 상기 클럭 분배기(200)는 그 1PPS 클럭을 소멸시킴과 동시에 그리취 검출용 GPS 리셋(GPSRET)값을 "0"으로 초기화시킨 후 리턴한다(S7). 따라서, 상기 클럭 분배기(200)는 이전 주기 때 생성한 50Hz 클럭을 상기 보코더 보드(300)로 공급하게 되는 것이다.At this time, if the GPS reset value (GPSRET) in the sixth step (S6) from the set time (2t = 488ns) to the next set time (3t = 976ns) is "1" (YES), the clock divider 200 At the same time, the 1PPS clock is extinguished, and the GPS detection for GPS detection (GPSRET) is initialized to " 0 " (S7). Therefore, the clock divider 200 supplies the 50 Hz clock generated in the previous cycle to the vocoder board 300.
반면에, 상기 제 4 단계(S4)에서 1PPS 클럭의 폴링 에지로부터 설정 시간(t=244ns)내의 GPS 리셋(GPSRET)값이 "0"이면(NO), 상기 클럭 분배기(200)는 그 1PPS 클럭의 라이징 에지에 맞춰 50Hz 클럭을 생성함과 동시에 상기 보코더 보드(300)로 공급한 후 상기 제 1 단계(S1)로 진행한다(S8).On the other hand, if the GPS reset (GPSRET) value within the set time (t = 244ns) from the falling edge of the 1PPS clock in the fourth step (S4) is "0" (NO), the clock divider 200 determines the 1PPS clock. A 50Hz clock is generated according to the rising edge of the signal and supplied to the vocoder board 300, and then the process proceeds to the first step S1 (S8).
한편, 상기 제 5 단계(S5)에서 설정 시간(t=244ns)으로부터 그 다음 설정 시간(2t=488ns)내의 GPS 리셋(GPSRET)값이 "0"이거나(NO), 상기 제 6 단계(S6)에서 설정 시간(2t=488ns)로부터 그 다음 설정 시간(3t=976ns)내의 GPS 리셋(GPSRET)값이 "0"이면(NO), 상기 클럭 분배기(200)는 그 1PPS 클럭을 리셋시킨 후 이전 주기 때 생성한 50Hz 클럭을 상기 보코더 보드(300)로 공급한 후 상기 제 1 단계(S1)로 진행한다(S9).Meanwhile, in the fifth step S5, the GPS reset GPSRET value from the set time t = 244ns to the next set time 2t = 488ns is “0” (NO), or the sixth step S6. If the GPS reset (GPSRET) value from the set time (2t = 488ns) to the next set time (3t = 976ns) is "0" (NO), the clock divider 200 resets the 1PPS clock before the previous period. When the 50Hz clock generated at the time is supplied to the vocoder board 300, the process proceeds to the first step S1 (S9).
상술한 바와 같이 본 발명에 의한 이동통신 제어국 시스템에서의 1PPS 그리취 제거방법에 의하면, 클럭 분배기로 하여금 보다 안정된 50Hz 클럭을 보코더 보드로 공급하도록 해줌으로써, 이동통신 시스템의 기지국간 핸드오프 처리 및 통화 음질을 안정화시켜 준다는 뛰어난 효과가 있다.As described above, according to the method of eliminating the 1PS grip in the mobile communication control station system according to the present invention, by allowing the clock divider to supply a more stable 50Hz clock to the vocoder board, the inter-base station handoff process and It has an excellent effect of stabilizing call quality.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000064929A KR20020034540A (en) | 2000-11-02 | 2000-11-02 | Method for canceling 1pps glitch in mobile bsc system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000064929A KR20020034540A (en) | 2000-11-02 | 2000-11-02 | Method for canceling 1pps glitch in mobile bsc system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020034540A true KR20020034540A (en) | 2002-05-09 |
Family
ID=19696913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000064929A KR20020034540A (en) | 2000-11-02 | 2000-11-02 | Method for canceling 1pps glitch in mobile bsc system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020034540A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4996697A (en) * | 1986-08-07 | 1991-02-26 | International Mobile Machines Corporation | Deglitching means for digital communication systems |
KR19980014211A (en) * | 1996-08-08 | 1998-05-25 | 김광호 | Bit synchronous circuit |
EP0871290A2 (en) * | 1997-04-11 | 1998-10-14 | Advanced Micro Devices, Inc. | Circuit to suppress glitches |
JPH1173302A (en) * | 1997-06-03 | 1999-03-16 | Nec Corp | Circuit and method for optimizing power consumption of register transfer level placing great importance on analysis and reduction of glitch, and recording medium |
KR20020024441A (en) * | 2000-09-25 | 2002-03-30 | 박종섭 | Device for supplying dual clock system in mobile communication system |
-
2000
- 2000-11-02 KR KR1020000064929A patent/KR20020034540A/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4996697A (en) * | 1986-08-07 | 1991-02-26 | International Mobile Machines Corporation | Deglitching means for digital communication systems |
KR19980014211A (en) * | 1996-08-08 | 1998-05-25 | 김광호 | Bit synchronous circuit |
EP0871290A2 (en) * | 1997-04-11 | 1998-10-14 | Advanced Micro Devices, Inc. | Circuit to suppress glitches |
JPH1173302A (en) * | 1997-06-03 | 1999-03-16 | Nec Corp | Circuit and method for optimizing power consumption of register transfer level placing great importance on analysis and reduction of glitch, and recording medium |
KR20020024441A (en) * | 2000-09-25 | 2002-03-30 | 박종섭 | Device for supplying dual clock system in mobile communication system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100308811B1 (en) | Method for improving time error of time and frequency generating device using gps | |
CA2468764C (en) | Time synchronization using dynamic thresholds | |
JPH07287083A (en) | Apparatus and method for synchronization of time by making use of global positioning satellite system | |
JP2006512837A (en) | Method and apparatus for maintaining synchronized tracking of TDD wireless communications | |
ATE324717T1 (en) | METHOD FOR SYNCHRONIZATION IN NETWORKS | |
JP2006512837A5 (en) | ||
CN101695188B (en) | Method for correcting local time and clock server | |
CN106685566A (en) | Clock source selection method and clock server | |
KR20020034540A (en) | Method for canceling 1pps glitch in mobile bsc system | |
JP2001183438A (en) | Timing calibration method | |
WO2002076061A8 (en) | Method of correcting a real-time clock of an electronic apparatus | |
EP1257059A3 (en) | Method and apparatus for synchronizing slave network node to master network node | |
CN112367139B (en) | Time mark synchronization system, time mark synchronization method and satellite-borne navigation receiver | |
JP2000278752A (en) | Mobile radio terminal | |
JP2009025028A (en) | Positioning system | |
KR960027639A (en) | Synchronization Information Transmission Method of Digital Mobile Communication Network | |
KR101965932B1 (en) | UTC Time Synchronization Method for a Device using GPS Module | |
KR100803633B1 (en) | A GPS device | |
US20210397211A1 (en) | Delay time detection circuit, stamping information generation device, and delay time detection method | |
JP2010212763A (en) | Data reproduction device | |
JPH08221150A (en) | Clock abnormality detecting device | |
KR100777510B1 (en) | Mobile communication synchronizing clock generator using gps and method for improving satellite receiver thereof | |
JP2011155360A (en) | Synchronization signal creation device, synchronization signal creation method | |
JP2002152802A (en) | Base station for cdma system and initial synchronization acquisition method for the base station | |
TWI779921B (en) | Method for correcting 1 pulse per second signal and timing receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |