KR20020025383A - High speed memory system and memory module having signal path of T type stub structure - Google Patents

High speed memory system and memory module having signal path of T type stub structure Download PDF

Info

Publication number
KR20020025383A
KR20020025383A KR1020000057119A KR20000057119A KR20020025383A KR 20020025383 A KR20020025383 A KR 20020025383A KR 1020000057119 A KR1020000057119 A KR 1020000057119A KR 20000057119 A KR20000057119 A KR 20000057119A KR 20020025383 A KR20020025383 A KR 20020025383A
Authority
KR
South Korea
Prior art keywords
memory
signal path
controller
memory modules
memory system
Prior art date
Application number
KR1020000057119A
Other languages
Korean (ko)
Inventor
이재준
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000057119A priority Critical patent/KR20020025383A/en
Publication of KR20020025383A publication Critical patent/KR20020025383A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

PURPOSE: A high speed memory system and a memory module are provided to supply a high speed memory system having a signal path of a T-type stub structure adapted to a high-speed and high-capacity process. CONSTITUTION: A signal path(32) is connected between controller(30) and memory modules(34a-34b). The controller(30) transmits a predetermined control signal and memory data to memory modules(34a,34b) by responding to a clock signal, and reads data stored in the memory modules(34a,34b). The memory modules(34a,34b) provide a plurality of memory devices therein. A memory reading/writing operation of the memory modules(34a,34b) is controlled by the controller(30). The memory modules(34a,34b) are arranged in parallel and connected interactively by the signal path(32), and mounted in sockets(36a, 36b) and inserted in each slot of a memory system. The signal path(32) is constituted as a T-type structure, and a serial resistance(R31) and a terminating resistance(R32) are connected at a T-type bifurcation of the signal path(32). In detail, the serial resistance(R31) is connected at a side of the controller(30) through the signal path(32) and the other side of the serial resistance(R31) is connected with the T-type bifurcation. The terminating resistance(R32) are connected between the T-type bifurcation and a terminating voltage(Vtt) and arranged between a plurality of memory modules(34a,34b).

Description

Ｔ형 스텁 구조의 신호 경로를 갖는 고속 메모리 시스템 및 메모리 모듈{High speed memory system and memory module having signal path of T type stub structure}High speed memory system and memory module having signal path of T type stub structure}

본 발명은 메모리 시스템에 관한 것으로서, 특히, T형 스텁 구조의 신호 경로를 갖는 고속 메모리 시스템 및 메모리 모듈에 관한 것이다.The present invention relates to a memory system, and more particularly, to a high speed memory system and a memory module having a signal path of a T-type stub structure.

개인용 컴퓨터(Personal Computer) 뿐만 아니라, EWS(EngineeringWorkstation) 또는 서버 등과 같은 컴퓨터 시스템은, 환경의 변화에 따라서 빠르게 변화된다. 즉, 컴퓨터 시스템 환경은 고화질 및 다양한 그래픽 환경을 요구하는 멀티미디어 시대로 빠르게 변화되며, 다양하고 복잡한 소프트웨어들의 등장으로 점차 고용량, 고집적, 고성능 및 소형화를 추구한다. 예를 들어, 메모리 제품의 경우에도 고성능화에 따른 고용량을 실현하기 위해서, 다수의 모듈을 구성하고 이를 시스템에 장착한다. 종래의 메모리 시스템에서는 다수의 모듈들이 스텁(stub) 방식으로 상호 연결(interconnection)되어 있는 구조가 사용된다.As well as a personal computer, computer systems such as an EWS (Engineering Workstation) or a server change rapidly according to changes in the environment. In other words, the computer system environment is rapidly changing to the multimedia era that requires high-definition and various graphic environments, and increasingly various and complex softwares are increasingly used for high capacity, high integration, high performance, and miniaturization. For example, in the case of memory products, in order to realize high capacity due to high performance, a plurality of modules are configured and mounted in a system. In a conventional memory system, a structure in which a plurality of modules are interconnected in a stub manner is used.

도 1은 종래의 스텁(stub) 구조의 신호 경로를 갖는 메모리 시스템을 설명하기 위한 도면이다. 도 1 을 참조하면, 종래의 메모리 시스템에 있어서 신호 경로(12)는 컨트롤러(10)로부터 다수 모듈들(16a,16b)로 연결된다. 이 때, 컨트롤러(10)로부터의 신호 경로(12)에는 직렬 저항(R10)이 배치된다. 직렬 저항(R10)의 일측은 병렬 연결된 모듈들(14a, 14b)을 삽입하기 위한 소켓들(16a, 16b)과 연결된다. 또한, 신호 경로(12)의 종단부(terminal)는 종단 저항(R12)을 거쳐서 종단 전압(Vtt)과 연결된다.1 is a diagram for describing a memory system having a signal path having a conventional stub structure. Referring to FIG. 1, in a conventional memory system, the signal path 12 is connected to the plurality of modules 16a and 16b from the controller 10. At this time, the series resistor R10 is disposed in the signal path 12 from the controller 10. One side of the series resistor R10 is connected to the sockets 16a and 16b for inserting the modules 14a and 14b connected in parallel. In addition, the terminal of the signal path 12 is connected to the terminal voltage Vtt via the terminal resistor R12.

즉, 도 1에 도시된 바와 같이, 종래의 스텁 구조를 갖는 메모리 시스템은, 각 메모리 모듈(14a, 14b) 간의 간격으로 인한 신호의 리플렉션(reflection)으로 인해, 각 모듈 내부에 존재하는 디바이스들이 정상 동작하는 것을 보장할 수 없다. 또한, 각 메모리 모듈(14a, 14b) 간의 간격은 신호 지연 시간 차이가 발생되도록 야기시킨다. 이러한 신호 지연 시간의 차와 신호의 리플렉션에 의해 타이밍 마진이 줄어들고, 신호의 집적도(Integrity)가 낮아질 수 있다.That is, as shown in FIG. 1, in a memory system having a conventional stub structure, devices existing inside each module are normally present due to reflection of a signal due to an interval between the memory modules 14a and 14b. It cannot be guaranteed to work. In addition, the interval between each memory module 14a, 14b causes a signal delay time difference to occur. Due to the difference in signal delay time and reflection of the signal, the timing margin may be reduced and the signal integrity may be lowered.

도 2는 종래의 stub 구조의 신호 경로를 갖는 일반적인 메모리 모듈을 설명하기 위한 도면이다.2 is a diagram for describing a general memory module having a signal path of a conventional stub structure.

도 2를 참조하면, 외부로부터 각 디바이스들(22a~22h)로 연결되는 신호 경로(24)는 종단 저항(R21, R22)을 통하여 종단 전압(Vtt)과 연결된다. 그러나, 도 2와 같은 구조의 메모리 모듈은, 항상 2개의 종단 저항이 필요하며 신호 집적도 면에서 효율적이지 못하다는 문제점이 있다.Referring to FIG. 2, the signal path 24 connected to the devices 22a to 22h from the outside is connected to the termination voltage Vtt through the termination resistors R21 and R22. However, a memory module having a structure as shown in FIG. 2 has a problem that two termination resistors are always required and are not efficient in terms of signal integration.

본 발명이 이루고자하는 기술적 과제는, 고속화 및 고용량화에 적합한 T형 스텁 구조의 신호 경로를 갖는 고속 메모리 시스템을 제공하는데 있다.An object of the present invention is to provide a high speed memory system having a signal path of a T-type stub structure suitable for high speed and high capacity.

본 발명이 이루고자하는 다른 기술적 과제는, 고속화 및 고용량화에 적합한 T형 스텁 구조의 신호 경로를 갖는 메모리 모듈을 제공하는데 있다.Another object of the present invention is to provide a memory module having a signal path of a T-type stub structure suitable for high speed and high capacity.

도 1은 종래의 스텁 구조의 신호 경로를 갖는 메모리 시스템을 설명하기 위한 도면이다.1 is a diagram for describing a memory system having a signal path of a conventional stub structure.

도 2는 종래의 스텁 구조의 신호 경로를 갖는 메모리 모듈을 설명하기 위한 도면이다.FIG. 2 is a diagram for describing a memory module having a signal path having a conventional stub structure.

도 3은 본 발명의 실시예에 의한 T형 스텁 구조의 신호 경로를 갖는 고속 메모리 시스템을 설명하기 위한 도면이다.3 is a diagram illustrating a high speed memory system having a signal path having a T-type stub structure according to an embodiment of the present invention.

도 4는 본 발명에 따른 T형 스텁 구조의 신호 경로를 갖는 메모리 모듈을 설명하기 위한 도면이다.4 is a diagram illustrating a memory module having a signal path having a T-type stub structure according to the present invention.

상기 기술적 과제를 이루기위해, 본 발명에 따른 T형 스텁 구조의 신호 경로를 갖는 메모리 시스템은, 소정의 컨트롤러에 의해 메모리 동작이 제어되는 메모리 시스템에 있어서, 컨트롤러에 의해 데이타 기입/독출 동작이 이루어지며, 병렬로 배치되는 다수의 메모리 모듈들, 컨트롤러로부터 메모리 모듈들로 연결되며, T형 스텁(STUB) 구조로 형성되는 신호 경로 및 신호 경로의 T 형 분기점과 소정의 종단 전압 사이에 연결되고, 다수의 메모리 모듈들 사이에 배치되는 종단 저항으로 구성되는 것이 바람직하고, 다수의 메모리 모듈들은 신호 경로에 의해 상호 연결되는 것을 특징으로 한다.In order to achieve the above technical problem, a memory system having a signal path of a T-type stub structure according to the present invention is a memory system in which a memory operation is controlled by a predetermined controller, wherein a data write / read operation is performed by a controller. A plurality of memory modules arranged in parallel, connected from the controller to the memory modules, connected between a signal path formed in a T-type stub structure and a T-type branch point of the signal path and a predetermined termination voltage, It is preferable that the memory module is composed of termination resistors disposed between the memory modules of the plurality of memory modules, and the plurality of memory modules are interconnected by a signal path.

상기 다른 기술적 과제를 이루기위해, 본 발명에 따른 T형 스텁 구조의 신호 경로를 갖는 메모리 모듈은, 메모리 모듈 내부에 병렬로 배치되는 다수의 메모리 디바이스들, 외부의 단자로부터 메모리 디바이스들로 연결되며, T형 스텁(STUB) 구조로 형성되는 신호 경로 및 신호 경로의 T형 분기점과 종단 전압 사이에 연결되는 종단 저항으로 구성되는 것이 바람직하다.In order to achieve the above technical problem, a memory module having a signal path of a T-shaped stub structure according to the present invention is connected to a plurality of memory devices arranged in parallel inside the memory module, memory devices from external terminals, It is preferable that the signal path is formed of a T-type stub (STUB) structure and a termination resistor connected between the T-type branch point of the signal path and the termination voltage.

이하, 본 발명에 따른 T형 스텁 구조의 신호 경로를 갖는 고속 메모리 시스템과 메모리 모듈에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.Hereinafter, a high speed memory system and a memory module having a signal path having a T-type stub structure according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 T형 스텁 구조의 신호 경로를 갖는 고속 메모리 시스템을 설명하기 위한 도면이다.3 is a diagram for describing a high speed memory system having a signal path having a T-type stub structure according to an embodiment of the present invention.

도 3을 참조하면, 신호 경로(32)는 컨트롤러(30)와 메모리 모듈들(34a~34b) 사이에 연결된다. 컨트롤러(30)는 소정의 제어 신호들과 메모리 데이타들을, 클럭 신호에 응답하여 각 메모리 모듈(34a,34b)로 전송하고, 메모리 모듈(34a, 34b)에 저장되어 있는 데이타를 독출한다.Referring to FIG. 3, the signal path 32 is connected between the controller 30 and the memory modules 34a to 34b. The controller 30 transmits predetermined control signals and memory data to each of the memory modules 34a and 34b in response to a clock signal, and reads out data stored in the memory modules 34a and 34b.

메모리 모듈들(34a, 34b)은 다수의 메모리 디바이스들을 내부에 구비하며, 컨트롤러(30)에 의해 메모리 독출/기입 동작이 제어된다. 또한, 메모리 모듈들 (34a,34b)은 서로 병렬로 배치되어 신호 경로(32)에 의해 상호 연결되며, 소켓(36a,36b)에 장착되어 메모리 시스템의 각 슬롯에 삽입된다.The memory modules 34a and 34b have a plurality of memory devices therein, and a memory read / write operation is controlled by the controller 30. In addition, the memory modules 34a and 34b are arranged in parallel with each other and interconnected by the signal path 32, and are mounted in the sockets 36a and 36b and inserted into respective slots of the memory system.

상기 신호 경로(32)는 T형 스텁 구조로 이루어지고, 신호 경로(32)의 T 형 분기점에 직렬 저항(R31)과 종단 저항(R32)이 연결된다. 구체적으로, 직렬 저항(R31)은 신호 경로(32)를 통하여 컨트롤러(30)와 일측이 연결되고, 저항(R31)의 타측은 T형 분기점에 연결된다. 여기에서, 직렬 저항(R31)은 메모리의 집적도 향상을 위해 구비되며, 각 모듈들에 의한 임피던스를 보상하는 역할을 한다.The signal path 32 has a T-type stub structure, and a series resistor R31 and a termination resistor R32 are connected to the T-shaped branch point of the signal path 32. Specifically, the series resistor R31 is connected to one side of the controller 30 through the signal path 32, and the other side of the resistor R31 is connected to the T-type branch point. Here, the series resistor R31 is provided to improve the density of the memory, and serves to compensate the impedance by each module.

또한, 종단 저항(R32)은 신호 경로(32)의 T형 분기점과 종단 전압(Vtt) 사이에 연결되며, 다수의 메모리 모듈들(34a, 34b)의 사이에 배치된다. 여기에서, 종단 저항(R32)은 신호 경로(32)에서 신호 라인을 마감 처리하기 위한 역할을 한다. 여기에서, 도 3의 직렬 저항(R31)과 종단 저항(R32)은 메모리 시스템에 동시에 이용될 수 있으나, 직렬 저항(R31)과 종단 저항(R32)중에서 어느 하나만 이용되는 것도 가능하다.In addition, the termination resistor R32 is connected between the T-type branch point of the signal path 32 and the termination voltage Vtt, and is disposed between the plurality of memory modules 34a and 34b. Here, the termination resistor R32 serves to finish the signal line in the signal path 32. Here, although the series resistor R31 and the termination resistor R32 of FIG. 3 may be used simultaneously in the memory system, only one of the series resistor R31 and the termination resistor R32 may be used.

도 3에 도시된 바와 같이, 본 발명에서는 신호 경로(32)가 T형 스텁 구조를 갖는다. 이 때, 메모리 모듈(34a, 34b)은 T형 분기점을 기준으로 동일한 위치에 배치되며, 메모리 모듈(34a, 34b) 간의 간격은 서로 동일해진다. 따라서, 메모리 모듈(34a)과 메모리 모듈(34b)로 입력되는 신호 경로의 길이가 동일하게 되고, 신호 전송 시간이 동일해짐으로써 타이밍 마진이 개선된다. 도 1의 종래의 메모리 시스템과는 달리, 모듈들(34a,34b)간의 리플렉션 지점이 하나가 되기 때문에, 신호 집적도가 향상될 수 있다.As shown in FIG. 3, the signal path 32 has a T-shaped stub structure in the present invention. At this time, the memory modules 34a and 34b are disposed at the same position with respect to the T-shaped branching points, and the intervals between the memory modules 34a and 34b become equal to each other. Accordingly, the length of the signal paths input to the memory module 34a and the memory module 34b is the same, and the timing margin is improved by the same signal transmission time. Unlike the conventional memory system of FIG. 1, since the reflection points between the modules 34a and 34b become one, signal integration can be improved.

전술한 바와 같이, 고속 메모리 시스템에서는 고속화 및 고용량화를 위해서 다수의 메모리 모듈이 이용되며, 이를 위한 다수의 슬롯이 요구된다. 이러한 경우에, 도 3에서와 같이 신호 경로를 다르게 배치하면, 슬롯 간의 스큐와 슬롯들 사이에서 발생되는 다수의 문제점들이 개선될 수 있다.As described above, in a high speed memory system, a plurality of memory modules are used for high speed and high capacity, and a plurality of slots are required for this purpose. In such a case, different signal paths as shown in FIG. 3 may improve the number of problems occurring between slots and skews between slots.

도 4는 본 발명의 실시예에 의한 T형 스텁 구조의 신호 경로를 갖는 메모리모듈을 설명하기 위한 도면이다. 도 4를 참조하면, 메모리 모듈은 신호 경로(44)에 병렬로 배치되는 다수의 메모리 디바이스들(42a~42h)로 구성된다.4 is a diagram for describing a memory module having a signal path having a T-type stub structure according to an embodiment of the present invention. Referring to FIG. 4, the memory module consists of a plurality of memory devices 42a-42h disposed in parallel in the signal path 44.

도 4에 있어서, 종단 저항(R44)은 좌측 디바이스들(42a~42d)과 우측 디바이스들(42e~42h)의 중심에 배치되며, 신호 경로(44)의 T형 분기점과 종단 전압(Vtt) 사이에 연결된다.In FIG. 4, the termination resistor R44 is disposed at the center of the left devices 42a-42d and the right devices 42e-42h, and is connected between the T-type branch point of the signal path 44 and the termination voltage Vtt. Is connected to.

즉, 도 4에 도시된 바와 같이, 종단 저항(R41)을 T형 신호 경로(44)의 분기점에 배치하는 경우에, 신호의 집적도가 향상될 뿐만 아니라 사용되는 저항의 수를 줄일 수 있다. 그러나, 도 4의 메모리 모듈 구조는 디바이스의 수가 많지 않은 경우에, 보다 효율적으로 사용될 수 있다.That is, as shown in FIG. 4, when the terminating resistor R41 is disposed at the branch point of the T-type signal path 44, the signal integration can be improved and the number of resistors used can be reduced. However, the memory module structure of FIG. 4 can be used more efficiently when the number of devices is not large.

본 발명에 따르면, T형 스텁 구조의 신호 경로를 갖는 메모리 시스템과 메모리 모듈을 구현하고, T형 분기점에 직렬 저항 또는 종단 저항을 배치함으로써, 신호의 집적도와 보전성을 높이면서 타이밍 마진을 개선하여 고속화를 실현할 수 있다는 효과가 있다. 또한, 메모리 모듈에서 종단저항의 배치를 변경함으로써, 메모리 모듈에 이용되는 종단 저항의 수를 줄일 수 있다는 효과가 있다.According to the present invention, by implementing a memory system and a memory module having a signal path of the T-type stub structure, and by placing a series resistor or a terminating resistor at the T-branch, by improving the timing margin while improving the signal integrity and integrity, There is an effect that can be realized. In addition, by changing the arrangement of the termination resistors in the memory module, the number of termination resistors used in the memory module can be reduced.

Claims (3)

소정의 컨트롤러에 의해 메모리 동작이 제어되는 메모리 시스템에 있어서,In a memory system in which memory operation is controlled by a predetermined controller, 상기 컨트롤러에 의해 데이타 기입/독출 동작이 이루어지며, 병렬로 배치되는 다수의 메모리 모듈들;A plurality of memory modules arranged in parallel in a data write / read operation by the controller; 상기 컨트롤러로부터 상기 메모리 모듈들로 연결되며, T형 스텁(STUB) 구조로 형성되는 신호 경로; 및A signal path connected from the controller to the memory modules and formed in a T-shaped stub structure; And 상기 신호 경로의 T 형 분기점과 소정의 종단 전압 사이에 연결되고, 상기 다수의 메모리 모듈들 사이에 배치되는 종단 저항을 구비하고,A termination resistor connected between the T-type branch point of the signal path and a predetermined termination voltage and disposed between the plurality of memory modules, 상기 다수의 메모리 모듈들은 상기 신호 경로에 의해 상호 연결되는 것을 특징으로 하는 메모리 시스템.And the plurality of memory modules are interconnected by the signal path. 제1항에 있어서, 상기 메모리 시스템은,The memory system of claim 1, wherein the memory system comprises: 상기 신호 경로의 T형 분기점과 상기 컨트롤러 사이에 직렬로 배치되는 직렬 저항을 더 구비하는 것을 특징으로 하는 메모리 시스템.And a series resistor disposed in series between the T-branch in the signal path and the controller. 메모리 모듈 내부에 병렬로 배치되는 다수의 메모리 디바이스들;A plurality of memory devices disposed in parallel within the memory module; 외부의 단자로부터 상기 메모리 디바이스들로 연결되며, T형 스텁(STUB) 구조로 형성되는 신호 경로; 및A signal path connected to the memory devices from an external terminal and formed in a T-shaped stub structure; And 상기 신호 경로의 T형 분기점과 종단 전압 사이에 연결되는 종단 저항을 구비하는 것을 특징으로 하는 메모리 모듈.And a termination resistor connected between the T-type branch point of the signal path and a termination voltage.
KR1020000057119A 2000-09-28 2000-09-28 High speed memory system and memory module having signal path of T type stub structure KR20020025383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000057119A KR20020025383A (en) 2000-09-28 2000-09-28 High speed memory system and memory module having signal path of T type stub structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000057119A KR20020025383A (en) 2000-09-28 2000-09-28 High speed memory system and memory module having signal path of T type stub structure

Publications (1)

Publication Number Publication Date
KR20020025383A true KR20020025383A (en) 2002-04-04

Family

ID=19690946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000057119A KR20020025383A (en) 2000-09-28 2000-09-28 High speed memory system and memory module having signal path of T type stub structure

Country Status (1)

Country Link
KR (1) KR20020025383A (en)

Similar Documents

Publication Publication Date Title
US6853557B1 (en) Multi-channel memory architecture
EP1422717B1 (en) Memory system and memory subsystem
CN100550186C (en) Accumulator system
US6658509B1 (en) Multi-tier point-to-point ring memory interface
US6553450B1 (en) Buffer to multiply memory interface
US7870329B2 (en) System and method for optimizing interconnections of components in a multichip memory module
US7836252B2 (en) System and method for optimizing interconnections of memory devices in a multichip module
KR101020453B1 (en) Memory device identification
US7269088B2 (en) Identical chips with different operations in a system
KR101245096B1 (en) Skew Management In An Interconnection System
US10109324B2 (en) Extended capacity memory module with dynamic data buffers
CN101281783B (en) Method, system and integrated circuit for compiling on-die termination
US9076500B2 (en) Memory module including plural memory devices and data register buffer
US8559190B2 (en) Memory systems and method for coupling memory chips
US7778042B2 (en) Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices
KR100375147B1 (en) Circuit module
US20170287538A1 (en) Flexible point-to-point memory topology
KR20030085134A (en) Multi-Bank Memory Subsystem Employing an Arrangement of Multiple Memory Modules
US20040100812A1 (en) Circuit topology for high speed memory access
JP2002026235A (en) Memory module, memory module socket and system board including them
KR20020025383A (en) High speed memory system and memory module having signal path of T type stub structure
US20220253240A1 (en) Cascaded memory system
KR101526318B1 (en) Memory system including memory board having stub resistor on main board
KR20010107704A (en) Star-stub backplane
US6081862A (en) Switching system for optimization of signal reflection

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination