KR20020002055A - Fringe field switching mode lcd - Google Patents

Fringe field switching mode lcd Download PDF

Info

Publication number
KR20020002055A
KR20020002055A KR1020000036492A KR20000036492A KR20020002055A KR 20020002055 A KR20020002055 A KR 20020002055A KR 1020000036492 A KR1020000036492 A KR 1020000036492A KR 20000036492 A KR20000036492 A KR 20000036492A KR 20020002055 A KR20020002055 A KR 20020002055A
Authority
KR
South Korea
Prior art keywords
pixel
bus line
counter electrode
pixel electrode
electrode
Prior art date
Application number
KR1020000036492A
Other languages
Korean (ko)
Other versions
KR100648215B1 (en
Inventor
정연학
이승희
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1020000036492A priority Critical patent/KR100648215B1/en
Publication of KR20020002055A publication Critical patent/KR20020002055A/en
Application granted granted Critical
Publication of KR100648215B1 publication Critical patent/KR100648215B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

PURPOSE: An FFS-LCD(Fringe Field Switching-Liquid Crystal Display) is provided to compensate anisotropy in refractive index of LC molecules by arranging a fringe field of a selected unit pixel area symmetrically with a fringe field of a near pixel area to a data bus line and symmetrically with an electric field between upper and lower pixel areas to a gate bus line, and to improve the characteristics of definition by preventing color shift. CONSTITUTION: A counter electrode(15) is formed in each unit pixel area(P1,P2,P3,P4). The counter electrodes are arranged with specific distances to keep insulation between a gate bus line(11) and a data bus line(13). Pixel electrodes(17) are overlapped over the counter electrodes. Each pixel electrode includes a frame type body unit(17a) overlapped with the edge of a counter electrode, and plural diagonal branches(17b) arranged regularly to divide the body unit into several areas. The diagonal branches of the pixel electrode are symmetric with other diagonal branches(17b) of a near unit pixel. If voltage is fed to the counter electrode and the pixel electrode, a fringe field is formed between the exposed counter electrode of each pixel and the diagonal branches of the pixel electrode. The diagonal branches of the pixel electrode are arranged symmetrically in each unit pixel area. The fringe field is symmetric with another fringe field of a near pixel to the gate bus line and the data bus line respectively.

Description

프린지 필드 구동 모드 액정 표시 장치{FRINGE FIELD SWITCHING MODE LCD}Fringe field drive mode liquid crystal display device {FRINGE FIELD SWITCHING MODE LCD}

본 발명은 프린지 필드 구동 모드 액정 표시 장치에 관한 것으로, 보다 구체적으로는 화질 특성을 개선시킬 수 있는 프린지 필드 구동 모드 액정 표시 장치에 관한 것이다.The present invention relates to a fringe field drive mode liquid crystal display device, and more particularly, to a fringe field drive mode liquid crystal display device capable of improving image quality characteristics.

일반적으로 프린지 필드 구동 모드 액정 표시 장치(fringe field switching mode LCD: 이하, FFS-LCD)는 일반적인 IPS(in-plane switching) LCD의 낮은 개구율및 투과율을 개선시키기 하여 제안된 것으로, 이에 대하여 대한민국 특허출원 제98-9243호로 출원되었다.In general, a fringe field switching mode LCD (FFS-LCD) is proposed to improve the low aperture ratio and transmittance of a general in-plane switching (IPS) LCD. Filed in US Pat. No. 98-9243.

이러한 FFS-LCD는 소정 셀갭을 가지고 이격된 상하 기판, 상하 기판 사이에 개재된 액정 및 하부 기판의 내측면에 형성된 카운터 전극 및 화소 전극을 포함한다. 카운터 전극 및 화소 전극은 투명 전도체로 형성되고, 카운터 전극과 화소 전극과의 간격을 셀갭보다 좁다. 이에따라, 전극들 사이 및 전극 상부에 프린지 필드가 형성된다.The FFS-LCD includes a top and bottom substrate spaced apart from each other with a predetermined cell gap, a liquid crystal interposed between the top and bottom substrates, and a counter electrode and a pixel electrode formed on the inner side of the bottom substrate. The counter electrode and the pixel electrode are formed of a transparent conductor, and the distance between the counter electrode and the pixel electrode is smaller than the cell gap. Accordingly, a fringe field is formed between the electrodes and over the electrodes.

도 1은 FFS-LCD의 하부 기판 구조를 나타낸 평면도이다.1 is a plan view showing a lower substrate structure of an FFS-LCD.

동 도면을 참조하여, 하부 기판(1) 상에는 게이트 버스 라인(2) 및 데이타 버스 라인(4)이 교차 배열되어, 단위 화소를 한정하고, 게이트 버스 라인(2)과 데이타 버스 라인(4)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다.Referring to the same figure, the gate bus line 2 and the data bus line 4 are arranged on the lower substrate 1 so as to define a unit pixel, and the gate bus line 2 and the data bus line 4 are separated from each other. The thin film transistor TFT is disposed near the intersection point.

카운터 전극(5)은 투명한 도전체로서, 단위 화소별로 형성된다. 이러한 카운터 전극(5)은 등간격으로 배치된 다수개의 브렌치(5a)와 브렌치(5a)의 일단을 연결하면서, 인접하는 화소의 카운터 전극(5)과 연결하는 바디부(5b)를 포함한다. 이때, 카운터 전극(5)은 지속적으로 공통 신호를 인가받는다.The counter electrode 5 is a transparent conductor and is formed for each unit pixel. The counter electrode 5 includes a plurality of branches 5a arranged at equal intervals and a body portion 5b connecting one end of the branch 5a to the counter electrode 5 of adjacent pixels. At this time, the counter electrode 5 receives a common signal continuously.

화소 전극(7)은 카운터 전극(5)과 오버랩되도록, 단위 화소 공간 각각에 형성된다. 화소 전극(7)은 데이타 버스 라인(4)과 평행하면서 브렌치(5a)에 각각 삽입된 빗살부(7a)와, 빗살부(7a)의 일단을 연결하면서 박막 트랜지스터(TFT)의 드레인 전극과 콘택되는 바(7b)를 포함한다. 화소 전극(7) 역시, 투명 도전체로 형성된다. 또한, 카운터 전극(5)과 화소 전극(7)은 게이트 절연막을 사이에 두고 절연되어 있다.The pixel electrode 7 is formed in each unit pixel space so as to overlap with the counter electrode 5. The pixel electrode 7 contacts the drain electrode of the thin film transistor TFT while connecting the comb portion 7a respectively inserted in the branch 5a and the one end of the comb portion 7a while being parallel to the data bus line 4. And a bar 7b. The pixel electrode 7 is also formed of a transparent conductor. The counter electrode 5 and the pixel electrode 7 are insulated with the gate insulating film interposed therebetween.

한편, 도면에는 도시되지 않았지만, 하부 기판(1)과 대향하는 상부 기판(도시되지 않음)은 화소 전극(7)의 빗살부(7a)와 카운터 전극(5)의 브렌치(5a) 사이의 거리 보다 큰 거리를 두고 대향,대치된다. 또한, 하부 기판(1)과 상부 기판 사이에는 다수개의 액정 분자를 갖는 액정층이 개재된다.On the other hand, although not shown in the drawing, the upper substrate (not shown) facing the lower substrate 1 is less than the distance between the comb portion 7a of the pixel electrode 7 and the branch 5a of the counter electrode 5. They are opposed to each other over a large distance. In addition, a liquid crystal layer having a plurality of liquid crystal molecules is interposed between the lower substrate 1 and the upper substrate.

이러한 구성을 갖는 FFS-LCD는 다음과 같이 동작한다.The FFS-LCD having such a configuration operates as follows.

카운터 전극(5)과 화소 전극(7) 사이에 전압이 인가되면, 카운터 전극(5)과 화소 전극(7) 사이의 거리보다 상하부 기판 간의 거리가 크므로, 두 전극 사이에는 수직 성분을 포함하는 프린지 필드(E)가 형성된다. 이 프린지 필드는 카운터 전극(5) 및 화소 전극(7) 상부에 전역에 미치게 되어, 전극 상부에 있는 액정 분자들은 모두 동작시킨다. 이에따라, 고개구율 및 고투과율을 실현할 수 있다.When a voltage is applied between the counter electrode 5 and the pixel electrode 7, the distance between the upper and lower substrates is greater than the distance between the counter electrode 5 and the pixel electrode 7, so that a vertical component is included between the two electrodes. Fringe field E is formed. This fringe field extends over the counter electrode 5 and the pixel electrode 7 so that all of the liquid crystal molecules on the electrode are operated. Thereby, a high opening rate and a high transmittance can be realized.

상술한 종래의 FFS-LCD는 화소 공간에 있는 대부분의 액정 분자들이 모두 동작되어, 고개구율 및 고투과율을 얻을 수 있었다. 하지만, 카운터 전극과 화소 전극 사이에 전계가 형성되면, 굴절율 이방성을 갖는 액정 분자들이 동일한 방향으로 일제히 동작되므로, 극각이 0°근처이고 방위각이 0°,90°,180°,270° 부근에서는 화이트 상태인데도 불구하고 소정의 색상이 나타난다. 이러한 현상을 컬러 쉬프트(color shift)라 하며, 컬러 쉬프트는 다음의 식1에 의하여 더 자세히 설명된다.In the conventional FFS-LCD described above, most of the liquid crystal molecules in the pixel space are all operated to obtain a high opening ratio and a high transmittance. However, when an electric field is formed between the counter electrode and the pixel electrode, liquid crystal molecules having refractive index anisotropy operate simultaneously in the same direction, so that the polar angle is near 0 ° and the azimuth is near 0 °, 90 °, 180 °, and 270 °. In spite of the condition, a certain color appears. This phenomenon is called color shift, and the color shift is described in more detail by the following equation (1).

T≒T0sin2(2χ)·sin2(π·Δnd/λ)..............(식 1)T ≒ T 0 sin2 (2χ) · sin2 (π · Δnd / λ) .............. (Equation 1)

T: 투과율T: transmittance

T0: 참조(reference)광에 대한 투과율T 0 : Transmittance for reference light

χ: 액정 분자의 광축과 편광자의 편광축이 이루는 각χ: angle formed between the optical axis of the liquid crystal molecules and the polarization axis of the polarizer

Δn : 굴절율 이방성Δn: refractive index anisotropy

d : 상하 기판사이의 거리 또는 갭(액정층의 두께)d: distance or gap between the upper and lower substrates (thickness of the liquid crystal layer)

λ: 입사되는 광 파장λ: incident light wavelength

상기 식 1에 의하면, 최대 투과율(T)을 얻기 위하여, χ가 π/4이든지, Δnd/λ가 π/2이 되어야 한다. 이때, Δnd가 변화되면(액정 분자의 굴절율 이방성값이 보는 방향에 따라 변화되기 때문이다.), λ값이 π/2를 만족시키기 위하여 변화된다. 이에따라, 변화된 광파장(λ)에 해당하는 색상이 화면에 나타내어진다.According to Equation 1, in order to obtain the maximum transmittance T, χ should be π / 4 or Δnd / λ should be π / 2. At this time, when Δnd is changed (because the refractive index anisotropy value of the liquid crystal molecules changes depending on the viewing direction), the λ value is changed to satisfy π / 2. Accordingly, the color corresponding to the changed light wavelength [lambda] is displayed on the screen.

따라서, 액정 분자(9)의 단축을 바라보는 방향(α)에서는, Δn이 상대적으로 감소됨에 따라, 최대 투과율에 이르기 위한 입사광의 파장이 상대적으로 짧아진다. 이에 따라, 사용자는 화이트의 파장보다 더 짧은 파장을 갖는 파란색을 보게 된다.Therefore, in the direction α looking toward the shortening of the liquid crystal molecules 9, as Δn is relatively decreased, the wavelength of incident light for reaching the maximum transmittance is relatively shortened. Accordingly, the user sees blue having a wavelength shorter than that of white.

한편, 액정 분자(9)의 장축을 바라보는 방향(β)에서는, Δn이 상대적으로 증대됨에따라, 입사광의 파장이 상대적으로 길어진다. 이에따라, 사용자는 화이트의 파장보다 더 긴 파장을 갖는 노란색을 보게된다. 이로 인하여, 화질 특성이 저하된다.On the other hand, in the direction (beta) facing the long axis of the liquid crystal molecules 9, the wavelength of the incident light becomes relatively long as Δn is relatively increased. Accordingly, the user sees yellow with a wavelength longer than that of white. For this reason, image quality characteristics fall.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 컬러 쉬프트를 개선할 수 있는 FFS-LCD를 제공하는 것이다.Accordingly, an object of the present invention is to solve the above-mentioned conventional problems, and to provide an FFS-LCD capable of improving color shift.

도 1은 일반적인 프린지 필드 구동 모드 액정 표시 장치의 평면도.1 is a plan view of a typical fringe field driving mode liquid crystal display.

도 2는 본 발명의 일실시예에 따른 프린지 필드 구동 모드 액정 표시 장치.2 is a fringe field driving mode liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 프린지 필드 구동 모드 액정 표시 장치.3 is a fringe field driving mode liquid crystal display according to another exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11 - 게이트 버스 라인 13 - 데이타 버스 라인11-Gate Bus Line 13-Data Bus Line

15,150 - 카운터 전극 17 - 화소 전극15,150-counter electrode 17-pixel electrode

17a - 화소 전극의 바디부 17b - 화소 전극의 사선형 브렌치17a-body portion of the pixel electrode 17b-oblique branch of the pixel electrode

상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일실시예에 따르면, 소정 거리를 두고 이격된 상,하부 기판; 상기 상하부 기판사이에 개재되며 수개의 액정 분자를 포함하는 액정층; 상기 하부 기판상에 매트릭스 형태로 배열되어, 단위 화소를 한정하는 게이트 버스 라인과 데이타 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차점 부근에 각각 형성되는 박막 트랜지스터; 상기 단위 화소내에 각각 형성되며 사각 플레이트 형상으로 된 투명한 카운터 전극; 및 상기 카운터 전극과 오버랩되면서 상기 박막 트랜지스터와 전기적으로 콘택되고, 카운터 전극과 함께 프린지 필드를 발생시키는 투명한 화소 전극을 포함하며, 상기 화소 전극은 상기 카운터 전극의 가장자리에 배치되는 틀 형상의 바디부와, 상기 바디부를 소정개의 공간으로 구획하도록 등간격으로 배치되며 게이트 버스 라인 또는 데이타 버스 라인과 소정 각도를 이루는 다수의 사선형 브렌치를 포함하고, 상기 화소 전극의 사선형 브렌치는 인접하는 다른 화소에 형성된 화소 전극의 사선형 브렌치와 상하좌우로 대칭을 이루는 것을 특징으로 한다.In order to achieve the above object of the present invention, according to an embodiment of the present invention, the upper and lower substrate spaced at a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates and including several liquid crystal molecules; A gate bus line and a data bus line arranged in a matrix on the lower substrate to define a unit pixel; Thin film transistors formed around intersection points of the gate bus lines and the data bus lines, respectively; Transparent counter electrodes each formed in the unit pixel and having a rectangular plate shape; And a transparent pixel electrode overlapping the counter electrode and electrically contacting the thin film transistor and generating a fringe field together with the counter electrode, wherein the pixel electrode includes a frame-shaped body portion disposed at an edge of the counter electrode. And a plurality of diagonal branches disposed at equal intervals so as to partition the body part into a predetermined space and having a predetermined angle with a gate bus line or a data bus line, wherein the diagonal branches of the pixel electrode are formed in other adjacent pixels. It is characterized by symmetrical up, down, left and right with the diagonal branch of the pixel electrode.

또한, 본 발명의 다른 실시예에 의하면, 소정 거리를 두고 이격된 상,하부 기판; 상기 상하부 기판사이에 개재되며 수개의 액정 분자를 포함하는 액정층; 상기 하부 기판상에 매트릭스 형태로 배열되어, 단위 화소를 한정하는 게이트 버스 라인과 데이타 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차점 부근에 각각 형성되는 박막 트랜지스터; 상기 단위 화소내에 각각 형성되는 투명한 카운터 전극; 및 상기 카운터 전극과 오버랩되면서 상기 박막 트랜지스터와 전기적으로 콘택되고, 카운터 전극과 함께 프린지 필드를 발생시키는 투명한 화소 전극을 포함하며, 상기 카운터 전극은 틀형태의 바디부와, 상기 바디부를 소정개의 공간으로 구획하도록 등간격으로 배치되며 게이트 버스 라인 또는 데이타 버스 라인과 소정 각도를 이루는 사선형 브렌치를 포함하며, 상기 화소 전극은 상기 카운터 전극의 틀 형상의 바디부와 오버랩되는 틀 형상의 바디부와, 상기 바디부를 소정개의 공간으로 구획하며 상기 카운터 전극의 사선형 브렌치 사이에 각각 배치되는 다수의 사선형 브렌치를 포함하고, 상기 카운터 전극 및 화소 전극의 사선형 브렌치는 인접하는 다른 화소에 형성된 화소 전극의 사선형 브렌치와 상하좌우로 대칭을 이루는 것을 특징으로 한다.In addition, according to another embodiment of the present invention, the upper and lower substrate spaced apart a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates and including several liquid crystal molecules; A gate bus line and a data bus line arranged in a matrix on the lower substrate to define a unit pixel; Thin film transistors formed around intersection points of the gate bus lines and the data bus lines, respectively; Transparent counter electrodes formed in the unit pixels, respectively; And a transparent pixel electrode overlapping the counter electrode and electrically contacting the thin film transistor and generating a fringe field together with the counter electrode, wherein the counter electrode comprises a frame-shaped body portion and the body portion in a predetermined space. A diagonal branch which is disposed at equal intervals so as to be partitioned and forms a predetermined angle with the gate bus line or the data bus line, wherein the pixel electrode includes a frame-shaped body portion overlapping the frame-shaped body portion of the counter electrode; The body portion is divided into predetermined spaces and includes a plurality of diagonal branches respectively disposed between the diagonal branches of the counter electrode, wherein the diagonal branches of the counter electrode and the pixel electrode are formed of the pixel electrodes formed in other adjacent pixels. It is characterized by the symmetry of the linear branch up, down, left and right.

(실시예)(Example)

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도면 도 2는 본 발명의 일실시예에 따른 FFS-LCD의 평면도이고, 도 3은 본 발명의 다른 실시예에 따른 FFS-LCD의 평면도이다.2 is a plan view of an FFS-LCD according to an embodiment of the present invention, and FIG. 3 is a plan view of an FFS-LCD according to another embodiment of the present invention.

먼저, 도 2를 참조하여, 하부 전극(10)은 상부 기판(도시되지 않음)과 소정 거리를 두고 이격된다. 수개의 액정 분자를 포함하는 액정층(도시되지 않음)은 상하부 기판 사이에 개재된다. 하부 기판(10) 상에 다수의 게이트 버스 라인(11)이 x축 방향으로 배열되고, 다수개의 데이타 버스 라인(13)은 x축 방향과 실질적으로 수직인 y축 방향으로 배열되어, 각각의 매트릭스 형태의 단위 화소 공간(p1,p2,p3,p4)이 한정된다. 게이트 버스 라인(11)과 데이타 버스 라인(13) 사이에는 이들 두 라인을 절연시키기 위한 게이트 절연막(도시되지 않음)이 개재되어 있다. 또한, 상기 게이트 버스 라인(11)과 데이타 버스 라인(13)은 전도 특성이 우수한 불투명한 금속막 예를들어, MoW, Al, Ta, Ti 중 선택되는 하나의 금속막으로 형성된다.First, referring to FIG. 2, the lower electrode 10 is spaced apart from the upper substrate (not shown) at a predetermined distance. A liquid crystal layer (not shown) containing several liquid crystal molecules is interposed between the upper and lower substrates. A plurality of gate bus lines 11 are arranged in the x-axis direction on the lower substrate 10, and a plurality of data bus lines 13 are arranged in the y-axis direction substantially perpendicular to the x-axis direction, so that each matrix The unit pixel spaces p1, p2, p3, and p4 of the form are defined. A gate insulating film (not shown) is interposed between the gate bus line 11 and the data bus line 13 to insulate these two lines. In addition, the gate bus line 11 and the data bus line 13 are formed of an opaque metal film having excellent conductivity, for example, one metal film selected from MoW, Al, Ta, and Ti.

게이트 버스 라인(11)과 데이타 버스 라인(13)의 교차점 부근에는 스위칭 역할을 하는 박막 트랜지스터(TFT)가 구비된다.A thin film transistor (TFT) serving as a switching role is provided near the intersection point of the gate bus line 11 and the data bus line 13.

각각의 단위 화소 공간(p1,p2,p3,p4)에는 카운터 전극(15)이 형성된다. 이때, 카운터 전극(15)은 투명한 도전체 예를들어, ITO층으로 형성되고, 사각 플레이트 형태로 형성된다. 이때, 한 행에 배열된 카운터 전극(15)들은 불투명 금속막으로 된 공통 전극선(도시되지 않음)과 모두 콘택된다. 아울러, 카운터 전극(15)은 게이트 버스 라인(11) 및 데이타 버스 라인(13)과 절연을 유지할수 있을 정도로 소정 거리만큼 이격된다.Counter electrodes 15 are formed in the unit pixel spaces p1, p2, p3, and p4. At this time, the counter electrode 15 is formed of a transparent conductor, for example, an ITO layer, and is formed in a rectangular plate shape. At this time, the counter electrodes 15 arranged in one row are all in contact with a common electrode line (not shown) made of an opaque metal film. In addition, the counter electrode 15 is spaced apart from the gate bus line 11 and the data bus line 13 by a predetermined distance to maintain insulation.

화소 전극(17)은 카운터 전극(15)의 상부에 오버랩되도록 형성된다. 화소 전극(17)은 카운터 전극(15)의 가장자리 부분과 오버랩되도록 배치되는 틀 형상의 바디부(17a)와, 게이트 버스 라인(11, 또는 데이타 버스 라인)과 소정 각도를 이루면서 바디부(17)를 수개의 공간으로 구획하도록 등간격으로 배치된 다수의 사선형 브렌치(17b)를 포함한다. 이때, 화소 전극(17)의 사선형 브렌치(17b)는 해당하는 단위 화소의 상하좌우 에 인접한 단위 화소의 사선형 브렌치(17b)과 대칭을 이룬다.The pixel electrode 17 is formed to overlap the upper portion of the counter electrode 15. The pixel electrode 17 has a frame-shaped body portion 17a disposed to overlap the edge portion of the counter electrode 15 and the body portion 17 at a predetermined angle with the gate bus line 11 or the data bus line. It includes a plurality of diagonal branches 17b arranged at equal intervals so as to partition the into several spaces. In this case, the diagonal branch 17b of the pixel electrode 17 is symmetrical with the diagonal branch 17b of the unit pixel adjacent to the top, bottom, left and right of the corresponding unit pixel.

이때, 화소 전극의 사선형 브렌치(17b)와, 사선형 브렌치(17b)에 의하여 노출된 카운터 전극(15) 사이에서 프린지 필드가 형성될 수 있도록, 화소 전극(17)과카운터 전극(15)간의 간격 즉, 게이트 절연막의 두께는 상하 기판 간의 거리보다 작고, 사선형 브렌치(17a) 및 노출된 카운터 전극(15)의 폭은 필드 인가시 그 상부에 존재하는 액정 분자들이 모두 동작될 수 있을 만큼이다.At this time, the fringe field may be formed between the diagonal branch 17b of the pixel electrode and the counter electrode 15 exposed by the diagonal branch 17b so that the fringe field may be formed between the pixel electrode 17 and the counter electrode 15. The distance, that is, the thickness of the gate insulating film is smaller than the distance between the upper and lower substrates, and the width of the diagonal branch 17a and the exposed counter electrode 15 is such that all of the liquid crystal molecules present thereon can be operated when the field is applied. .

이러한 구성을 갖는 액정 표시 장치의 카운터 전극(15) 및 화소 전극(17)에 전압이 인가되면, 각 화소의 노출된 카운터 전극(15) 및 화소 전극(17)의 사선형 브렌치(17b)사이에 프린지 필드(E)가 형성된다. 이때, 실질적으로 필드를 형성하는 화소 전극의 사선형 브렌치(17b)가 단위 화소 공간별(p1,p2,p3,p4)별로 상하좌우 대칭적으로 배열되었으므로, 프린지 필드(E) 역시, 상하 좌우 인접한 다른 화소에 형성되는 프린지 필드(E)와 각각 게이트 버스 라인 또는 데이타 버스 라인에 대하여 대칭을 이루게 된다.When a voltage is applied to the counter electrode 15 and the pixel electrode 17 of the liquid crystal display having such a configuration, between the exposed counter electrode 15 of each pixel and the diagonal branch 17b of the pixel electrode 17. Fringe field E is formed. At this time, since the diagonal branches 17b of the pixel electrodes forming the field are arranged symmetrically in the unit pixel spaces p1, p2, p3, and p4, the fringe field E is also vertically adjacent The fringe field E formed in another pixel is symmetrical with respect to the gate bus line or the data bus line, respectively.

이에따라, 액정 분자(20) 역시, 도 4에 도시된 바와 같이, 동일 화소 공간에서는 서로 평행하게 배열되나, 상하좌우 인접하는 화소 공간에 배치된 액정 분자에 대하여는 데이타 버스 라인 또는 게이트 버스 라인에 대하여 서로 대칭을 이루면서 배열된다.Accordingly, the liquid crystal molecules 20 are also arranged parallel to each other in the same pixel space as shown in FIG. 4, but with respect to the data bus line or the gate bus line with respect to the liquid crystal molecules disposed in the pixel spaces adjacent to each other up, down, left and right. They are arranged symmetrically.

따라서, 단위 화소 측면에서 보면 하나의 도메인을 갖지만, 다수개의 단위화소 측면에서 보면, 인접하는 화소와 각각 대칭을 이루도록 배치되므로 다수개의 도메인이 형성된다. 이에따라, 화면의 어느 방향에서 보든 액정 분자의 단축 및 장축이 모두 보여진다. 따라서, 액정 분자의 굴절율 이방성이 보상되어, 컬러 쉬프트 현상이 방지된다.Therefore, although one domain is viewed from the side of the unit pixel, from the side of the plurality of unit pixels, the plurality of domains are formed because they are arranged to be symmetrical with adjacent pixels, respectively. Accordingly, both the short axis and the long axis of the liquid crystal molecules are seen in any direction of the screen. Therefore, the refractive index anisotropy of the liquid crystal molecules is compensated, and color shift phenomenon is prevented.

도 3은 본 발명의 다른 실시예를 설명하기 위한 FFS-LCD의 평면도이다.3 is a plan view of an FFS-LCD for explaining another embodiment of the present invention.

본 실시예는 상술한 실시예와 게이트 버스 라인, 데이타 버스 라인, 박막 트랜지스터, 화소 전극의 형태는 동일하며, 카운터 전극의 구조만이 상이하다. 이에, 본 실시예에서는 동일 부분에 대한 설명은 배제하고, 카운터 전극의 구조에 대하여만 설명하도록 한다.The embodiment has the same form as the above-described embodiment, the gate bus line, the data bus line, the thin film transistor, and the pixel electrode, and only the structure of the counter electrode is different. Therefore, in the present embodiment, the description of the same parts will be omitted, and only the structure of the counter electrode will be described.

본 실시예의 카운터 전극(150)은 화소 전극(17)과 마찬가지로 틀 형태의 바디부(150a)와, 게이트 버스 라인(11, 또는 데이타 버스 라인)과 소정 각도를 이루면서 바디부(150a)를 수개의 공간으로 구획하는 다수의 사선형 브렌치(150b)를 포함한다. 이때, 카운터 전극(150)의 사선형 브렌치(150b)는 화소 전극(17)의 사선형 브렌치(17b) 사이에 소정 거리를 두고 각각 배치되며, 화소 전극(17)의 사선형 브렌치(150b)와 평행하게 배치된다. 아울러, 카운터 전극(150)의 바디부(150a)와 화소 전극(17)의 바디부(17a)는 서로 오버랩된다. 이와같이 카운터 전극(150)을 사선형 브렌치 형태로 형성하여도 상술한 실시예와 동일한 효과를 발휘한다.Similar to the pixel electrode 17, the counter electrode 150 according to the present exemplary embodiment may have a plurality of body portions 150a formed at a predetermined angle with the frame-shaped body portion 150a and the gate bus line 11 or the data bus line. It includes a plurality of diagonal branches 150b that divide into spaces. In this case, the diagonal branches 150b of the counter electrode 150 are disposed at predetermined distances between the diagonal branches 17b of the pixel electrodes 17, and the diagonal branches 150b of the pixel electrodes 17 are disposed. Arranged in parallel. In addition, the body portion 150a of the counter electrode 150 and the body portion 17a of the pixel electrode 17 overlap each other. Thus, even when the counter electrode 150 is formed in the form of a diagonal branch, the same effects as in the above-described embodiment are obtained.

이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, FFS-LCD에 있어서, 선택된 단위 화소 공간에 형성되는 프린지 필드는 해당 화소의 좌우 화소 공간에 형성되는 프린지 필드와 데이타 버스 라인을 기준으로 서로 대칭을 이루고, 상하 화소 공간에 형성되는 전계와 게이트 버스 라인을 기준으로 서로 대칭을 이룬다. 이에따라, 단위 화소 별로 대칭되는 전계가 형성되어, FFS-LCD에 다중 도메인이 형성된다. 따라서, 액정 분자의 굴절율 이방성이 보상되어, 컬러 쉬프트가 방지되므로써, 화질 특성이 개선된다.As described above in detail, according to the present invention, in the FFS-LCD, the fringe fields formed in the selected unit pixel space are symmetrical with respect to the fringe fields formed in the left and right pixel spaces of the corresponding pixel with respect to the data bus line. They are symmetrical with respect to the electric field and gate bus lines formed in the upper and lower pixel spaces. Accordingly, an electric field symmetrical for each unit pixel is formed, and multiple domains are formed in the FFS-LCD. Therefore, the refractive index anisotropy of the liquid crystal molecules is compensated, and color shift is prevented, thereby improving image quality characteristics.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (4)

소정 거리를 두고 이격된 상,하부 기판;Upper and lower substrates spaced apart by a predetermined distance; 상기 상하부 기판사이에 개재되며 수개의 액정 분자를 포함하는 액정층;A liquid crystal layer interposed between the upper and lower substrates and including several liquid crystal molecules; 상기 하부 기판상에 매트릭스 형태로 배열되어, 단위 화소를 한정하는 게이트 버스 라인과 데이타 버스 라인;A gate bus line and a data bus line arranged in a matrix on the lower substrate to define a unit pixel; 상기 게이트 버스 라인과 데이타 버스 라인의 교차점 부근에 각각 형성되는 박막 트랜지스터;Thin film transistors formed around intersection points of the gate bus lines and the data bus lines, respectively; 상기 단위 화소내에 각각 형성되며 사각 플레이트 형상으로 된 투명한 카운터 전극; 및Transparent counter electrodes each formed in the unit pixel and having a rectangular plate shape; And 상기 카운터 전극과 오버랩되면서 상기 박막 트랜지스터와 전기적으로 콘택되고, 카운터 전극과 함께 프린지 필드를 발생시키는 투명한 화소 전극을 포함하며,A transparent pixel electrode overlapping the counter electrode and electrically contacting the thin film transistor, the transparent pixel electrode generating a fringe field together with the counter electrode; 상기 화소 전극은 상기 카운터 전극의 가장자리에 배치되는 틀 형상의 바디부와, 상기 바디부를 소정개의 공간으로 구획하도록 등간격으로 배치되며 게이트 버스 라인 또는 데이타 버스 라인과 소정 각도를 이루는 다수의 사선형 브렌치를 포함하고,The pixel electrodes may be arranged at regular intervals so as to divide the body portion into predetermined spaces and form a plurality of diagonal branches formed at predetermined angles with a gate bus line or a data bus line. Including, 상기 화소 전극의 사선형 브렌치는 인접하는 다른 화소에 형성된 화소 전극의 사선형 브렌치와 상하좌우로 대칭을 이루는 것을 특징으로 하는 FFS-LCD.And an oblique branch of the pixel electrode is symmetrical with the oblique branch of the pixel electrode formed in another adjacent pixel. 제 1 항에 있어서, 상기 화소 전극과 카운터 전극 간의 간격은 상기 상하 기판간의 거리보다 작으며,The method of claim 1, wherein a distance between the pixel electrode and the counter electrode is smaller than a distance between the upper and lower substrates. 상기 화소 전극의 사선형 브렌치와 상기 사선형 브렌치에 의하여 노출되는 카운터 전극의 폭은, 필드 인가시 그 상부에 존재하는 액정 분자들이 모두 동작될 수 있을 만큼인 것을 특징으로 하는 FFS-LCD.The width of the counter electrode exposed by the oblique branch and the oblique branch of the pixel electrode is FFS-LCD, characterized in that the liquid crystal molecules present thereon can be operated when the field is applied. 소정 거리를 두고 이격된 상,하부 기판;Upper and lower substrates spaced apart by a predetermined distance; 상기 상하부 기판사이에 개재되며 수개의 액정 분자를 포함하는 액정층;A liquid crystal layer interposed between the upper and lower substrates and including several liquid crystal molecules; 상기 하부 기판상에 매트릭스 형태로 배열되어, 단위 화소를 한정하는 게이트 버스 라인과 데이타 버스 라인;A gate bus line and a data bus line arranged in a matrix on the lower substrate to define a unit pixel; 상기 게이트 버스 라인과 데이타 버스 라인의 교차점 부근에 각각 형성되는 박막 트랜지스터;Thin film transistors formed around intersection points of the gate bus lines and the data bus lines, respectively; 상기 단위 화소내에 각각 형성되는 투명한 카운터 전극; 및Transparent counter electrodes formed in the unit pixels, respectively; And 상기 카운터 전극과 오버랩되면서 상기 박막 트랜지스터와 전기적으로 콘택되고, 카운터 전극과 함께 프린지 필드를 발생시키는 투명한 화소 전극을 포함하며,A transparent pixel electrode overlapping the counter electrode and electrically contacting the thin film transistor, the transparent pixel electrode generating a fringe field together with the counter electrode; 상기 카운터 전극은 틀형태의 바디부와, 상기 바디부를 소정개의 공간으로 구획하도록 등간격으로 배치되며 게이트 버스 라인 또는 데이타 버스 라인과 소정 각도를 이루는 사선형 브렌치를 포함하며,The counter electrode may include a frame-shaped body portion and an oblique branch disposed at equal intervals so as to partition the body portion into a predetermined space and having an angle with a gate bus line or a data bus line. 상기 화소 전극은 상기 카운터 전극의 틀 형상의 바디부와 오버랩되는 틀 형상의 바디부와, 상기 바디부를 소정개의 공간으로 구획하며 상기 카운터 전극의 사선형 브렌치 사이에 각각 배치되는 다수의 사선형 브렌치를 포함하고,The pixel electrode may include a frame-shaped body portion overlapping the frame-shaped body portion of the counter electrode, and a plurality of diagonal branches respectively disposed between the diagonal branches of the counter electrode and partitioning the body portion into a predetermined space. Including, 상기 카운터 전극 및 화소 전극의 사선형 브렌치는 인접하는 다른 화소에 형성된 화소 전극의 사선형 브렌치와 상하좌우로 대칭을 이루는 것을 특징으로 하는 FFS-LCD.And an oblique branch of the counter electrode and the pixel electrode is symmetrical with the oblique branch of the pixel electrode formed in another adjacent pixel. 제 3 항에 있어서, 상기 화소 전극의 사선형 브렌치와 카운터 전극의 사선형 브렌치간의 간격은 상기 상하 기판간의 거리보다 작으며,The method of claim 3, wherein a distance between the diagonal branch of the pixel electrode and the diagonal branch of the counter electrode is smaller than the distance between the upper and lower substrates. 상기 화소 전극의 사선형 브렌치와 상기 카운터 전극의 사선형 브렌치의 폭은, 필드 인가시 그 상부에 존재하는 액정 분자들이 모두 동작될 수 있을 만큼인 것을 특징으로 하는 FFS-LCD.The diagonal branch of the pixel electrode and the width of the diagonal branch of the counter electrode are FFS-LCD, characterized in that the liquid crystal molecules present thereon can be operated when the field is applied.
KR1020000036492A 2000-06-29 2000-06-29 Fringe field switching mode lcd KR100648215B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036492A KR100648215B1 (en) 2000-06-29 2000-06-29 Fringe field switching mode lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036492A KR100648215B1 (en) 2000-06-29 2000-06-29 Fringe field switching mode lcd

Publications (2)

Publication Number Publication Date
KR20020002055A true KR20020002055A (en) 2002-01-09
KR100648215B1 KR100648215B1 (en) 2006-11-24

Family

ID=19674827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036492A KR100648215B1 (en) 2000-06-29 2000-06-29 Fringe field switching mode lcd

Country Status (1)

Country Link
KR (1) KR100648215B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494710B1 (en) * 2002-04-19 2005-06-13 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display
KR100590932B1 (en) * 2004-09-23 2006-06-19 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode LCD
KR100892535B1 (en) * 2006-03-29 2009-04-10 엡슨 이미징 디바이스 가부시키가이샤 Liquid crystal device and electronic apparatus
US7768588B2 (en) 2006-06-30 2010-08-03 Lg Display Co., Ltd. Thin film transistor substrate for liquid crystal display
KR20140005717A (en) * 2012-07-06 2014-01-15 엘지디스플레이 주식회사 Fringe field switching mode liquid crystal display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101932649B1 (en) 2012-03-05 2019-03-21 삼성디스플레이 주식회사 Liquid crystal display
KR102162367B1 (en) 2014-02-14 2020-10-07 삼성디스플레이 주식회사 Curved Display Apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494710B1 (en) * 2002-04-19 2005-06-13 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display
KR100590932B1 (en) * 2004-09-23 2006-06-19 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode LCD
KR100892535B1 (en) * 2006-03-29 2009-04-10 엡슨 이미징 디바이스 가부시키가이샤 Liquid crystal device and electronic apparatus
US7561239B2 (en) 2006-03-29 2009-07-14 Epson Imaging Devices Corporation Liquid crystal device and electronic apparatus
US7768588B2 (en) 2006-06-30 2010-08-03 Lg Display Co., Ltd. Thin film transistor substrate for liquid crystal display
KR101236520B1 (en) * 2006-06-30 2013-02-21 엘지디스플레이 주식회사 Liquid crystal display
KR20140005717A (en) * 2012-07-06 2014-01-15 엘지디스플레이 주식회사 Fringe field switching mode liquid crystal display device

Also Published As

Publication number Publication date
KR100648215B1 (en) 2006-11-24

Similar Documents

Publication Publication Date Title
KR100306798B1 (en) Lcd having high opening rate and high transmissivity and preventing color shift
KR100322967B1 (en) Fringe field switching lcd
KR100293811B1 (en) Ips mode liquid crystal display device
JP4009389B2 (en) High aperture ratio and high transmittance liquid crystal display device with multiple domains
KR100293809B1 (en) Ips-va mode liquid crystal display having multi domain
US20020163604A1 (en) In plane fringe field switching mode LCD realizing high screen quality
KR100687322B1 (en) LCD having high aperture ratio and high transmittance ratio
KR100648215B1 (en) Fringe field switching mode lcd
KR100448045B1 (en) Fringe field swiching mode lcd
KR100293808B1 (en) Liquid crystal display for preventing color shift
KR100648212B1 (en) Fringe field switching lcd
KR100542306B1 (en) Liquid crystal display having wide viewing angle
KR100289648B1 (en) LCD Display
KR100674233B1 (en) Fringe field swiching mode lcd
KR100299382B1 (en) Liquid crystal display
KR20010064405A (en) Fringe field switching mode lcd device
KR19990086578A (en) IPS mode liquid crystal display without color shift
KR100658061B1 (en) Fringe field swiching mode lcd and method for manufacturing the same
KR20020044283A (en) Fringe field swiching mode lcd
KR20010004543A (en) LCD improved viewing angle
KR20010110089A (en) Fringe field swiching mode lcd
KR20020002669A (en) In plane field switching mode lcd and method for manufactring the same
KR20060062163A (en) A thin film transistor array panel and a liquid crystal display
KR20070071262A (en) In plane switching mode liquid crystal display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171023

Year of fee payment: 12