KR20020000954A - Method for analysis of impurities in silicon wafer through local etching - Google Patents

Method for analysis of impurities in silicon wafer through local etching Download PDF

Info

Publication number
KR20020000954A
KR20020000954A KR1020000034615A KR20000034615A KR20020000954A KR 20020000954 A KR20020000954 A KR 20020000954A KR 1020000034615 A KR1020000034615 A KR 1020000034615A KR 20000034615 A KR20000034615 A KR 20000034615A KR 20020000954 A KR20020000954 A KR 20020000954A
Authority
KR
South Korea
Prior art keywords
silicon wafer
etching
local
etched
impurities
Prior art date
Application number
KR1020000034615A
Other languages
Korean (ko)
Other versions
KR100557702B1 (en
Inventor
김영훈
Original Assignee
이 창 세
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 창 세, 주식회사 실트론 filed Critical 이 창 세
Priority to KR1020000034615A priority Critical patent/KR100557702B1/en
Publication of KR20020000954A publication Critical patent/KR20020000954A/en
Application granted granted Critical
Publication of KR100557702B1 publication Critical patent/KR100557702B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

PURPOSE: A method for analyzing impurities using local etch of a silicon wafer is provided to analyze an impurity level in a local region of a silicon wafer by etching locally the silicon wafer. CONSTITUTION: A silicon wafer as a sample is prepared(S1). An etch mask is formed on an upper portion of the silicon wafer in order to etch the silicon wafer, locally(S2). The silicon wafer is etched locally by implanting an etch solution into a local region of the silicon wafer through the etch mask(S3). The etched region is provided by forming a multitude of hole on a straight line passing a center portion of the silicon wafer. Impurities are measured from the edged region by analyzing the etched region in order to measure the impurities of the silicon wafer(S4). The distribution of impurities is grasped by referring to the impurities of the etched region(S5).

Description

실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법{METHOD FOR ANALYSIS OF IMPURITIES IN SILICON WAFER THROUGH LOCAL ETCHING}Impurity Analysis Method by Local Etching of Silicon Wafer {METHOD FOR ANALYSIS OF IMPURITIES IN SILICON WAFER THROUGH LOCAL ETCHING}

본 발명은 실리콘웨이퍼의 불순물 분석 방법에 관한 것으로, 더욱 상세하게는 실리콘웨이퍼를 국부 에칭하여 실리콘웨이퍼의 국부 영역에서의 불순물 수준을 분석하는 방법에 관한 것이다.The present invention relates to a method for analyzing impurities in a silicon wafer, and more particularly, to a method for analyzing impurity levels in a local region of a silicon wafer by locally etching the silicon wafer.

반도체 소자의 제조 시에 기판으로 사용되는 실리콘웨이퍼는 웨이퍼 제조 및반도체 소자 제조 동안 실리콘웨이퍼의 표면 및 내부에 철, 구리, 알루미늄 등과 같은 원치 않은 금속 불순물로 오염되기 쉽다. 또한 반도체 소자 제조 시에는 실리콘웨이퍼의 고온 열처리를 통한 산화 과정을 필연적으로 거치게 되는 데, 이 과정에서 실리콘웨이퍼 내부 및 산화막은 금속 불순물로 오염되기 쉽다.Silicon wafers used as substrates in the manufacture of semiconductor devices are susceptible to contamination with unwanted metal impurities such as iron, copper, aluminum, etc. on the surface and inside of the silicon wafer during wafer fabrication and semiconductor device fabrication. In addition, during the manufacturing of semiconductor devices, an oxidation process through high temperature heat treatment of a silicon wafer is inevitably performed. In this process, the inside of the silicon wafer and the oxide film are easily contaminated with metal impurities.

이렇게 실리콘웨이퍼 내부 및 산화막에 오염된 불순물은 산화막의 열화 현상을 초래하여 반도체 소자 제조시 반도체 소자의 전기적 특성에 치명적인 영향을 미칠 뿐만 아니라 반도체 소자 자체의 불량 원인이 되기 때문에 반드시 제어되어야 하고 실리콘웨이퍼 내부에 존재하지 않아야 한다, 그러나, 이러한 불순물 오염은 실리콘웨이퍼 제조 또는 반도체 소자 제조시에 쉽게 발생될 수 있으며, 따라서 실리콘웨이퍼 또는 반도체 소자 제조 동안 그 오염 정도를 평가하는 기술은 매우 중요하다.The impurities contaminated in the silicon wafer and the oxide film must be controlled because they cause the deterioration of the oxide film, which not only affects the electrical characteristics of the semiconductor device during manufacturing, but also cause defects in the semiconductor device itself. However, such impurity contamination can easily occur in silicon wafer manufacturing or semiconductor device manufacturing, and therefore, a technique for evaluating the degree of contamination during silicon wafer or semiconductor device manufacturing is very important.

현재 실리콘웨이퍼의 내부 오염을 측정하는 대표적인 기술은 EPR(electron pair resonance), DLTS(deep level transient spectroscopy), SPV(surface photo voltage), μ-PCD(photo conductive decay)를 포함하는 전기적인 측정 방법과 TEM-EDX(transmission electron microscope energy dispersive x-ray spectrometer), RBS(Rutherford backscattering spectrometer), SIMS(secondary ion mass spectrometer), NAA(neutron activation analysis)를 포함하는 물리적인 측정 방법, ICP-MS(inductively coupled plasma mass spectrometer), GF-AAS(graphite furnace atomic absorption spectrometer)를 포함하는 화학적인 측정 방법이 있다.Representative techniques for measuring internal contamination of silicon wafers include electrical measurement methods including electron pair resonance (EPR), deep level transient spectroscopy (DLTS), surface photo voltage (SPV), and photo conductive decay (μ-PCD). Physical measurement methods including transmission electron microscope energy dispersive x-ray spectrometer (TEM-EDX), Rutherford backscattering spectrometer (RBS), secondary ion mass spectrometer (SIMS), and neutron activation analysis (NAA), inductively coupled ICP-MS There are chemical measuring methods including plasma mass spectrometers (GF-AAS) and graphite furnace atomic absorption spectrometers (GF-AAS).

또한, 실리콘웨이퍼의 깊이 방향으로의 불순물을 분석하기 위해서는 전기적인 측정 방법이나 물리적인 측정 방법을 이용하여 분석하기도 하나, 실제 이러한 분석 방법은 검출 한계나 기기를 쉽게 이용할 수 없는 단점이 있다. 그러나, 화학적인 측정 방법을 이용하여 분석을 하면 그 전처리에 어려움이 있지만 낮은 검출 한계에서 분석이 가능하다.In addition, in order to analyze impurities in the depth direction of the silicon wafer, an electrical measurement method or a physical measurement method may be used. However, if the analysis is performed using a chemical measurement method, the analysis is difficult, but the analysis can be performed at a low detection limit.

그리고, 화학적인 측정 방법은 실리콘웨이퍼를 에칭하여 그 에칭된 혼산액을 분석하여 불순물 수준을 파악하는 것으로, 종래에는 실리콘웨이퍼 전면을 에칭하여 그 에칭된 혼산액을 가지고 기기 분석을 행함으로써 실리콘웨이퍼에서의 깊이 프로파일(depth profile)을 얻었다.In addition, the chemical measurement method is to etch the silicon wafer to analyze the etched mixed solution to determine the impurity level. Conventionally, the silicon wafer is etched by etching the entire surface of the silicon wafer to perform an instrument analysis with the etched mixed solution. The depth profile of was obtained.

그러나, 이와 같은 종래의 화학적인 측정 방법은 실리콘웨이퍼 전면을 에칭함으로써 실리콘웨이퍼의 각 영역에서의 불순물 거동을 파악하지 못하여, 특정 영역에 있어서의 불순물 정량을 정확히 파악하지 못하는 문제점이 있다.However, such a conventional chemical measurement method does not grasp the impurity behavior in each region of the silicon wafer by etching the entire surface of the silicon wafer, and thus does not accurately grasp the impurity quantification in a specific region.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 실리콘웨이퍼의 불순물 수준을 분석하는 화학적인 측정 방법에 있어서 실리콘웨이퍼의 특정 영역에서의 불순물 정량을 정확히 파악할 수 있도록 하는 데 있다.The present invention is to solve such a problem, an object of the present invention to accurately determine the impurity quantification in a specific region of the silicon wafer in the chemical measurement method for analyzing the impurity level of the silicon wafer.

도 1은 본 발명의 일 실시예에 따른 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법을 개략적으로 도시한 동작 순서도이고,1 is an operation flowchart schematically showing a method for analyzing impurities through local etching of a silicon wafer according to an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법에서 국부적으로 에칭된 실리콘웨이퍼를 개략적으로 도시한 평면도이고,2 is a plan view schematically showing a silicon wafer locally etched in an impurity analysis method through local etching of a silicon wafer according to an embodiment of the present invention;

도 3은 본 발명의 일 실시예에 따른 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법에서 실리콘웨이퍼를 국부적으로 에칭하기 위한 장치를 개략적으로 도시한 것이다.3 schematically illustrates an apparatus for locally etching a silicon wafer in a method for analyzing impurities by local etching of a silicon wafer according to an embodiment of the present invention.

상기와 같은 목적을 달성하기 위하여, 본 발명은 실리콘웨이퍼를 국부 에칭하여, 에칭된 다수의 국부 영역에서의 불순물 정량을 통해 실리콘웨이퍼 전면에 걸친 불순물 분포와 거동을 파악하는 것을 특징으로 한다.In order to achieve the above object, the present invention is characterized in that the silicon wafer is locally etched to determine impurity distribution and behavior across the entire surface of the silicon wafer through quantification of impurities in the plurality of etched local regions.

상기 실리콘웨이퍼의 국부 에칭을 위하여, 다수의 홀 패턴이 형성된 에칭 마스크를 이용하는 것이 바람직하며, 상기 에칭 마스크는 테프론 수지로 형성하는 것이 바람직하다.For local etching of the silicon wafer, it is preferable to use an etching mask in which a plurality of hole patterns are formed, and the etching mask is preferably formed of Teflon resin.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법을 개략적으로 도시한 동작 순서도이다.1 is an operation flowchart schematically showing a method for analyzing impurities through local etching of a silicon wafer according to an embodiment of the present invention.

먼저 실리콘웨이퍼의 깊이 방향으로의 불순물 분포 및 거동을 파악하기 위하여 샘플인 실리콘웨이퍼를 준비한다(S1). 그리고, 샘플로 준비된 실리콘웨이퍼를 국부 에칭하기 위하여 실리콘웨이퍼 상부에 에칭 마스크를 형성한(S2) 후, 도 2에 도시한 바와 같이 에칭 마스크를 통해 실리콘웨이퍼(W)의 국부 영역(10)에 에칭액을 주입하여 실리콘웨이퍼(W)를 국부 에칭한다(S3).First, in order to grasp the distribution and behavior of impurities in the depth direction of the silicon wafer, a silicon wafer as a sample is prepared (S1). In order to locally etch the silicon wafer prepared as a sample, an etching mask is formed on the silicon wafer (S2), and then, as shown in FIG. 2, the etching solution is applied to the local region 10 of the silicon wafer W through the etching mask. Is injected to locally etch the silicon wafer W (S3).

이때, 에칭되는 실리콘웨이퍼(W)의 국부 영역(10)은 도 2에 도시한 바와 같이 실리콘웨이퍼(W)의 중앙부를 통과하는 직선 상에 다수의 홀이 형성되도록 하는 것이 바람직하며, 실리콘웨이퍼(W)의 국부 에칭에 의해 국부 영역(10)에 홀을 형성하기 위하여 다수의 홀 패턴이 직선 상에 형성된 에칭 마스크를 이용하는 것이 바람직하다. 또한, 실리콘웨이퍼(W)의 국부 영역(10)에 형성되는 각 홀의 직경이 서로 다르게 되도록 할 수도 있으며, 에칭되는 실리콘웨이퍼(W) 국부 영역(10)의 홀 직경이 다르게 형성되도록 하기 위하여 에칭 마스크의 홀 패턴의 직경을 서로 다르게 형성한다. 이에 더하여 한번의 에칭으로 실리콘웨이퍼(W) 전체의 깊이 방향으로의 깊이 프로파일을 얻기 위하여 실리콘웨이퍼(W)의 각 국부 영역(10)에서 에칭액의 혼합액 비와 에칭 시간을 조절하여 에칭되는 두께를 달리할 수도 있다.In this case, as shown in FIG. 2, the local region 10 of the silicon wafer W to be etched may have a plurality of holes formed on a straight line passing through the center portion of the silicon wafer W. In order to form a hole in the local region 10 by local etching of W), it is preferable to use an etching mask in which a plurality of hole patterns are formed on a straight line. In addition, the diameters of the holes formed in the local region 10 of the silicon wafer W may be different from each other, and the etching masks may be formed so that the hole diameters of the local region 10 of the silicon wafer W are etched differently. To form different diameters of hole patterns. In addition, in order to obtain a depth profile in the depth direction of the entire silicon wafer W by one etching, the thickness of the etching solution may be adjusted by adjusting the mixed solution ratio and etching time of the etching solution in each local region 10 of the silicon wafer W. You may.

그리고, 에칭액을 주입하기 위한 에칭 마스크의 홀 패턴 직경은 측정하고자 하는 국부 영역(10)의 면적을 참고하여 그 크기를 정하며, 홀 패턴을 통해 주입되는 에칭액의 부피는 홀 패턴의 직경에 따라 결정한다. 즉, 에칭 마스크의 홀 패턴 직경이 작으면 실리콘웨이퍼(W)와 접촉할 수 있는 에칭액의 표면이 그다지 넓지 않으므로 에칭액의 부피를 적게 하고, 에칭 마스크의 홀 패턴 직경이 크면 실리콘웨이퍼(W)와 접촉할 수 있는 에칭액의 표면이 넓으므로 에칭액의 부피를 크게 한다.The hole pattern diameter of the etching mask for injecting the etchant is determined by referring to the area of the local region 10 to be measured, and the volume of the etchant injected through the hole pattern is determined according to the diameter of the hole pattern. . In other words, if the hole pattern diameter of the etching mask is small, the surface of the etching liquid which may be in contact with the silicon wafer W is not so large. Therefore, the volume of the etching liquid is reduced. If the hole pattern diameter of the etching mask is large, the silicon wafer W is contacted. Since the surface of etching liquid which can be made is large, the volume of etching liquid is enlarged.

또한, 에칭액 주입에 의한 실리콘웨이퍼(W)의 국부 영역(10)에서의 에칭 시간은 실제 에칭을 했을 때 그 반응이 종결되어 더 이상 반응이 진행되지 않는 시간으로 정하여 에칭 시간에 따른 에칭 깊이의 불균일성을 방지한다. 그리고, 에칭액은 질산과 불산의 혼합물, 바람직하게는 에칭되는 직경과 두께에 따라 질산과 불산의 비를 적정 범위로 조절하여 혼합한 것을 사용한다. 일 예로 직경 1mm의 5m 두께 에칭시에는 질산과 불산을 비를 35%:20%로 한다.In addition, the etching time in the local region 10 of the silicon wafer W by the etching solution injection is determined as the time when the reaction is terminated when the actual etching is performed and no further reaction proceeds. To prevent. The etching solution is a mixture of nitric acid and hydrofluoric acid, preferably a mixture of a mixture of nitric acid and hydrofluoric acid adjusted in an appropriate range depending on the diameter and thickness to be etched. For example, when etching 5m thick with a diameter of 1mm, the ratio of nitric acid and hydrofluoric acid is 35%: 20%.

그리고, 이러한 실리콘웨이퍼(W)의 국부 에칭을 위한 에칭 마스크는 다수의 홀 패턴이 형성된 에칭 마스크를 실리콘웨이퍼(W)에 밀착하여 형성시키는 것이 바람직하다.In addition, the etching mask for the local etching of the silicon wafer W is preferably formed in close contact with the silicon wafer (W) in which the etching mask having a plurality of hole patterns are formed.

이때, 에칭 마스크는 테프론 수지 등을 이용하여 형성하는 것이 바람직하다.At this time, it is preferable to form an etching mask using Teflon resin.

이와 같이 다양한 방법에 의해 실리콘웨이퍼(W)의 국부 에칭이 완료되면(S3), 실리콘웨이퍼(W)의 불순물을 측량하기 위하여 에칭된 각 국부영역(10)에서의 불순물을 정량한다(S4). 즉, 에칭된 각 국부 영역(10)을 기기 분석하여 각 국부 영역(10)에서의 불순물을 측량한다.As described above, when the local etching of the silicon wafer W is completed by various methods (S3), impurities in each of the etched local regions 10 are quantified to measure impurities of the silicon wafer W (S4). In other words, each of the etched local regions 10 is subjected to instrumental analysis to measure impurities in each of the local regions 10.

이때, 각 국부 영역(10)에서의 불순물 정량을 ICP-MS 또는 GF-AAS 등을 통해 화학적인 방법으로 분석할 경우에는 각 국부 영역(10)에서 에칭이 완료된 혼산액을 피펫 등으로 추출하여 기기 분석하거나 혼산액이 고농도일 경우에는 증발 건조한 후 적절한 용액을 사용하여 묽힌 후 기기 분석을 하며, 각 국부 영역(10)에서의 불순물 정량을 TXRF를 이용하여 분석할 경우에는 실리콘웨이퍼(W)의 국부 에칭 이후 실리콘웨이퍼(W)를 건조시킨 후 에칭된 각 국부 영역(10)을 TXRF로 분석한다. 그리고, 이때 실리콘웨이퍼(W)의 건조를 위하여 IR 램프를 이용하는 것이 바람직하다.In this case, when the impurity quantification in each local region 10 is analyzed by a chemical method through ICP-MS or GF-AAS, etc., the mixed solution which has been etched in each local region 10 is extracted with a pipette or the like. In case of analysis or high concentration of mixed solution, evaporate to dryness, dilute with an appropriate solution, and then analyze the device.In case of analyzing impurities in each local area by using TXRF, localization of silicon wafer (W) After etching, the silicon wafer W is dried, and each etched local region 10 is analyzed by TXRF. At this time, it is preferable to use an IR lamp for drying the silicon wafer (W).

또한, 이러한 방법에 의해 실리콘웨이퍼(W)의 불순물 정량을 위하여, 에칭 마스크와 실리콘웨이퍼(W) 건조를 위한 IR 램프가 일체로 형성된 장비를 사용하는 것이 바람직하다.In addition, in order to quantify the impurity of the silicon wafer (W) by this method, it is preferable to use an equipment in which an etching mask and an IR lamp for drying the silicon wafer (W) are integrally formed.

즉, 도 3에 도시한 바와 같이, 국부 에칭을 위한 실리콘웨이퍼(W)를 지지하는 지지대(21)가 설치되어 있으며, 지지대(21) 하부에는 실리콘웨이퍼(W)를 건조시키기 위한 IR 램프(L)가 설치되어 있으며, 실리콘웨이퍼(W) 상부에는 다수의 홀 패턴(H)이 형성된 에칭 마스크(M)가 설치되어 있으며, 지지대(21) 외측에는 에칭 마스크(M)를 이동시켜 실리콘웨이퍼(W)에 밀착시키기 위한 마스크 이동부(22)가 설치되어 있는 장비를 이용할 수 있다. 이때에는 실리콘웨이퍼(W)를 국부 에칭하기 위하여 실리콘웨이퍼(W)를 지지대(21)에 위치시키고, 마스크 이동부(22)를 통해 다수의 홀 패턴(H)이 형성된 에칭 마스크(M)를 하부로 이동시켜 실리콘웨이퍼(W)에 밀착시킴으로써 에칭 마스크를 형성하고, 이후 에칭 마스크(M)의 홀 패턴(H)으로 에칭액을 주입함으로써 실리콘웨이퍼(W)의 국부 에칭이 진행된다. 그리고, 국부 에칭 이후 불순물 분석을 위해 실리콘웨이퍼(W)를 건조할 경우에는 지지대(21) 하부에 설치된 IR 램프(L)를 동작시켜 실리콘웨이퍼(W)에 IR을 조사하게 된다.That is, as shown in Figure 3, the support 21 for supporting the silicon wafer (W) for local etching is provided, the IR lamp (L) for drying the silicon wafer (W) under the support 21 ) Is installed, and an etching mask (M) having a plurality of hole patterns (H) formed thereon is provided on the silicon wafer (W), and the silicon wafer (W) is moved by moving the etching mask (M) outside the support (21). ), The equipment in which the mask moving part 22 for making it adhere to can be used. In this case, in order to locally etch the silicon wafer W, the silicon wafer W is positioned on the support 21, and the etching mask M having the plurality of hole patterns H formed through the mask moving part 22 is lowered. The etching mask is formed by adhering to the silicon wafer W so as to adhere to the silicon wafer W, and then the local etching of the silicon wafer W proceeds by injecting the etching liquid into the hole pattern H of the etching mask M. FIG. When the silicon wafer W is dried for the impurity analysis after the local etching, the IR lamp L installed under the support 21 is operated to irradiate the silicon wafer W with the IR.

그리고, 이와 같은 동작에 의해 국부 에칭된 실리콘웨이퍼(W)의 각 국부 영역(10)에서의 불순물 정량이 완료되면 각 국부 영역(10)의 불순물 수준을 토대로 실리콘웨이퍼(W) 전면에 걸친 불순물 분포와 거동을 파악하게 된다(S5).When the impurity quantification in each local region 10 of the locally etched silicon wafer W is completed by such an operation, the impurity distribution over the entire surface of the silicon wafer W is based on the impurity level of each local region 10. And the behavior will be grasped (S5).

이와 같이 본 발명은 화학적인 측정 방법에 의해 실리콘웨이퍼의 불순물 수준을 분석하는 데 있어서 종래와 같이 실리콘웨이퍼 전체를 에칭하는 것이 아니라 다수의 국부 영역만 에칭되도록 국부 에칭하여 에칭된 각 국부 영역의 불순물 정량을 통해 실리콘웨이퍼의 불순물 수준을 분석함으로써 실리콘웨이퍼의 열 이력에 따른 방사상(radial) 방향으로의 불순물 거동을 파악할 수 있을 뿐만 아니라 실리콘웨이퍼 전체의 깊이 방향으로의 깊이 프로파일을 정확히 분석할 수 있게 된다.As described above, the present invention analyzes the impurity level of the silicon wafer by a chemical measurement method. By analyzing the impurity level of the silicon wafer, the impurity behavior in the radial direction according to the thermal history of the silicon wafer can be determined, and the depth profile in the depth direction of the entire silicon wafer can be accurately analyzed.

Claims (18)

실리콘웨이퍼를 국부 에칭하여, 에칭된 다수의 국부 영역에서의 불순물 정량을 통해 실리콘웨이퍼 전면에 걸친 불순물 분포와 거동을 파악하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.A method of analyzing impurities by local etching of silicon wafers by local etching of silicon wafers to determine impurity distribution and behavior across the entire surface of the silicon wafers by quantifying impurities in the etched local areas. 제 1 항에 있어서, 상기 실리콘웨이퍼의 국부 에칭을 위하여, 다수의 홀 패턴이 형성된 에칭 마스크를 이용하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.2. The method of claim 1, wherein an etching mask having a plurality of hole patterns is used for local etching of the silicon wafer. 제 2 항에 있어서, 상기 에칭 마스크는 테프론 수지로 형성한 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 2, wherein the etching mask is formed of Teflon resin. 제 2 항에 있어서, 상기 실리콘웨이퍼의 국부 에칭을 위하여, 상기 에칭 마스크의 홀 패턴을 통해 드러난 상기 실리콘웨이퍼의 국부 영역으로 에칭액을 주입하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 2, wherein the etching solution is injected into a local region of the silicon wafer exposed through the hole pattern of the etching mask for local etching of the silicon wafer. 제 4 항에 있어서, 상기 에칭액은 질산과 불산을 혼합하여 제조한 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.5. The method of claim 4, wherein the etching solution is prepared by mixing nitric acid and hydrofluoric acid. 제 5 항에 있어서, 상기 에칭액은 상기 질산과 불산의 비는 상기 식각되는 국부 영역의 직경과 식각 두께에 따라 적정 비로 조정하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 5, wherein the etchant adjusts the ratio of nitric acid and hydrofluoric acid to an appropriate ratio according to a diameter and an etching thickness of the localized region to be etched. 제 4 항에 있어서, 상기 국부 에칭에 의해 다수의 국부 영역에 형성되는 홀이 상기 실리콘웨이퍼의 중앙부를 통과하는 직선 상에 형성되도록 하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.5. The method of claim 4, wherein holes formed in the plurality of local regions are formed on a straight line passing through the central portion of the silicon wafer by the local etching. 제 7 항에 있어서, 상기 다수의 국부 영역에 형성되는 홀 직경이 서로 다르게 형성되도록 상기 에칭 마스크의 홀 패턴 직경을 서로 다르게 형성한 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 7, wherein the hole pattern diameters of the etching mask are different from each other so that hole diameters formed in the plurality of local regions are different from each other. 제 8 항에 있어서, 상기 에칭 마스크의 홀 패턴에 상기 에칭액을 주입시 각 홀 패턴에서의 에칭액 부피를 서로 다르게 하여 주입시키는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.10. The method of claim 8, wherein the etching liquid in each hole pattern is injected by differently injecting the etching liquid into the hole pattern of the etching mask. 제 9 항에 있어서, 상기 홀 패턴 직경이 큰 영역에는 상기 에칭액 부피를 크게 하며, 상기 홀 패턴 직경이 작은 영역에는 상기 에칭액 부피를 작게 하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.10. The method of claim 9, wherein the volume of the etchant is increased in a region having a large hole pattern diameter, and the volume of the etchant is reduced in a region having a small hole pattern diameter. 제 4 항에 있어서, 상기 에칭액 주입에 따른 상기 국부 영역의 에칭 시간은, 상기 에칭액 주입 이후 에칭 반응이 종결되어 더 이상 반응이 진행되지 않는 시간으로 정하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The impurity through local etching of the silicon wafer according to claim 4, wherein the etching time of the local region according to the etching solution injection is determined as a time after which the etching reaction is terminated and the reaction does not proceed any more. Analytical Method. 제 4 항에 있어서, 상기 에칭액 주입에 따른 상기 다수의 국부 영역에 형성되는 각 홀의 에칭 깊이가 서로 다르게 되도록 한 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.5. The method of claim 4, wherein the etching depth of each of the holes formed in the plurality of local regions according to the etching liquid injection is different from each other. 제 1 항에 있어서, 상기 에칭된 다수의 국부 영역에서의 불순물 정량은, 상기 에칭된 다수의 국부 영역에서의 혼산액을 추출하여 화학적인 방법에 의해 분석하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 1, wherein the impurity quantification in the etched plurality of localized regions, the local etching of the silicon wafer characterized in that the mixed solution in the etched plurality of localized regions is extracted and analyzed by a chemical method. Impurity analysis method through 제 1 항에 있어서, 상기 에칭된 다수의 국부 영역에서의 불순물 정량은, 상기 에칭된 다수의 국부 영역에서의 혼산액을 추출하고, 추출된 혼산액을 증발 건조한 후 적정 용액으로 묽힌 다음 화학적인 방법에 의해 분석하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 1, wherein the quantification of impurities in the plurality of etched local regions is performed by extracting a mixed solution in the etched plurality of local regions, distilling the extracted mixed liquid with a suitable solution, and then diluting with a suitable solution. Impurity analysis method by local etching of a silicon wafer characterized by analyzing by. 제 13 항 또는 제 14 항에 있어서, 상기 화학적인 방법에 의한 불순물 분석은 ICP-MS 또는 GF-AAS를 이용하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The impurity analysis method according to claim 13 or 14, wherein the impurity analysis by the chemical method uses ICP-MS or GF-AAS. 제 1 항에 있어서, 상기 에칭된 다수의 국부 영역에서의 불순물 정량은, 상기 다수의 국부 영역이 에칭된 실리콘웨이퍼를 건조시킨 후, 각 국부 영역의 불순물 수준을 TXRF로 분석하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 1, wherein the quantification of impurities in the plurality of etched local regions is performed by drying the silicon wafer etched in the plurality of local regions, and analyzing the impurity levels of each local region by TXRF. Method for analyzing impurities through local etching of wafers. 제 16 항에 있어서, 상기 실리콘웨이퍼의 건조는 IR 램프를 이용하여 상기 실리콘웨이퍼에 IR을 조사하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.The method of claim 16, wherein the drying of the silicon wafer is irradiated with the silicon wafer using an IR lamp. 제 17 항에 있어서, 상기 TXRF에 의한 불순물 정량을 위하여, 상기 실리콘웨이퍼를 지지하는 지지대와, 상기 지지대 하부에 설치되어 상기 실리콘웨이퍼로 IR을 조사하는 IR 램프와, 상기 실리콘웨이퍼 상부에 밀착되어 홀 패턴을 형성하는 에칭 마스크와, 상기 에칭 마스크를 상기 지지대에 위치되는 실리콘웨이퍼로 이동시켜 밀착시켜주는 마스크 이동부가 일체로 형성된 장치를 이용하는 것을 특징으로 하는 실리콘웨이퍼의 국부 에칭을 통한 불순물 분석 방법.18. The method of claim 17, wherein the support for supporting the silicon wafer for the impurity quantification by the TXRF, an IR lamp installed under the support and irradiating IR to the silicon wafer, and in close contact with the upper portion of the silicon wafer And an etching mask for forming a pattern and an apparatus in which a mask moving part is formed integrally by moving the etching mask to a silicon wafer positioned on the support.
KR1020000034615A 2000-06-22 2000-06-22 Method for analysis of impurities in silicon wafer through local etching KR100557702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000034615A KR100557702B1 (en) 2000-06-22 2000-06-22 Method for analysis of impurities in silicon wafer through local etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000034615A KR100557702B1 (en) 2000-06-22 2000-06-22 Method for analysis of impurities in silicon wafer through local etching

Publications (2)

Publication Number Publication Date
KR20020000954A true KR20020000954A (en) 2002-01-09
KR100557702B1 KR100557702B1 (en) 2006-03-07

Family

ID=19673339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034615A KR100557702B1 (en) 2000-06-22 2000-06-22 Method for analysis of impurities in silicon wafer through local etching

Country Status (1)

Country Link
KR (1) KR100557702B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891527B1 (en) * 2007-08-31 2009-04-06 주식회사 하이닉스반도체 Detection method for pollution of wafer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973638B2 (en) * 1991-09-27 1999-11-08 日本電気株式会社 Impurity analysis method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891527B1 (en) * 2007-08-31 2009-04-06 주식회사 하이닉스반도체 Detection method for pollution of wafer

Also Published As

Publication number Publication date
KR100557702B1 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
US7888265B2 (en) Method for assaying copper in silicon wafers
KR20070115907A (en) Plasma doping method and apparatus
KR0163596B1 (en) Method of analyzing metal impurities in surface oxide film of semiconductor substrate
US6673640B2 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
CN114460432A (en) Comprehensive analysis method for failure of silicon oxide layer of grid electrode of transistor manufactured by semiconductor wafer
US7601538B2 (en) Method for analyzing impurity
JP2004028787A (en) Total reflection fluorescent x-ray analysis method, total reflection fluorescent x-ray analysis pretreatment device, and total reflection fluorescent x-ray analyzer
JP3260663B2 (en) Method of detecting composition distribution on inner surface of hole
KR100557702B1 (en) Method for analysis of impurities in silicon wafer through local etching
US7923268B2 (en) Method of measuring resistivity of sidewall of contact hole
JP2000164715A (en) Standard sample for contact hole inspection, manufacture thereof and inspection of the contact hole
KR100459078B1 (en) An etcher for analysis of metal impurities near bulk in silicon wafer
JP4073138B2 (en) Method for analyzing metals contained in quartz
KR20010071617A (en) Process for mapping metal contaminant concentration on a silicon wafer surface
JP3439584B2 (en) Method for measuring concentration distribution of element in solid and sample for measurement
US6677168B1 (en) Analysis of ion implant dosage
JP3319744B2 (en) How to measure the inner surface of the hall
JP3326170B2 (en) Method for manufacturing semiconductor device
JPH0886725A (en) Method and device for in-depth analysis of element diffused in semiconductor wafer
JP2003194747A (en) Method of measuring concentration distribution of element in solid
JP3319743B2 (en) How to measure the inner surface of the hall
KR20000067357A (en) Method for collection contamination sample of semiconductor wafers surface
KR100479296B1 (en) Semiconductor Wafer Analysis Method
JP3319745B2 (en) Contact hole evaluation method
CN103594309A (en) An oxide etching method and apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee