KR200179721Y1 - Video signal mute circuit - Google Patents
Video signal mute circuit Download PDFInfo
- Publication number
- KR200179721Y1 KR200179721Y1 KR2019970025349U KR19970025349U KR200179721Y1 KR 200179721 Y1 KR200179721 Y1 KR 200179721Y1 KR 2019970025349 U KR2019970025349 U KR 2019970025349U KR 19970025349 U KR19970025349 U KR 19970025349U KR 200179721 Y1 KR200179721 Y1 KR 200179721Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- video
- horizontal
- microcomputer
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Abstract
개시된 비디오 뮤트회로는 파워 온/오프 또는 DPMS 모드변경시 비디오 뮤트회로에 인가되는 전원을 일시적으로 차단시켜 비디오신호를 뮤트시키는 것이다.The disclosed video mute circuit mutes the video signal by temporarily shutting off the power applied to the video mute circuit upon power on / off or DPMS mode change.
본 고안에 따른 비디오 뮤트회로는 수평동기신호 및 수직동기신호를 입력받아 기준발진신호 및 비디오신호의 레벨을 출력하는 마이크로 컴퓨터와, 마이크로 컴퓨터에서 출력되는 기준발진신호와 수평/수직동기신호를 입력받아 고압회로와 편향회로에 신호를 공급하는 수평 및 수직 발진신호 처리기와, 수평 및 수직 발진신호 처리기에서 출력되는 신호를 입력받아 고압을 발생시켜 음극선관에 공급하는 FBT와, 마이크로 컴퓨터와 FBT의 출력단에 연결되어 모드변경시 비디오신호를 뮤트시켜 조절된 제 1 그리드전압을 음극선관에 공급하는 비디오 뮤트회로부로 구성된다.The video mute circuit according to the present invention receives a horizontal synchronous signal and a vertical synchronous signal and outputs a reference oscillation signal and a level of a video signal, and receives a reference oscillation signal and a horizontal / vertical synchronous signal output from the microcomputer. Horizontal and vertical oscillation signal processor for supplying signals to the high voltage circuit and deflection circuit, FBT for generating high voltage and supplying the signal from the horizontal and vertical oscillation signal processor to the cathode ray tube, and to the output terminal of microcomputer and FBT. And a video muting circuit unit for supplying the adjusted first grid voltage to the cathode ray tube by muting the video signal when the mode is changed.
따라서, 본 고안은 비디오신호가 안정하게 표시됨은 물론 제품의 신뢰도를 높이는 효과를 제공한다.Therefore, the present invention not only stably displays the video signal but also provides an effect of increasing the reliability of the product.
Description
본 고안은 영상표시기기의 비디오 뮤트회로에 관한 것으로서, 보다 상세하게는 파워 온/오프 또는 DPMS 모드변경시 비디오 뮤트회로에 인가되는 전원을 일시적으로 차단시켜 비디오신호를 뮤트시키는 영상표시기기의 비디오 뮤트회로에 관한 것이다.The present invention relates to a video mute circuit of a video display device, and more particularly, video mute of a video display device to mute the video signal by temporarily shutting off the power applied to the video mute circuit when the power on / off or DPMS mode change It is about a circuit.
일반적으로 모니터 등의 영상표시기기에서 파워를 온/오프 하거나 또는 DPMS 모드를 변경할 경우에 음극선관을 통해 표시되는 비디오신호를 뮤트시키지 않으면 비디오신호가 깜빡거리는 등 불안정하게 표시된다.In general, when a video display device such as a monitor is turned on / off or the DPMS mode is changed, the video signal flickers if the video signal displayed through the cathode ray tube is not muted.
여기에서 전원관리시스템(Display Power Management System ; DPMS)이란 컴퓨터시스템의 사용상태에 따라 컴퓨터 주변장치인 영상표시장치의 전원을 관리하여 전력소비를 줄일수 있도록 한 기능으로 미합중국 VESA(Video Electronics Standard Association)에서 제안하고 있는 방식이다.Here, Display Power Management System (DPMS) is a function to reduce power consumption by managing the power of the video display device, which is a computer peripheral device, according to the usage state of the computer system. The United States Video Electronics Standard Association (VESA) Is suggested by
VESA의 제안에 따르면, 컴퓨터 본체는 컴퓨터 시스템의 사용상태에 따라 수평동기신호와 수직동기신호를 컴퓨터 영상표시장치에 선택적으로 출력하거나 차단하고, 컴퓨터 영상표시장치에서는 상기 컴퓨터 본체로부터 수평동기신호와 수직동기신호가 입력되는 상태에 대응하는 전원관리를 수행한다.According to the proposal of VESA, the computer main body selectively outputs or blocks the horizontal synchronizing signal and the vertical synchronizing signal to the computer image display device according to the usage state of the computer system, and in the computer image display device, Power management corresponding to a state in which a synchronization signal is input is performed.
상기 전원관리는 정상모드(On state), 잠시대기모드(Stand-by state), 일시 정지모드(Suspend state) 및 정지모드(Power on/off state)로 구분되고 있다.The power management is divided into a normal mode (On state), a standby mode (Stand-by state), a suspend mode (Suspend state) and a suspend mode (Power on / off state).
여기서, 상기 정상모드는 수평동기신호와 수직동기신호의 펄스출력이 모두 입력되고, 잠시대기모드는 수직동기신호만 입력된다. 또한, 일시정지모드는 수평동기모드만 입력되고, 정지모드는 수평동기신호와 수직동기신호가 모두 입력되지 않는다.Here, in the normal mode, both pulse outputs of the horizontal synchronization signal and the vertical synchronization signal are input, and in the standby mode, only the vertical synchronization signal is input. In the pause mode, only the horizontal synchronization mode is input, and in the stop mode, neither the horizontal synchronization signal nor the vertical synchronization signal is input.
이러한 전원관리상태는 컴퓨터 시스템이 사용되지 않는 시간의 계속적인 경과에 대응하여 순차적으로 정상모드→잠시대기모드→일시정지모드→정지모드로 전환하며, 이때의 소비전력을 정상모드일 경우 80[W] 정도가 되고, 잠시대기모드일 경우 65[W] 이하가 되며, 일시정지모드일 경우 25[W] 이하가 되고, 정지모드일 경우 5[W] 이하가 되도록 컴퓨터 영상표시장치 제품의 규격을 정해놓고 있다.This power management state sequentially changes from normal mode to standby mode to pause mode to stop mode in response to the lapse of time when the computer system is not in use. ], It is 65 [W] or less in the standby mode, 25 [W] or less in the pause mode, and 5 [W] or less in the stop mode. I have decided.
따라서 종래에는 상술한 바와 같이 DPMS 모드변경이나 파워 온/오프를 하는 경우에 마이크로 컴퓨터에서 출력되는 비디오신호를 뮤트시키기 위해 비디오 뮤트회로에 인가되는 전원을 차단시키는 방법으로 화면의 불안정한 표시상태를 해결하고 있다.Therefore, in the related art, when the DPMS mode is changed or the power is turned on or off, the unstable display state of the screen is solved by cutting off the power applied to the video muting circuit to mute the video signal output from the microcomputer. have.
그러나, 상술한 바와 같이 비디오 뮤트회로에 인가되는 전원을 차단하는 것은 제 1 그리드에 공급되는 전압을 조정하여 화면의 불안정한 표시상태를 해결할 수 있으나 모드가 변경될 때 항상 전원을 차단하여야 하기 때문에 전체회로에 영향을 미치게 되어 제품의 신뢰도가 떨어지는 문제점이 있었다.However, blocking the power applied to the video mute circuit as described above can solve the unstable display state of the screen by adjusting the voltage supplied to the first grid, but the power supply must be cut off at all times when the mode is changed. There was a problem that affects the reliability of the product falls.
따라서 본 고안의 목적은 모드변경시 비디오 뮤트회로에 인가되는 전원을 일시적으로 차단시켜 비디오신호를 뮤트시키도록 하는 영상표시기기의 비디오 뮤트회로를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a video mute circuit of a video display device to mute the video signal by temporarily shutting off the power applied to the video mute circuit when the mode is changed.
제1도는 본 고안의 비디오 뮤트회로가 적용된 영상표시기기를 개략적으로 나타낸 블록도.1 is a block diagram schematically illustrating an image display device to which a video mute circuit of the present invention is applied.
제2도는 본 고안에 따른 비디오 뮤트회로의 일 예를 상세히 나타낸 회로도.2 is a circuit diagram showing in detail an example of a video mute circuit according to the present invention.
제3(a)도와 제3(b)도는 모드변경시의 비디오신호 레벨과 제 1 그리드전압 레벨을 각각 나타낸 도면이다.3 (a) and 3 (b) show the video signal level and the first grid voltage level at the time of mode change, respectively.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 비디오 카드 20 : 마이크로 컴퓨터10: video card 20: microcomputer
30 : 수평 및 수직 발진신호 처리기 40 : FBT30: horizontal and vertical oscillation signal processor 40: FBT
50 : 비디오 뮤트회로부 60 : 비디오 프리앰프50: video mute circuit 60: video preamplifier
70 : 비디오 출력앰프 80 : 음극선관70: video output amplifier 80: cathode ray tube
R10∼R13 : 저항 C10, C20 : 콘덴서R10 to R13: resistors C10 and C20: capacitors
D : 다이오드 Q : 트랜지스터D: Diode Q: Transistor
이러한 목적을 달성하기 위한 본 고안에 따른 영상표시기기의 비디오 뮤트회로는 수평동기신호 및 수직동기신호를 입력받아 기준발진신호 및 비디오신호의 레벨을 출력하는 마이크로 컴퓨터와, 마이크로 컴퓨터에서 출력되는 기준발진신호와 수평/수직동기신호를 입력받아 고압회로와 편향회로에 신호를 공급하는 수평 및 수직 발진신호 처리기와, 수평 및 수직 발진신호 처리기에서 출력되는 신호를 입력받아 고압을 발생시켜 음극선관을 공급하는 FBT와, 마이크로 컴퓨터와 FBT의 출력단에 연결되어 모드변경시 비디오신호를 뮤트시켜 조절된 제 1 그리드전압을 음극선관에 공급하는 비디오 뮤트회로부로 구성된 것을 특징으로 한다.The video mute circuit of the image display device according to the present invention for achieving the above object is a microcomputer for receiving the horizontal synchronization signal and the vertical synchronization signal and output the level of the reference oscillation signal and the video signal, and the reference oscillation output from the microcomputer A horizontal and vertical oscillation signal processor that receives a signal and a horizontal / vertical synchronization signal and supplies a signal to a high voltage circuit and a deflection circuit, and generates a high pressure by supplying a signal output from a horizontal and vertical oscillation signal processor to supply a cathode ray tube. And a video mute circuit unit connected to the output terminal of the FBT, the microcomputer and the FBT to mute the video signal when the mode is changed, and to supply the adjusted first grid voltage to the cathode ray tube.
이하, 첨부된 도면을 참조하여 본 고안의 영상표시기기의 비디오 뮤트회로를 상세히 설명한다.Hereinafter, a video mute circuit of a video display device of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 비디오 뮤트회로가 적용된 영상표시기기를 개략적으로 나타낸 블록도이다.1 is a block diagram schematically illustrating an image display device to which a video mute circuit of the present invention is applied.
도시된 바와 같이, 마이크로 컴퓨터(20)는 비디오 카드(10)에서 출력되는 수평동기신호 및 수직동기신호를 입력받아 기준발진신호를 출력한다.As shown, the microcomputer 20 receives the horizontal synchronizing signal and the vertical synchronizing signal output from the video card 10 and outputs a reference oscillation signal.
또한 마이크로 컴퓨터(20)에서는 비디오 뮤트회로부(50)에 비디오 신호의 레벨을 출력한다.The microcomputer 20 also outputs the video signal level to the video mute circuit unit 50.
수평 및 수직 발진신호 처리기(30)는 마이크로 컴퓨터(20)에서 출력되는 기준발진신호아 비디오 카드(10)에서 출력되는 수평/수직동기신호를 입력받아 고압회로와 편향회로에 신호를 공급한다.The horizontal and vertical oscillation signal processor 30 receives a reference oscillation signal output from the microcomputer 20 and a horizontal / vertical synchronization signal output from the video card 10 and supplies a signal to the high voltage circuit and the deflection circuit.
FBT(40)는 수평전원전압을 입력받아 고압을 발생시켜 음극선관(80)에 공급한다.The FBT 40 receives the horizontal power supply voltage and generates a high pressure to supply the cathode ray tube 80.
비디오 뮤트회로부(50)는 마이크로 컴퓨터(20)와 FBT(40)의 출력단에 연결되어 모드변경시 비디오신호를 뮤트시켜 조절된 제 1 그리드전압(G1)을 음극선관(80)에 공급한다.The video mute circuit unit 50 is connected to the output terminals of the microcomputer 20 and the FBT 40 to mute the video signal when the mode is changed to supply the adjusted first grid voltage G1 to the cathode ray tube 80.
비디오 프리엠프(60)는 비디오 카드(10)에서 출력되는 R, G 및 B의 색신호를 자동전류제한회로(50)에서 출력되는 명암조절신호에 따라 처리하여 비디오 출력앰프(70)를 통해 음극선관(80)에 공급한다.The video preamplifier 60 processes the color signals of the R, G, and B output from the video card 10 according to the contrast control signal output from the automatic current limiting circuit 50 and the cathode ray tube through the video output amplifier 70. It supplies to 80.
제2도는 본 고안에 따른 비디오 뮤트회로의 일 실시예를 상세히 나타낸 회로도이다.2 is a circuit diagram showing in detail an embodiment of a video mute circuit according to the present invention.
도시된 바와 같이, 전원단(12V)이 저항(R10)을 통해 트랜지스터(Q)의 에미터단자에 연결됨과 아울러 마이크로 컴퓨터(20)의 출력단자가 트랜지스터(Q)의 에미터단자에 연결되어 있다.As shown, the power supply terminal 12V is connected to the emitter terminal of the transistor Q through the resistor R10, and the output terminal of the microcomputer 20 is connected to the emitter terminal of the transistor Q.
트랜지스터(Q)의 베이스단자에는 저항(R11)과 콘덴서(C10)가 연결되어 있다.A resistor R11 and a capacitor C10 are connected to the base terminal of the transistor Q.
그리고 트랜지스터(Q)의 콜렉터단자에 연결된 저항(R12)을 통해 제 1 그리드전압(G1)이 공급된다.The first grid voltage G1 is supplied through a resistor R12 connected to the collector terminal of the transistor Q.
또한 FBT(40)의 2차측 출력단자에는 다이오드(D), 저항(R13) 및 콘덴서(C20)가 연결되어 있으며, 트랜지스터(Q)의 콜렉터단자에 접속되어 -200V의 전원을 제 1 그리드로 공급한다.In addition, a diode D, a resistor R13, and a capacitor C20 are connected to the secondary output terminal of the FBT 40, and are connected to the collector terminal of the transistor Q to supply power of -200V to the first grid. do.
다음에는, 이와 같이 구성된 본 고안에 따른 영상표시기기의 비디오 뮤트회로의 작용을 구체적으로 설명한다.Next, the operation of the video mute circuit of the video display device according to the present invention configured as described above will be described in detail.
우선 마이크로 컴퓨터(20)에서 음극선관(80)에 표시되는 비디오 신호의 레벨이 출력된다.First, the level of the video signal displayed on the cathode ray tube 80 in the microcomputer 20 is output.
이와 같이 마이크로 컴퓨터(20)에서 출력되는 비디오 신호의 레벨은 정상적인 화면표시상태에서는 5V의 레벨을 유지한다.As such, the level of the video signal output from the microcomputer 20 maintains the level of 5V in the normal screen display state.
이때 비디오 뮤트회로부(50)의 트랜지스터(Q)는 온 된다.At this time, the transistor Q of the video mute circuit unit 50 is turned on.
이때 제 1 그리드(G1)에는 +12V와 -200V 사이를 저항(R10)(R12)(R13)값들에 의해 조절된 전압이 공급되어 음극선관(80)에서 정상적으로 비디오 신호를 표시한다.At this time, the voltage controlled by the resistors R10, R12, and R13 is supplied to the first grid G1 between + 12V and -200V so that the cathode ray tube 80 displays the video signal normally.
그러나, 비디오 신호를 출력하는 도중에 파워의 온/오프 또는 DPMS 모드변경이 발생되는 경우 제3(a)도에 나타낸 바와 같이 비디오 신호의 레벨은 0V로 떨어지게 된다.However, when power on / off or DPMS mode change occurs during output of the video signal, the level of the video signal drops to 0V as shown in FIG. 3 (a).
이렇게 모드가 변경되어 비디오 신호의 레벨이 0V로 되는 경우에 비디오 뮤트회로부(50)의 트랜지스터(Q)가 오프 된다.When the mode is changed in this way and the level of the video signal becomes 0V, the transistor Q of the video mute circuit unit 50 is turned off.
따라서 제 1 그리드(G1)에는 FBT(40)의 2차측에 연결된 콘덴서(C20)와 저항(R13)을 통해 약 -200V의 전원만이 공급되어 비디오 신호가 뮤트되어 음극선관(80)에 표시되지 않는다.Therefore, only about -200V of power is supplied to the first grid G1 through the capacitor C20 and the resistor R13 connected to the secondary side of the FBT 40 so that the video signal is muted and not displayed on the cathode ray tube 80. Do not.
즉, 제3(b)도에 나타낸 바와 같이 비디오 신호의 레벨이 0V가 되는 기간동안에는 제 1 그리드(G1)에 공급된 -200V의 전압에 의해 강한 부(-)전자장이 형성되기 때문에 전자총의 캐소드(도시되어 있지 않음)에서 방출되는 전자가 제 1 그리드(G1)를 통과하지 못하여 음극선관(80)에 비디오 신호가 표시되지 않고 뮤트되는 것이다.That is, as shown in FIG. 3 (b), during the period when the level of the video signal becomes 0V, since the strong negative field is formed by the voltage of -200V supplied to the first grid G1, the cathode of the electron gun The electrons emitted from (not shown) do not pass through the first grid G1 so that the video signal is not displayed on the cathode ray tube 80 and is muted.
이상에서와 같이 본 고안의 영상표시기기의 비디오 뮤트회로에 의하면, 비디오 뮤트회로에 인가되는 전원을 일시적으로 차단시켜 비디오신호를 뮤트시킴으로써 비디오신호가 안정하게 표시됨은 물론 이에 따라 제품의 신뢰도가 높아지는 효과가 있다.As described above, according to the video muting circuit of the video display device of the present invention, the video signal is stably displayed by muting the video signal by temporarily shutting off the power applied to the video muting circuit, and accordingly, the reliability of the product is increased. There is.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970025349U KR200179721Y1 (en) | 1997-09-05 | 1997-09-05 | Video signal mute circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970025349U KR200179721Y1 (en) | 1997-09-05 | 1997-09-05 | Video signal mute circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990012286U KR19990012286U (en) | 1999-04-06 |
| KR200179721Y1 true KR200179721Y1 (en) | 2000-05-01 |
Family
ID=19509986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970025349U KR200179721Y1 (en) | 1997-09-05 | 1997-09-05 | Video signal mute circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200179721Y1 (en) |
-
1997
- 1997-09-05 KR KR2019970025349U patent/KR200179721Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990012286U (en) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6085326A (en) | Apparatus and method for displaying DPMS mode status using an OSD circuit | |
| KR100294259B1 (en) | Display monitor system and its power control method | |
| KR19980044732A (en) | Display and Display Method of DPMS Mode in Computer System | |
| US5944830A (en) | Reducing power consumption in monitor by switching off heater power in power-off mode | |
| KR20010010482A (en) | Apparatus and method for automatically controlling screen status of Liquid Crystal Display | |
| US6115033A (en) | Video display device and a power saving method therefor | |
| KR20060130981A (en) | Display apparatus and control method thereof | |
| US5917479A (en) | Method for reducing power consumption in a monitor | |
| KR200179721Y1 (en) | Video signal mute circuit | |
| JP2001109418A (en) | Picture display device and control method therefor | |
| KR100237850B1 (en) | Power consumption managing method | |
| KR100247596B1 (en) | Raster control circuit of display apparatus | |
| KR100268480B1 (en) | Display system having a formatconverter module | |
| KR100923201B1 (en) | Monitor self test system | |
| KR100190163B1 (en) | Dpms control system | |
| KR19990038597U (en) | Spot elimination circuit of image display equipment | |
| JPH0795495A (en) | Power saving circuit | |
| KR200197411Y1 (en) | Osd control circuit for monitor | |
| KR19990076141A (en) | Video mute device based on IC control method | |
| KR200187011Y1 (en) | Auto control limit circuit | |
| KR100238583B1 (en) | Display apparatus having a remote control function to a peripherals | |
| KR200200453Y1 (en) | A detection circuit for secession of deflection yoke connector | |
| KR19990012276U (en) | Tilt Correction Circuit of Image Display Equipment | |
| KR100299171B1 (en) | Monitor's Back Raster Intensity Control Circuit | |
| KR19990008997U (en) | Power control device of display device using voice signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080130 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |