KR200158597Y1 - Video mute circuit - Google Patents
Video mute circuit Download PDFInfo
- Publication number
- KR200158597Y1 KR200158597Y1 KR2019960002533U KR19960002533U KR200158597Y1 KR 200158597 Y1 KR200158597 Y1 KR 200158597Y1 KR 2019960002533 U KR2019960002533 U KR 2019960002533U KR 19960002533 U KR19960002533 U KR 19960002533U KR 200158597 Y1 KR200158597 Y1 KR 200158597Y1
- Authority
- KR
- South Korea
- Prior art keywords
- resistor
- transistor
- muting
- signal
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
- H04N5/505—Invisible or silent tuning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
- H04N5/59—Control of contrast or brightness in dependence upon beam current of cathode ray tube
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 고안은 모드 변경시 화면의 밝기에 관계없이 항상 일정하게 동작하도록 하므로써 라스터가 왜곡되어 디스플레이 되는 것을 방지하여 깨끗한 화상을 제공하는 비디오 뮤트 회로에 관한 것으로서, 종래의 비디오 뮤트 회로에 별도의 브라이트 뮤트 회로를 추가하여 구성하므로써, 모드 변경시에 화면의 밝기에 무관하게 항상 일정하게 동작하여 화면의 왜곡현상을 제거할 수 있는 비디오 뮤트 회로를 제공함을 목적으로 한다. 또한, 상기 마이컴의 출력단과 상기 콘트라스트 뮤팅 회로부의 접속점에 연결되어 모니터의 제1그리드 전극에 인가되는 신호를 제어하기 위한 브라이트 뮤트 회로부로 구성됨을 특징으로 하는 비디오 뮤트 회로에 관한 것이다.The present invention relates to a video mute circuit that provides a clear image by preventing the raster from being distorted and being displayed by always operating constantly regardless of the brightness of the screen when the mode is changed, and has a separate bright mute to the conventional video mute circuit. It is an object of the present invention to provide a video mute circuit capable of eliminating the distortion of the screen by constantly operating constantly regardless of the brightness of the screen when the circuit is added. The present invention also relates to a video mute circuit comprising a bright mute circuit unit connected to an output terminal of the micom and a contrast muting circuit unit for controlling a signal applied to a first grid electrode of a monitor.
Description
제1도는 종래의 비디오 뮤트 회로를 나타내는 구성도이다.1 is a block diagram showing a conventional video mute circuit.
제2도는 본 고안의 일 실시에 따른 비디오 뮤트 회로를 나타내는 회로도이다.2 is a circuit diagram illustrating a video mute circuit according to an embodiment of the present invention.
본 고안은 비디오 뮤트 회로에 관한 것으로서, 보다 상세하게는 모드 변경시에 화면의 밝기에 관계없이 항상 일정하게 동작하도록 하므로써 라스터가 왜곡되어 디스플레이 되는 것을 방지하여 깨끗한 화상을 제공하는 비디오 뮤트 회로에 관한 것이다.The present invention relates to a video mute circuit, and more particularly, to a video mute circuit that provides a clear image by preventing the raster from being distorted and being displayed by always operating constantly regardless of the brightness of the screen when changing modes. will be.
일반적으로 비디오 뮤트 회로는 열 전자를 방출시켜서 가느다란 전자빔으로 형광 면에 충돌시키면 전자총에 의해 형광 면에 충돌되는 전자량이 임의로 제어되는 회로를 말한다. 상기 전자총은 원통형의 캐소드와 그리드 및 애노드로 이루어지며, 이 그리드중 제1그리드(G1)는 억제 그리드로서 캐소드에서 발산되는 전자 량을 제어하여 휘도 변화 내지 밝기 변화를 제어한다.In general, a video mute circuit refers to a circuit in which an amount of electrons collided with a fluorescent surface by an electron gun is arbitrarily controlled when the thermal mute emits thermal electrons and impinges on a fluorescent surface with a thin electron beam. The electron gun is composed of a cylindrical cathode, a grid, and an anode, and the first grid G1 of the grid controls the amount of electrons emitted from the cathode as a suppression grid to control the brightness change or the brightness change.
제1도는 종래의 비디오 뮤트 회로를 나타내는 구성도로서, 그 구성을 살펴보면 다음과 같다.1 is a block diagram showing a conventional video mute circuit, the configuration of which is as follows.
입력되는 수직 동기 신호(Vertical Sync Signal) 및 수평 동기 신호(Horizontal Sync Signal) 의 변화에 따라 모드 구분 및 변경된 상태를 판별하여, 모드 변경에 따른 비디오 뮤트 신호를 출력하는 마이컴(10)과, 상기 마이컴(10)의 출력신호인 뮤팅신호를 영상신호로 뮤팅하고 그 신호를 소정 레벨로 조정하기 위한 콘트라스트 뮤팅회로부(20)와, 상기 콘트라스트 뮤팅회로부(20)에 연결되고 뮤팅된 영상신호를 비디오 신호로 출력하기 위한 비디오 회로부(30)로 구성되어 있다.A microcomputer 10 for determining a mode classification and a changed state according to a change in an input vertical sync signal and a horizontal sync signal, and outputting a video mute signal according to a mode change; A muting signal circuit 20 for muting the muting signal as an output signal of the output signal 10 and adjusting the signal to a predetermined level, and a muting video signal connected to the contrast muting circuit unit 20 as a video signal It consists of the video circuit part 30 for output.
위와 같이 구성된 비디오 뮤트 회로는 마이컴(10)에서 수평 및 수직 동기 신호의 변환에 따라 모드 구분 및 변경된 상태를 판별하여 모드 변경시 마다 비디오 뮤트 신호를 출력하게 된다.The video mute circuit configured as described above outputs a video mute signal every time the mode is changed by determining the mode classification and the changed state according to the conversion of the horizontal and vertical synchronization signals in the microcomputer 10.
정상 동작일 때 하이 신호를 출력하고, 모드 변경에 따른 비디오-뮤트 동작일 때 로우신호를 출력하여 후단의 콘트라스트 뮤팅 회로부를 동작시키므로써 R(RED),G(GREEN),B(BLUE)의 신호를 출력하는 비디오 회로부의 출력 값을 제어할 수 있다.R (RED), G (GREEN) and B (BLUE) signals by outputting high signal during normal operation and low signal during video-mute operation according to mode change to operate the next contrast muting circuit. It is possible to control the output value of the video circuit portion for outputting.
이에 따라 모니터에 디스플레이 되는 화면의 일그러짐 현상을 제거할 수 있는 것이다.Accordingly, the distortion of the screen displayed on the monitor can be eliminated.
그러나 디스플레이 되는 화면의 밝기 즉, 백 라스터의 밝기가 밝은 경우에는 콘트라스트 뮤팅 회로만으로는 전체적인 화면의 왜곡현상을 제거할 수 없다는 문제점이 있다.However, when the brightness of the displayed screen, that is, the brightness of the back raster is bright, there is a problem in that the distortion of the entire screen cannot be removed by the contrast muting circuit alone.
다시 말해서, 모드 변경 시에 발생되는 화면의 왜곡 현상을 단순히 비디오 회로부의 출력 값의 조정 즉, 콘트라스트 뮤팅 회로부로만 가지고는 밝은 디스플레이상태에서의 입력 신호의 변경에서는 화면의 왜곡 증상이 그대로 유지됨에 따라, 정확한 비디오 뮤트 동작이 이루어지지 않고 깨끗한 화상을 얻어 낼 수 없다는 문제점이 있다.In other words, when the distortion of the screen generated during the mode change is merely adjusted by the output value of the video circuit, that is, the change of the input signal in the bright display state only with the contrast muting circuit, the distortion of the screen is maintained as it is. There is a problem in that a clear picture cannot be obtained without an accurate video mute operation.
위와 같은 문제점을 해결하기 위한 본 고안은, 종래의 비디오 뮤트 회로에 별도의 브라이트 뮤트 회로를 추가하여 구성하므로써, 모드 변경시에 화면의 밝기에 무관하게 항상 일정하게 동작하여 화면의 왜곡현상을 제거할 수 있는 비디오 뮤트 회로를 제공함을 목적으로 한다.The present invention for solving the above problems is configured by adding a separate bright mute circuit to the conventional video mute circuit, so that it always operates constantly regardless of the brightness of the screen when changing modes to eliminate the distortion of the screen It is an object of the present invention to provide a video mute circuit.
위와 같은 목적을 달성하기 위한 본 고안은, 모드 변화에 따른 입력되는 수직 및 수평 동기 신호의 변동을 판별하여 모드 변경에 상응하는 뮤트 신호를 출력하는 마이컴과, 상기 마이컴의 출력단으로부터 전달된 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅 회로부와, 상기 콘트라스트 뮤팅회로부의 동작에 따라 뮤팅된 영상신호를 비디오 신호로 출력하기 위한 비디오 회로와, 상기 마이컴의 출력단과 상기 콘트라스트 뮤팅 회로부의 접속 점에 연결되어 모니터의 제1그리드 전극에 인가되는 신호를 제어하기 위한 브라이트 뮤트 회로부로 구성됨을 특징으로 한다.The present invention for achieving the above object, the microcomputer to output the mute signal corresponding to the mode change by determining the variation of the vertical and horizontal synchronization signal input according to the mode change, and the muting signal transmitted from the output terminal of the micom A contrast muting circuit section for muting to a predetermined level, a video circuit for outputting a muted video signal as a video signal according to the operation of the contrast muting circuit section, and a connection point of the output terminal of the micom and the contrast muting circuit section And a bright mute circuit unit for controlling a signal applied to the first grid electrode of the first grid electrode.
이하 제2도를 참조로 하여 본 고안의 구성과 동작에 대하여 설명한다.Hereinafter, the configuration and operation of the present invention will be described with reference to FIG. 2.
본 고안은 모드 변화에 따른 입력되는 수직 및 수평 동기 신호의 변동을 판별하여 모드 변경에 상응하는 뮤트 신호를 출력하는 마이컴(10)과, 상기 마이컴(10)의 출력 단으로부터 전달된 뮤팅신호를 소정레벨로 뮤팅하기 위한 콘트라스트 뮤팅 회로부(20)와, 상기 콘트라스트 뮤팅 회로부(20)의 동작에 따라 뮤팅된 영상신호를 비디오 신호로 출력하기 위한 비디오 회로(30)와, 상기 마이컴(10)의 출력단과 상기 콘트라스트 뮤팅 회로부(20)의 접속점에 연결 되어 모니터(40)의 제1그리드 전극(G1)에 인가되는 신호를 제어하기 위한 브라이트 뮤트 회로부(50)로 구성된다.According to the present invention, a microcomputer 10 for outputting a mute signal corresponding to a mode change by determining variation of vertical and horizontal synchronization signals input according to a mode change and a muting signal transmitted from an output terminal of the microcomputer 10 are predetermined. A contrast muting circuit unit 20 for muting to a level, a video circuit 30 for outputting a muted video signal as a video signal according to the operation of the contrast muting circuit unit 20, and an output terminal of the microcomputer 10; The bright mute circuit unit 50 is connected to a connection point of the contrast muting circuit unit 20 to control a signal applied to the first grid electrode G1 of the monitor 40.
상기 브라이트 뮤트 회로부(50)는 포지티브 전원입력단(Vcc1)에 연결된 저항(R2)과 상기 저항(R2)에 베이스 단이 연결된 트랜지스터(Q1)가 접속된다.The bright mute circuit unit 50 is connected to a resistor R2 connected to a positive power input terminal Vcc1 and a transistor Q1 connected to a base of the resistor R2.
상기 트랜지스터(Q1)의 에미터 단은 접지되어 있으며 콜렉터 단에는 저항(R3)이 연결되어 구성된다. 상기 저항(R3)에는 트랜지스터(Q2)의 베이스단이 연결되고, 상기 트랜지스터(Q2)의 에미터 단에는 또 다른 포지티브 전원 입력단(Vcc3)이 연결되고, 콜렉터단에는 저항(R4,R5)이 직렬로 네가티브 전원 입력단(Vcc2)과 연결한다. 상기 저항(R4 와 R5) 사이의 접속점에는 트랜지스터(Q3)의 베이스단이, 그리고 그 에미터단에는 저항(R8)이 연결되고, 콜렉터단에는 저항(R6,R7) 및 가변저항(VR1)이 직렬로 연결된다. 이 때 상기 저항(R8)에는 CRT의 제1그리드 전극이 연결된다.The emitter terminal of the transistor Q1 is grounded and a resistor R3 is connected to the collector terminal. The base of the transistor Q2 is connected to the resistor R3, another positive power input Vcc3 is connected to the emitter terminal of the transistor Q2, and the resistors R4 and R5 are connected to the collector terminal in series. Connect to negative power input (Vcc2). The base terminal of the transistor Q3 is connected to the connection point between the resistors R4 and R5, and the resistor R8 is connected to the emitter terminal thereof, and the resistors R6 and R7 and the variable resistor VR1 are connected in series. Leads to. At this time, the first grid electrode of the CRT is connected to the resistor R8.
위와 같이 구성된 본 고안의 동작은 다음과 같이 실시된다.The operation of the present invention configured as described above is carried out as follows.
먼저 모니터에 입력되는 수평(H) 및 수직(V) 동기 신호에 따라 마이컴(10)은, 정상적인 상태에서는 하이신호를, 모드 변경에 따른 수평 및 수직 동기 신호의 입력이 변동되면 로우 신호를 출력하게 된다. 이 때 상기 마이컴(10)에 연결된 저항(R1)은 풀-업 저항으로서 출력된 신호를 검출하여 충분한 전류를 공급하므로써 후단에 연결된 회로의 스위칭을 원할하게 동작되도록 한다.First, according to the horizontal (H) and vertical (V) synchronization signal input to the monitor, the microcomputer 10 outputs a high signal in a normal state, and outputs a low signal when the input of the horizontal and vertical synchronization signals according to a mode change is changed. do. At this time, the resistor R1 connected to the microcomputer 10 detects the output signal as a pull-up resistor and supplies sufficient current to smoothly switch the circuit connected to the rear stage.
정상 상태에서의 트랜지스터(Q1)는 베이스단에, 상기 마이컴으로부터 출력된 전압을 저항(R2)을 통해 전달받는데 이때 전달된 전압에 의해 상기 트랜지스터(Q1)가 턴-온된다. 따라서 트랜지스터(Q2)도 턴-온 되는데 이때 트랜지스터(Q3)의 베이스 단의 전위는 저항(R3,R4,R5) 및 네가티브 전원단(Vcc2)의 공급 전압에 비례한다.The transistor Q1 in the steady state receives a voltage output from the microcomputer through a resistor R2 at a base terminal, and the transistor Q1 is turned on by the transferred voltage. Therefore, the transistor Q2 is also turned on, and the potential of the base terminal of the transistor Q3 is proportional to the supply voltages of the resistors R3, R4, and R5 and the negative power supply terminal Vcc2.
이를 수식으로 표현하면 다음과 같다.If this is expressed as an expression, it is as follows.
따라서 상기 트랜지스터(Q3)의 베이스 단에 인가되는 전압이 결정되면 저항(R6 과 R7 그리고 VR1)에 의해 결정되는 후단의 전압레벨의 하한 값이 결정된다. 이 때 화면에는 아무런 영향을 주지 않는다.Therefore, when the voltage applied to the base terminal of the transistor Q3 is determined, the lower limit of the voltage level of the rear stage determined by the resistors R6, R7, and VR1 is determined. This does not affect the screen at all.
그러나 모드 변경에 따라 입력되는 수평 및 수직 동기 신호가 변경되면 마이컴은 이를 인식하여 뮤트 신호(로우)를 발생하고 이에 따라 트랜지스터(Q1)가 턴-오프된다.However, when the input horizontal and vertical synchronization signals are changed according to the mode change, the microcomputer recognizes this and generates a mute signal (low). Accordingly, the transistor Q1 is turned off.
따라서 후단에 연결된 트랜지스터(Q2)도 턴-오프되고, 이에 따라 저항(R3 및 R5)에 흐르는 전류도 차단되고 트랜지스터(Q3)의 바이어스 저항은 저항(R4)만이 작용함에 따라, 상기 트랜지스터(Q3)의 베이스 단에는 네가티브 전원 입력단(Vcc2)이 그대로 인가된다.Accordingly, the transistor Q2 connected to the rear stage is also turned off, and accordingly, the current flowing through the resistors R3 and R5 is also blocked, and the bias resistance of the transistor Q3 is the resistor R4, so that the transistor Q3 is turned on. The negative power input terminal Vcc2 is directly applied to the base terminal of the terminal.
저항(R6 과 R7 그리고 VR1)에 의해 결정되는 콜렉터단의 전위가 낮아지게 됨으로써, 상기 트랜지스터(Q3)의 에미터단에 연결된 저항(R8)을 거쳐 CRT의 제1그리드 전극에 인가되는 전압의 레벨이 조절된다. 이때의 전압을 컷-오프 전압이라고 부르며, 이 컷-오프 전압이 일정하게 유지될 때 화면의 디스플레이 상태가 가능하다. 본 고안은 이러한 컷-오프 전압의 범위가 일정 전압을 벗어날 경우, 전자 방출을 조절하므로써 CRT에 디스플레이되는 화면의 왜곡 현상을 방지할 수 있게 된다.As the potential of the collector terminal determined by the resistors R6 and R7 and VR1 is lowered, the level of the voltage applied to the first grid electrode of the CRT is increased through the resistor R8 connected to the emitter terminal of the transistor Q3. Adjusted. The voltage at this time is called a cut-off voltage, and the display state of the screen is possible when the cut-off voltage is kept constant. The present invention can prevent the distortion of the screen displayed on the CRT by adjusting the electron emission when the range of the cut-off voltage is out of a certain voltage.
위와 같이 입력되는 수평 및 수직 동기 신호의 변경에 따른 화면의 왜곡 현상을 방지하는 본 고안은 간단한 브라이트 뮤트 회로부를 이용하여 모드 변경시에 발생되는 화면 왜곡 현상에 대한 보정 및 조절을 가능하게 하는 효과가 있다.The present invention to prevent the distortion of the screen caused by the change of the horizontal and vertical synchronization signal input as described above has the effect of enabling the correction and adjustment of the screen distortion caused by the mode change using a simple bright mute circuit unit have.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960002533U KR200158597Y1 (en) | 1996-02-17 | 1996-02-17 | Video mute circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960002533U KR200158597Y1 (en) | 1996-02-17 | 1996-02-17 | Video mute circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053004U KR970053004U (en) | 1997-09-08 |
KR200158597Y1 true KR200158597Y1 (en) | 1999-10-15 |
Family
ID=19450648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960002533U KR200158597Y1 (en) | 1996-02-17 | 1996-02-17 | Video mute circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200158597Y1 (en) |
-
1996
- 1996-02-17 KR KR2019960002533U patent/KR200158597Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970053004U (en) | 1997-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0700208B1 (en) | Automatic brightness contrast lighting circuits and luminance/color difference signal processor and video display apparatus comprising the same | |
KR200158597Y1 (en) | Video mute circuit | |
US4593321A (en) | Method of adjusting the current intensity of an electron beam in a pickup tube and television camera system suitable therefor | |
US6614482B1 (en) | Video output stage with self-regulating beam current limiting | |
US6288503B1 (en) | Compensation of picture tube ageing effects | |
KR20010039714A (en) | Cut-off adjusting apparatus | |
US5463289A (en) | First grid muting circuit | |
KR200145474Y1 (en) | An automatic current limit circuit of a monitor | |
KR100466325B1 (en) | Unstable screen removal device | |
KR100191319B1 (en) | White balance control circuit of dark image display | |
KR100299171B1 (en) | Monitor's Back Raster Intensity Control Circuit | |
KR100291443B1 (en) | Automatic brightness adjusting apparatus | |
KR960006107Y1 (en) | Muting circuit | |
KR20010076333A (en) | Gamma correction circuit for imaging signal and display apparatus including such gamma correction circuit | |
KR100190110B1 (en) | Spot killer circuit | |
KR20000004321A (en) | Brightness controlling circuit for a monitor | |
EP0844790A2 (en) | Circuit for controlling the picture tube in a television receiver | |
KR0136508Y1 (en) | Black level control circuit of television | |
JP3341953B2 (en) | Cathode current detection circuit and cathode current detection method | |
KR0138676B1 (en) | A dc level control circuit of f.g.b brightness signal of a monitor | |
KR100743433B1 (en) | Method for preventing focus flutter in tv receivers and monitors and a kine driver circuit | |
KR840001465B1 (en) | Video signal processing circuit | |
KR19990080539A (en) | Raster Stabilization Circuit of Monitor | |
JP2002132200A (en) | Crt display device | |
KR19990040090A (en) | Backlaster brightness automatic adjustment circuit for monitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20070628 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |