KR200153722Y1 - Horizontal deflection circuit for low power consumption in monitor - Google Patents
Horizontal deflection circuit for low power consumption in monitor Download PDFInfo
- Publication number
- KR200153722Y1 KR200153722Y1 KR2019960060631U KR19960060631U KR200153722Y1 KR 200153722 Y1 KR200153722 Y1 KR 200153722Y1 KR 2019960060631 U KR2019960060631 U KR 2019960060631U KR 19960060631 U KR19960060631 U KR 19960060631U KR 200153722 Y1 KR200153722 Y1 KR 200153722Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- transistor
- output transistor
- terminal
- horizontal output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
- H03K4/69—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier
- H03K4/693—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier operating in push-pull, e.g. class B
Abstract
모니터에 있어서 저전력 소비를 위한 수평 편향회로가 개시된다. 저전력 소비를 위한 수평 편향회로에 있어서 수평드라이브부는 푸시풀 형태의 트랜지스터(Q31,Q32)로 이루어지며, 수평발진부에서 출력되는 구형파신호의 왜곡을 최소로 하면서 소정의 레벨로 증폭시키는 버퍼, 게이트 단자는 버퍼의 출력단에 접속되고, 드레인 단자는 드라이브 전압 공급단자에 접속되고, 소오스 단자는 저항(R32)을 통해 접지에 연결되어, 버퍼에서 출력되는 구형파신호에 따라서, 상기 드라이브 전압에 의한 드레인 전류를 공급하는 트랜지스터(Q33), 및 1차측 권선은 트랜지스터(Q33)의 소오스 단자와 수평 출력 트랜지스터(Q34)의 베이스 단자 사이에 접속되고, 2차측 권선은 수평 출력 트랜지스터(Q34)의 베이스 단자와 접지 사이에 접속되어, 수평 출력 트랜지스터가 온상태일 경우 1차측 권선을 통해 트랜지스터(Q33)의 드레인 전류를 상기 수평 출력 트랜지스터로 인가하고, 수평 출력 트랜지스터가 오프상태일 경우 베이스에 축적된 소수캐리어를 2차측 권선을 통해 바이패스시키도록 구성된 드라이브 트랜스(T31)로 구성된다. 따라서, 수평 출력 트랜지스터의 포화손실, 축전손실 및 스위칭손실은 드라이브 트랜스의 1차측 및 2차측 권선의 인턱턴스로 조정함으로써, 저소비 전력의 수평편향회로를 구현할 수 있다.A horizontal deflection circuit for low power consumption in a monitor is disclosed. In the horizontal deflection circuit for low power consumption, the horizontal drive unit is composed of the push-pull transistors Q31 and Q32, and the buffer and gate terminals that amplify the square wave signal output from the horizontal oscillator to a predetermined level with minimum distortion are provided. It is connected to the output terminal of the buffer, the drain terminal is connected to the drive voltage supply terminal, the source terminal is connected to the ground through a resistor (R32), to supply the drain current by the drive voltage in accordance with the square wave signal output from the buffer The transistor Q33 and the primary winding are connected between the source terminal of the transistor Q33 and the base terminal of the horizontal output transistor Q34, and the secondary winding is connected between the base terminal of the horizontal output transistor Q34 and ground. Connected to the drain current of transistor Q33 through the primary winding when the horizontal output transistor is on. And a drive transformer T31 configured to be applied to the horizontal output transistor and bypass the minority carrier accumulated in the base through the secondary winding when the horizontal output transistor is off. Therefore, the saturation loss, power storage loss, and switching loss of the horizontal output transistor can be adjusted by the inductances of the primary and secondary windings of the drive transformer, thereby implementing a low power consumption horizontal deflection circuit.
Description
본 고안은 모니터의 수평 편향회로에 관한 것으로, 특히 저전력 소비를 위한 수평 편향회로에 관한 것이다.The present invention relates to a horizontal deflection circuit of a monitor, and more particularly to a horizontal deflection circuit for low power consumption.
도 1은 모니터에 있어서 종래의 수평 편향회로를 나타낸 회로도로서, 수평 드라이브부(11)는 트랜지스터(Q1,Q2,Q3), 저항(R1), 콘덴서(C1) 및 트랜스(T1) 등으로 구성되고, 수평 출력부(13)는 저항(R3,R4), 콘덴서(C2,C3), 다이오드(D1) 및 트랜지스터(Q4) 등으로 구성된다.1 is a circuit diagram showing a conventional horizontal deflection circuit in a monitor, wherein the horizontal drive section 11 is composed of transistors Q1, Q2, Q3, resistor R1, capacitor C1, transformer T1, and the like. The horizontal output unit 13 is composed of resistors R3 and R4, capacitors C2 and C3, diode D1, transistor Q4, and the like.
일반적으로 모니터의 수평편향회로에 있어서 수평출력부(13)에 사용되는 수평 출력 트랜지스터(Q4)의 소비전력은 도 2에 도시된 바와 같이, 포화손실(Vce(sat)손실), 축전 손실(tstg손실), 스위칭 손실(tf), 누설손실의 4가지로 나타내는데, 이중 누설손실은 무시할 수 있을 만큼 작다고 본다.In general, in the horizontal deflection circuit of the monitor, the power consumption of the horizontal output transistor Q4 used in the horizontal output unit 13 is saturation loss (V ce (sat) loss) and power storage loss (as shown in FIG. 2). t stg loss), switching loss (t f ), and leakage loss, which are considered to be negligible.
여기서, (t0~t1) 기간동안 트랜지스터는 완전 포화상태이며, 순방향 베이스전류는 전도성 조절에 의한 것이며, 이때의 포화손실은 극히 작은 포화전압의 형태에 의한 것이다. 축전손실은 (t1~t2) 기간동안 즉, 베이스전류가 떨어지기 시작할 때 발생하며 콜렉터전류는 축전효과에 의해 계속 흐른다. 한편, 콜렉터 전류가 길게 늘어지지 않으면 (t2~t3) 기간동안의 스위칭 손실은 보통 작다. 이때, 콜렉터 전류가 길게 늘어지는 현상은 거의 온도에 의해 좌우되며, 열적 방출의 상황에 의해 달라진다.Here, during the period (t0 to t1), the transistor is completely saturated, and the forward base current is due to the conductivity control, and the saturation loss is due to the form of the extremely small saturation voltage. Power storage loss occurs during the (t1 ~ t2) period, that is, when the base current starts to fall, and the collector current continues to flow due to the power storage effect. On the other hand, if the collector current does not stretch for a long time, the switching loss during the period (t2 to t3) is usually small. At this time, the phenomenon that the collector current is elongated is almost dependent on the temperature and depends on the situation of thermal emission.
상기한 바와 같은 포화, 축전, 스위칭 손실간의 상관관계는 동시에 3가지를 최소화할 구 없게 되어 있다. 고전압 수평 출력 트랜지스터(Q4)는 특히 NPN 구조로 되어 있기 때문에 큰 순방향 베이스전류는 트랜지스터를 포화상태에서 구동하도록 되어 있다. 또한, 큰 순방향 베이스전류는 콜렉터-베이스간 과잉 소수 캐리어를 발생시키며, 이 소수캐리어는 스위칭 특성에 영향을 미친다. 만약, 이러한 과잉 소수 캐리어를 강제로 없어지게 하지 않으면, 축전시간이 길어지고, 손실 또한 커지게 된다. 소수캐리어가 재결합의 결과로 사라지는데에는 긴 시간이 필요하다.As described above, the correlation between saturation, power storage, and switching loss cannot be minimized at the same time. Since the high voltage horizontal output transistor Q4 has an NPN structure in particular, a large forward base current drives the transistor in a saturated state. In addition, a large forward base current generates excess minority carriers between the collector and the base, and the minority carriers affect the switching characteristics. If this excess minority carrier is not forcibly removed, the power storage time becomes long and the loss also becomes large. It takes a long time for minority carriers to disappear as a result of the recombination.
이와 같이, 수평출력부(13)에서 수평 출력 트랜지스터(Q4)를 사용할때 중요한 변수는 베이스전류이다. 이 베이스전류에 영향을 주는 요소로는, 드라이브 트랜스(T1)의 코일 감은수, 수평 드라이브부(11)의 공급전압(VCC1), 저항(R1) 및 콘덴서(C1) 용량, 드라이브 트랜지스터(Q3)의 축전시간 등이 있다.In this way, an important variable when using the horizontal output transistor Q4 in the horizontal output unit 13 is the base current. Factors affecting the base current include the coil winding number of the drive transformer T1, the supply voltage V CC1 of the horizontal drive section 11, the resistor R1 and the capacitor C1 capacitance, and the drive transistor Q3. Storage time.
그리고, 수평 출력 트랜지스터의 고속 스위칭 구동을 구현하기 위해서는 스위칭 손실과 포화 손실의 균형을 맞추는 것이 중요하다. 고속으로 스위칭할수록 스위칭 손실이 커지는 경향이 있으며, 실제 사용전류를 낮추는 것이 손실을 줄이는 효과적인 방법이다.In addition, it is important to balance switching loss with saturation loss in order to realize high-speed switching driving of the horizontal output transistor. Switching at higher speeds tends to result in higher switching losses, and lowering the actual operating current is an effective way to reduce the losses.
한편, 수평 출력 트랜지스터의 스위칭에 필요한 베이스전류를 공급하기 위한 수평 드라이브부(11)에서는 첫째, 온 상태일 때 수평 출력 트랜지스터(Q4)를 완전히 포화시켜야 하고, 둘째, 오프 상태일 때 소수캐리어 축적시간을 가능한 한 줄여야 한다. 즉, 수평 출력 트랜지스터(Q4)를 온 상태에서 충분히 포화시키기 위해서는 베이스전류가 클수록 좋지만, 이 경우 베이스에 소수 캐리어 축적이 많아져서 축적시간이 길어지는 문제가 있다. 그러므로, 수평 출력 트랜지스터를 포화시킬 수 있는 적절한 베이스전류를 필요로 하고, 축적시간을 더욱 짧게 하기 위하여 수평 출력 트랜지스터가 오프시에 역방향의 베이스전류를 필요로 한다.On the other hand, in the horizontal drive unit 11 for supplying the base current required for the switching of the horizontal output transistor, first, the horizontal output transistor Q4 must be completely saturated in the on state, and second, the minority carrier accumulation time in the off state. Should be reduced as much as possible. In other words, in order to sufficiently saturate the horizontal output transistor Q4 in the ON state, a larger base current is better. Therefore, an appropriate base current that can saturate the horizontal output transistor is required, and a reverse base current is required when the horizontal output transistor is off in order to further shorten the accumulation time.
이와 같이, 종래에는 수평 출력 트랜지스터(Q4)의 고속 스위칭을 위해서는 충분히 큰 수평 출력 트랜지스터(Q4)의 베이스전류를 얻어야 하고, 이를 위해서는 전압이 높아야 하는 문제점이 있었다.As described above, in the related art, the base current of the horizontal output transistor Q4 that is sufficiently large for high-speed switching of the horizontal output transistor Q4 has to be obtained, and for this purpose, the voltage has to be high.
또한, 수평 출력 트랜지스터(Q4)의 온/오프시의 파형 트리밍(trimming)이 어려울 뿐 아니라, 수평 출력 트랜지스터(Q4)의 베이스 단자의 소수캐리어 축적이 커서 전력소모가 크며, 따라서 수평 출력 트랜지스터(Q4)의 고속 스위칭을 저해하는 문제점이 있었다.Further, not only is waveform trimming difficult when the horizontal output transistor Q4 is turned on or off, but also a small number of carriers are accumulated at the base terminal of the horizontal output transistor Q4, so that power consumption is large, and thus the horizontal output transistor Q4 is used. ), There is a problem of inhibiting the high-speed switching.
이에 본 고안은 상기와 같은 문제점을 해소하기 위하여 제안된 것으로, 수평 드라이브 트랜스의 1차측 및 2차측 권선의 인덕턴스를 조절하는 것에 의해 수평 출력 트랜지스터의 포화손실, 축전손실 및 스위칭손실을 감소시킴으로써, 적은 드라이브 전압으로 충분히 큰 베이스전류를 수평 출력 트랜지스터의 베이스단자로 흘려주는 저소비 전력을 갖는 수평편향회로를 제공하는데 그 목적이 있다.Accordingly, the present invention is proposed to solve the above problems, and by reducing the saturation loss, power storage loss and switching loss of the horizontal output transistor by adjusting the inductance of the primary and secondary windings of the horizontal drive transformer, It is an object of the present invention to provide a horizontal deflection circuit having a low power consumption for flowing a sufficiently large base current as a drive voltage to the base terminal of a horizontal output transistor.
상기와 같은 목적을 달성하기 위하여 본 고안에 따른 저전력 소비를 위한 수평 편향회로는 수평동기신호와 동일한 프리런 주파수의 구형파신호를 발생시키는 수평발진부, 수평발진부의 출력으로부터 수평출력 트랜지스터의 스위칭에 필요한 베이스전류를 생성하는 수평드라이브부, 및 수평드라이브부로부터 공급되는 베이스전류로부터 수평 편향 톱니파전류를 발생시켜 수평 편향코일로 공급하는 수평출력부로 이루어지는 수평편향회로를 구비한 모니터에 있어서, 상기 수평드라이브부는 푸시풀 형태의 제1 및 제2트랜지스터로 이루어지며, 상기 수평발진부에서 출력되는 구형파신호의 왜곡을 최소로 하면서 소정의 레벨로 증폭시키는 버퍼; 게이트 단자는 상기 버퍼의 출력단에 접속되고, 드레인 단자는 드라이브 전압 공급단자에 접속되고, 소오스 단자는 저항을 통해 접지에 연결되어, 상기 버퍼에서 출력되는 구형파신호에 따라서, 상기 드라이브 전압에 의한 드레인 전류를 공급하는 제3트랜지스터; 및 1차측 권선은 상기 제3트랜지스터의 소오스 단자와 상기 수평 출력 트랜지스터의 베이스 단자 사이에 접속되고, 2차측 권선은 상기 수평 출력 트랜지스터의 베이스 단자와 접지 사이에 접속되어, 상기 수평 출력 트랜지스터가 온상태일 경우 상기 1차측 권선을 통해 상기 제3트랜지스터의 드레인 전류를 상기 수평 출력 트랜지스터로 인가하고, 상기 수평 출력 트랜지스터가 오프상태일 경우 상기 수평 출력 트랜지스터의 베이스에 축적된 소수캐리어를 상기 2차측 권선을 통해 바이패스시키도록 구성된 드라이브 트랜스를 구비하는 것을 특징으로 한다.In order to achieve the above object, a horizontal deflection circuit for low power consumption according to the present invention includes a horizontal oscillator for generating a square wave signal having the same free run frequency as a horizontal synchronous signal, and a base necessary for switching horizontal output transistors from the output of the horizontal oscillator. 10. A monitor having a horizontal deflection circuit comprising a horizontal drive section for generating current and a horizontal output section for generating a horizontal deflection sawtooth current from a base current supplied from the horizontal drive section and supplying the horizontal deflection sawtooth current to the horizontal deflection coil. A buffer comprising a first and second transistors in a full shape and amplifying the square wave signal output from the horizontal oscillator to a predetermined level with a minimum distortion; A gate terminal is connected to an output terminal of the buffer, a drain terminal is connected to a drive voltage supply terminal, a source terminal is connected to ground through a resistor, and according to a square wave signal output from the buffer, the drain current due to the drive voltage. A third transistor for supplying; And the primary winding is connected between the source terminal of the third transistor and the base terminal of the horizontal output transistor, and the secondary winding is connected between the base terminal of the horizontal output transistor and ground, so that the horizontal output transistor is in an on state. In this case, the drain current of the third transistor is applied to the horizontal output transistor through the primary winding, and when the horizontal output transistor is off, the minority carrier accumulated in the base of the horizontal output transistor is divided into the secondary winding. And a drive transformer configured to bypass through.
도 1은 모니터에 있어서 종래의 수평 편향회로를 나타낸 회로도,1 is a circuit diagram showing a conventional horizontal deflection circuit in a monitor;
도 2는 수평 출력부에 있어서 수평 출력 트랜지스터의 소비전력을 설명하기 위한 도면,2 is a diagram for describing power consumption of a horizontal output transistor in a horizontal output unit;
도 3는 모니터에 있어서 본 고안에 따른 저전력 소비를 위한 수평 편향회로를 나타낸 회로도이다.3 is a circuit diagram showing a horizontal deflection circuit for low power consumption according to the present invention in the monitor.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
31 : 수평 드라이브부 33 : 수평 출력부31: horizontal drive unit 33: horizontal output unit
Q1,Q2,Q3,Q4 : 트랜지스터 T1 : 트랜스Q1, Q2, Q3, Q4: Transistor T1: Transformer
이하 본 고안의 바람직한 일실시예에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention will be described with reference to the accompanying drawings.
도 3는 모니터에 있어서 본 고안에 따른 저전력 소비를 위한 수평 편향회로를 나타낸 회로도로서, 수평드라이브부(33)는 푸시풀 형태의 트랜지스터(Q31,Q32)로 이루어지며, 수평발진부(미도시)에서 출력되는 구형파신호의 왜곡을 최소로 하면서 소정의 레벨로 증폭시키는 버퍼, 게이트 단자는 버퍼의 출력단에 접속되고, 드레인 단자는 드라이브 전압 공급단자에 접속되고, 소오스 단자는 저항(R32)을 통해 접지에 연결되어, 버퍼에서 출력되는 구형파신호에 따라서, 상기 드라이브 전압에 의한 드레인 전류를 공급하는 트랜지스터(Q33), 및 1차측 권선은 트랜지스터(Q33)의 소오스 단자와 수평 출력 트랜지스터(Q34)의 베이스 단자 사이에 접속되고, 2차측 권선은 수평 출력 트랜지스터(Q34)의 베이스 단자와 접지 사이에 접속되어, 수평 출력 트랜지스터(Q34)가 온상태일 경우 1차측 권선을 통해 트랜지스터(Q33)의 드레인 전류를 수평 출력 트랜지스터(Q34)로 인가하고, 수평 출력 트랜지스터(Q34)가 오프상태일 경우 수평 출력 트랜지스터(Q34)의 베이스에 축적된 소수캐리어를 2차측 권선을 통해 바이패스시키도록 구성된 드라이브 트랜스(T31)를 포함하도록 구성된다.3 is a circuit diagram showing a horizontal deflection circuit for low power consumption according to the present invention in the monitor, the horizontal drive unit 33 is composed of push-pull transistors Q31, Q32, in a horizontal oscillator (not shown) A buffer for amplifying the output square wave signal to a predetermined level while minimizing distortion, the gate terminal is connected to the output terminal of the buffer, the drain terminal is connected to the drive voltage supply terminal, the source terminal is connected to the ground through a resistor (R32) Connected to, and in response to the square wave signal output from the buffer, a transistor Q33 for supplying a drain current by the drive voltage, and a primary winding between the source terminal of the transistor Q33 and the base terminal of the horizontal output transistor Q34. Is connected between the base terminal of the horizontal output transistor Q34 and ground, so that the horizontal output transistor Q34 is on-phase. The drain current of the transistor Q33 is applied to the horizontal output transistor Q34 through the primary winding when it is in the middle state, and when the horizontal output transistor Q34 is off, the minority carriers accumulated in the base of the horizontal output transistor Q34 are And a drive transformer T31 configured to bypass through the secondary winding.
상기 구성에 의거하여 본 고안의 동작에 대하여 설명하면 다음과 같다.Referring to the operation of the present invention based on the above configuration as follows.
트랜지스터(Q31)와 트랜지스터(Q32)는 단일 접점 푸시풀(Single-Ended Push-Pull) 형태로 이루어진 버퍼로서, 수평동기신호와 동일한 프리런 주파수의 구형파신호 형태의 수평발진신호와 동일한 형태를 가지면서 최소의 왜곡을 갖는 출력신호를 트랜지스터(Q33)의 게이트단자로 출력한다.Transistors Q31 and Q32 are buffers in the form of single-ended push-pulls, having the same shape as the horizontal oscillation signal in the form of a square wave signal with the same free-running frequency as the horizontal synchronization signal. An output signal having a minimum distortion is output to the gate terminal of the transistor Q33.
트랜지스터(Q33)는 n채널 증가형 MOSFET로서, 버퍼에서 출력되는 구형파신호를 입력으로 하여 턴 온 구간 동안 드라이브 전압(VCC1)에 의해 흐르는 드레인전류를 드라이브 트랜스(T31)의 1차측 권선을 통해 수평 출력 트랜지스터(Q34)의 베이스단자로 인가한다. 이때, 트랜지스터(Q33)의 소오스 단자와 접지 사이에 접속된 저항(R32)의 값이 매우 큰 것으로 선택하여, 드레인 전류가 모두 드라이브 트랜스(T31)의 1차측 권선을 통해 흐를 수 있도록 한다.Transistor Q33 is an n-channel increasing type MOSFET, and the drain current flowing by the drive voltage V CC1 during the turn-on period is input through the square wave signal output from the buffer through the primary winding of the drive transformer T31. It is applied to the base terminal of the output transistor Q34. At this time, the value of the resistor R32 connected between the source terminal of the transistor Q33 and the ground is selected to be very large so that all drain currents can flow through the primary winding of the drive transformer T31.
반면, 트랜지스터(Q33)의 턴 오프 구간동안에는 수평 출력 트랜지스터(Q34)의 베이스에 축적된 소수 캐리어가 드라이브 트랜스(T31)의 2차측 권선을 통해 바이패스될 수 있도록 한다. 여기서, 다이오드(D31)는 베이스에 축적된 소수 캐리어를 고속으로 바이패스시키는 역할을 한다.On the other hand, during the turn-off period of the transistor Q33, the minority carriers accumulated in the base of the horizontal output transistor Q34 can be bypassed through the secondary winding of the drive transformer T31. Here, the diode D31 serves to bypass the minority carriers accumulated in the base at high speed.
즉, 도 2에 있어서, 수평 출력 트랜지스터(Q34)의 순방향 베이스전류에 의해 야기되는 (t0~t2) 기간에서의 포화손실 및 축전손실은 트랜스(T31)의 1차측 권선의 인덕턴스로 조정할 수 있으며, 수평 출력 트랜지스터(Q34)의 역방향 베이스전류에 의해 야기되는 (t2~t3) 기간에서의 스위칭손실은 트랜스(T31)의 2차측 권선의 인덕턴스로 조정할 수 있다.That is, in FIG. 2, the saturation loss and power storage loss in the period (t0 to t2) caused by the forward base current of the horizontal output transistor Q34 can be adjusted by the inductance of the primary winding of the transformer T31. The switching loss in the period (t2 to t3) caused by the reverse base current of the horizontal output transistor Q34 can be adjusted by the inductance of the secondary winding of the transformer T31.
이상에서 살펴본 바와 같이 본 고안에 따르면, 수평 출력 트랜지스터의 순방향 베이스전류에 의한 포화손실 및 축전손실은 드라이브 트랜스의 1차측 권선의 인턱턴스로 조정하며, 수평 출력 트랜지스터의 역방향 베이스전류에 의한 스위칭손실은 드라이브 트랜스의 2차측 권선의 인턱턴스로 조정한다. 따라서, 적은 드라이브 전압으로도 충분히 큰 수평 출력 트랜지스터의 베이스전류를 생성할 수 있으므로 저소비 전력의 수평편향회로를 구현할 수 있을 뿐 아니라, 스위칭 손실을 용이하게 줄여 줄 수 있으므로 고속 스위칭이 가능한 이점이 있다.As described above, according to the present invention, the saturation loss and storage loss due to the forward base current of the horizontal output transistor are adjusted by the inductance of the primary winding of the drive transformer, and the switching loss due to the reverse base current of the horizontal output transistor is Adjust the inductance of the secondary winding of the drive transformer. Therefore, since the base current of the horizontal output transistor is sufficiently generated even with a small drive voltage, it is possible to implement a low power dissipation horizontal deflection circuit and to easily reduce the switching loss, thereby enabling high-speed switching.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960060631U KR200153722Y1 (en) | 1996-12-28 | 1996-12-28 | Horizontal deflection circuit for low power consumption in monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960060631U KR200153722Y1 (en) | 1996-12-28 | 1996-12-28 | Horizontal deflection circuit for low power consumption in monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980047475U KR19980047475U (en) | 1998-09-25 |
| KR200153722Y1 true KR200153722Y1 (en) | 1999-08-02 |
Family
ID=19485207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960060631U KR200153722Y1 (en) | 1996-12-28 | 1996-12-28 | Horizontal deflection circuit for low power consumption in monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200153722Y1 (en) |
-
1996
- 1996-12-28 KR KR2019960060631U patent/KR200153722Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980047475U (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10536081B2 (en) | Systems and methods for driving a bipolar junction transistor by adjusting base current with time | |
| JP2004229057A (en) | Gate drive | |
| KR950701469A (en) | DRIVE CIRCUITRY FOR A MOS FIELD EFFECT TRANSTSTOR | |
| US8174316B2 (en) | Switching amplifier | |
| KR20050013516A (en) | Semiconductor device | |
| US4453089A (en) | Transistor base drive circuit | |
| KR200153722Y1 (en) | Horizontal deflection circuit for low power consumption in monitor | |
| JP2003284319A (en) | Drive circuit | |
| JP2006301804A (en) | Rush current reducing circuit | |
| JP4136287B2 (en) | Driver circuit | |
| JPH0722851A (en) | Control circuit of zero-bias current low-side driver | |
| JP3748876B2 (en) | Semiconductor device | |
| CN110138221B (en) | Power supply and switching power supply circuit thereof | |
| JP3457924B2 (en) | Transistor drive circuit | |
| Mandelli et al. | Active dual level gate driver for dead time and switching losses reduction in drive systems | |
| US4727264A (en) | Fast, low-power, low-drop driver circuit | |
| JP2805949B2 (en) | Switching output circuit | |
| EP0569114A2 (en) | Switch circuit | |
| JPH0752836B2 (en) | Method and circuit for compensating for negative internal ground voltage glitch | |
| KR910004076Y1 (en) | Driving circuit for fet of power supply | |
| JPS60199219A (en) | Method and device for reducing storage time of saturated transistor | |
| JP2854010B2 (en) | Semiconductor switch circuit | |
| JP2522386B2 (en) | Transistor base drive circuit | |
| JP2564054Y2 (en) | Switching power supply | |
| KR200186008Y1 (en) | Apparatus for converting self variable-frequency |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020429 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |