KR200148423Y1

KR200148423Y1 - Circuit for stabilizating deflection in display system

Info

Publication number: KR200148423Y1
Application number: KR2019940003175U
Authority: KR
Inventors: 이진언
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1994-02-22
Filing date: 1994-02-22
Publication date: 1999-06-15
Also published as: KR950026053U

Abstract

본 고안은 입력된 영상신호를 소정시간 동안 지연하여 영상처리부를 통해 수상관에 공급하는 지연부와, 상기 영상신호의 펑균레벨을 검출하여 출력하는 APL 검출부와, 상기 APL 검출부에서 출력된 전압에 따라 고압발생부의 플라이백 트랜스포머에 공급되는 전압을 제어하는 전압제어부로 구성되어 영상신호 처리부에 공급되는 영상신호를 소정시간 동안 지연시키는 동안 입력된 영상신호의 레벨을 검출하여 이에 따라 고압을 안정화시켜 화질을 개선하는 영상처리 시스템의 고압편향 안정화 회로에 관한 것이다.According to the present invention, a delay unit for delaying an input image signal for a predetermined time and supplying it to a water pipe through an image processor, an APL detector for detecting and outputting a smooth level of the image signal, and a voltage output from the APL detector It is composed of a voltage control unit that controls the voltage supplied to the flyback transformer of the high voltage generator, and detects the level of the input video signal while delaying the video signal supplied to the video signal processing unit for a predetermined time. A high voltage deflection stabilization circuit of an image processing system to improve.

Description

High Pressure Deflection Stabilization Circuit of Image Processing System

제1도는 본 고안에 따른 고압편향 안정화 회로를 나타낸 도면.1 is a view showing a high voltage deflection stabilization circuit according to the present invention.

제2도는 제1도에서 도시된 회로의 주요부분 입출력 파형도.2 is an input / output waveform diagram of major parts of the circuit shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 지연부 20 : 영상신호 처리부10: delay unit 20: video signal processing unit

30 : 수상관 40 : APL 검출부30: water pipe 40: APL detector

50 : 전압제어부 60 : 고압 발생부50: voltage control unit 60: high pressure generating unit

본 고안은 영상처리 시스템의 고압편향 안전화 회로에 관한 것으로서, 보다 상세하게는 변동되는 고압상태에 따라 플라이백 트랜스포머의 1차측 부하 전류를 가변시켜 고압을 안정화하는 회로에 관한 것이다.The present invention relates to a high voltage deflection safety circuit of an image processing system, and more particularly, to a circuit for stabilizing high voltage by varying a primary load current of a flyback transformer according to a variable high voltage state.

일반 영상처리 시스템에 채용된 종래의 고압편향 안정화 회로는 플라이백 트랜스포머의 2차측으로 출력된 고압 변동분을 감지하여 비임전류를 조절함으로써 고압이 완전히 방전되어야만 평균화상 레벨(APL : Average Picture Level)의 검출동작이 이루어지기 때문에 화면의 변화에 대하여 APL 검출동작시 늦게 되어 밝은 화면과 어두운 화면이 반복될 경우 수직선 구부러짐이 발생하는 문제점이 있었다.The conventional high pressure deflection stabilization circuit employed in general image processing system detects the high voltage variation output to the secondary side of the flyback transformer and adjusts the beam current to detect the average picture level (APL) only when the high pressure is completely discharged. Since the operation is made, the APL detection operation is delayed with respect to the change of the screen, and thus, when the bright screen and the dark screen are repeated, there is a problem of vertical bending.

따라서, 본 고안은 상기와 같은 제반결점을 해소하기 위하여 고압상태에 따라 플라이백 트랜스포머의 1차측 부하 전류를 가변시켜 고압을 안정화하는 영상처리 시스템의 고압편항 안정화 회로를 제공하는데 그 목적을 두고 있다.Accordingly, an object of the present invention is to provide a high voltage deflection stabilization circuit of an image processing system for stabilizing high pressure by varying a primary load current of a flyback transformer according to a high pressure state in order to solve the above-mentioned defects.

상기의 목적을 달성하기 위하여 본 고안에 따른 고압편향 안정화 회로는 입력된 영상신호를 소정시간 동안 지연하여 영상처리부를 통해 수상관에 공급하는 지연부와, 상기 영상신호의 평균레벨을 검출하여 출력하는 APL 검출부와, 상기 APL 검출부에서 출력된 전압에 따라 고압 발생부의 플라이백 트랜스포머에 공급되는 전압을 제어하는 전압 제어부로 구성된 것을 특징으로 한다.In order to achieve the above object, the high-voltage deflection stabilization circuit according to the present invention is a delay unit for delaying an input image signal for a predetermined time and supplying the water pipe through an image processing unit, and detecting and outputting an average level of the image signal. And a voltage controller configured to control a voltage supplied to the flyback transformer of the high voltage generator according to the voltage output from the APL detector.

이하, 예시된 도면을 참조하여 본 고안을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the illustrated drawings.

제1도는 본 고안에 따른 회로도이고, 제2도는 제1도에 도시된 회로의 주요부분의 입출력 파형도이다.FIG. 1 is a circuit diagram according to the present invention, and FIG. 2 is an input / output waveform diagram of main parts of the circuit shown in FIG.

제1도에 도시된 고압편향 안정화 회로에서, APL 검출부(40)는 입력된 영상신호의 레벨을 검출하여 이에 해당된 DC 전압을 출력하도록 구성되어 있으며, 전압 제어부(50)는 상기 APL 검출부(40)에서 출력되어 분압용 저항(Rl)(R2)을 통과한 DC 전압에 따라 작동하여 고압발생부(60)의 트랜스포머에 공급되는 전압을 결정하는 트랜스(TNS)를 구동시키는 과포화 구동용 트랜지스터(Q1)와 상기 트랜지스터(Q1)의 콜렉터 단자에 접속되어 출력 파형을 천명시키는 저항(R4)과 콘덴서(C1)로 구성되어 있다.In the high voltage deflection stabilization circuit shown in FIG. 1, the APL detector 40 is configured to detect a level of an input image signal and output a DC voltage corresponding thereto, and the voltage controller 50 is configured to output the DC voltage. And a saturation driving transistor Q1 which operates according to the DC voltage output from the voltage divider resistor Rl (R2) and drives the transformer TNS for determining the voltage supplied to the transformer of the high voltage generating unit 60. ) And a resistor (R4) and a capacitor (C1) connected to the collector terminal of the transistor (Q1) to clarify the output waveform.

한편, 지연부(10)는 입력된 영상신호를 소정시간 동안 지연시켜 영상신호 처리부(20)를 통해 수상관(30)에 공급하도록 구성되어 있는데, 상기 지연시간을 상기 APL 검출부(40)의 작동시간과 과포화 트랜스(TNS)의 작동 시간합과 같도록 설정되어 있다.On the other hand, the delay unit 10 is configured to delay the input image signal for a predetermined time to supply to the water pipe 30 through the image signal processing unit 20, the delay time of the operation of the APL detector 40 It is set equal to the sum of the time and the operating time of the supersaturated transformer (TNS).

상기와 같은 실시예를 가진 본 고안의 회로작동을 상세히 기술하면 다음과 같다.Referring to the circuit operation of the present invention having an embodiment as described above in detail.

제1도에 도시된 회로의 입력단자(IN)에 제2도의 A와 같은 파형을 가진 영상신호가 공급되면 APL 검출부(40)에서는 입력된 영상신호의 레벨을 검출하여 제2도의 B와 같은 DC 전압을 출력하여 전압제어부(50)에 공급한다.When a video signal having a waveform like A in FIG. 2 is supplied to the input terminal IN of the circuit shown in FIG. 1, the APL detector 40 detects the level of the input video signal to detect the level of the input video signal. The voltage is output and supplied to the voltage controller 50.

상기 전압제어부(50)에 공급된 DC 전압은 분압용 저항(Rl)(R2)을 통해 분압된 후 과포화 구동용 트랜지스터(Q1)의 베이스 단자에 공급되므로 상기 트랜지스터(Q1)에 의해서 구동되는 트랜스(TNS)의 출력파형을 DC 전압에 따라 결정된다.The DC voltage supplied to the voltage controller 50 is divided by the voltage dividing resistor Rl (R2) and then supplied to the base terminal of the supersaturation driving transistor Q1, so that the transformer driven by the transistor Q1 The output waveform of TNS) is determined according to the DC voltage.

즉, APL 검출부(40)에서 출력되는 DC 전압이 높을 경우 과포화 트랜스 (TNS)의 전류가 증가하여 2차측의 전압도 증가되어 출력고압은 높아지며, 반대로 상기 DC 전압이 낮을 경우에는 과포화 트랜스(TNS)의 2차측 전압이 낮아지게 되어 고압발생부(60)의 플라이백 트랜스포머의 1차측 조운음 영상 신호 레벨에 따라 제어하게 되어 제2도의 D와 같은 출력음을 얻게 된다.That is, when the DC voltage output from the APL detector 40 is high, the current of the supersaturated transformer (TNS) increases, so that the voltage of the secondary side is increased, so that the output high pressure is high. On the contrary, when the DC voltage is low, the supersaturated transformer (TNS) is increased. The secondary side of the voltage is lowered to be controlled according to the primary side sounding video signal level of the flyback transformer of the high-pressure generator 60 to obtain the output sound as shown in D of FIG.

한편, 지연부(10)는 입력단자(IN)에 입력된 제2도의 A와 같은 영상신호를 제2도의 C와 같이 지연부(10)와 과포화 트랜스(TNS)의 작동시간 만큼 지연시켜 영상신호 처리부(20)에 공급하여 수상관(30)에 화상을 디스플레이한다.Meanwhile, the delay unit 10 delays the video signal input to the input terminal IN, such as A of FIG. 2, by the operating time of the delay unit 10 and the supersaturated transformer TNS, as shown in C of FIG. 2. It supplies to the processing part 20, and displays an image in the water pipe 30.

상술한 바와같이 작동하는 본 고안에 의하면 영상신호 처리부에 공급되는 영상신호를 소정시간 동안 지면시키는 동안에 입력된 영상신호의 레벨을 검출하고 이에 따라 플라이백 트랜스포머의 출럭고압을 안정화시키므로 화질을 개선하는 장점이 있다.According to the present invention operating as described above, the image signal supplied to the image signal processing unit is grounded for a predetermined time, thereby detecting the level of the input image signal and thereby stabilizing the output pressure of the flyback transformer, thereby improving image quality. There is this.

Claims

A delay unit for delaying the input image signal for a predetermined time and supplying it to the water pipe through the image processor, an APL detector for detecting and outputting an average level of the image signal, and a high voltage generator according to the voltage output from the APL detector. High voltage deflection stabilization circuit of the image processing system, characterized in that the voltage control unit for controlling the voltage supplied to the flyback transformer.

The voltage controller of claim 1, wherein the voltage controller is operated according to a DC voltage output from the APL detector 40 and passed through the voltage dividing resistors R1 and R2 to determine the voltage supplied to the transformer of the high voltage generator 60. An image comprising a supersaturation driving transistor (Q1) for driving a transformer (TNS) and a resistor (R4) and a capacitor (C1) connected to a collector terminal of the transistor (Q1) to model an output waveform. High pressure deflection stabilization circuit in processing system.

3. The high voltage deflection stabilization circuit according to claim 2, wherein the delay unit has a delay time set to be equal to a time driven by the supersaturated transformer of the APL detector and the voltage controller.