KR20010113170A - 액정표시장치용 어레이기판 제작방법 - Google Patents

Abstract

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 특히 어레이기판에 매트릭스형상으로 구성되는 스위칭소자의 드레인전극과 게이트전극의 겹침면적(overlap area)이 액정패널의 주사신호 입력단에 근접한 위치로부터 선형적으로 증가하는 구조로 형성하여, 상기 액정패널의 각 화소마다 ΔVp의 값을 일정하게 유지할 수 있으며 따라서, 상기 액정패널의 전면적에 대해 상기 ΔVp를 동시에 보정할 수 있으므로, ΔVp에 의한 플리커(flicker)나 잔상(residual image)과 같은 불량을 방지할 수 있다.

Description

액정표시장치용 어레이기판 제작방법{method for fabricating array substrate for LCD}

본 발명은 액정표시장치(LCD)용 어레이기판에 관한 것이며, 특히 어레이기판 상에 형성된 스위칭소자의 구성에 관한 것으로, 상기 스위칭소자를 구성하는 게이트전극과 드레인전극의 겹침면적에서 발생하는 기생용량(C_gd)에 의해 화소영역에서 발생하는 직류성분인 ΔV_p의 값을 액정패널의 전 면적에 대해 일정하게 유지하기 위한 방법에 관한 것이다.

도 1은 일반적인 액정표시장치를 개략적으로 나타낸 분해사시도이다.

도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과, 화소영역 상에 형성된 화소전극(17)과, 스위칭소자(T)와, 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.

이때, 상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역 상에는 전술한 바와 같이, 투명한 화소전극(17)이 형성된다.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.

전술한 바와 같은 구성을 가지는 액정패널의 동작은 액정의 전기광학적 효과에 기인한 동작특성에 의한 것이다.

자세히 설명하면, 상기 액정층(14)은 자발분극 특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.

따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.

이러한 액정의 광변조현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.

도 2는 도 1의 구성 중 일부화소만을 도시한 확대평면도이다.

전술한 구성 중 상기 액정층(도 1의 14)을 구동하기 위해 필요한 요소들은 신호를 전달하는 게이트배선(13)과 데이터배선(15)과, 상기 게이트배선과 데이터배선에 각각 연결되고, 상기 게이트배선(13)과 데이터배선(15)이 교차하는 지점에 위치하는 스위칭소자인 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(17)이다.

상기 박막트랜지스터(T)는 상기 게이트배선(13)과 연결된 게이트전극(31)과, 상기 게이트전극(31)상부에서 상기 게이트전극(31)과 소정면적으로 겹쳐 형성되는 소스전극(33)및 드레인전극(35)으로 구성되며, 상기 소스전극과 드레인전극은 반도체층(37)을 사이에 두고 이격되어 형성된다.

상기 반도체층(37)은 일반적으로 비정질실리콘(a-Si:H)을 사용하여 형성하며, 경우에 따라서 폴리실리콘으로 형성할 수 있다.

이때, 상기 소스전극(33)은 상기 게이트배선(13)과 교차하는 데이터배선(15)과 연결되어 형성되고, 상기 드레인전극(35)은 상기 화소영역(P)상에 위치한 화소전극(17)과 연결된다.

여기서, 상기 화소전극(17)의 일부는 상기 화소영역(P)을 정의하는 게이트배선(13)의 상부까지 연장되어 상기 게이트배선과 함께 스토리지 캐패시터(C_st)(C)를 이룬다.

전술한 구성에서, 상기 액정패널은 상기 게이트배선(13)에 접속된 박막트랜지스터(T)의 게이트전극(31)에 주사펄스를 인가하여 스위칭소자를 온 상태로 하고, 상기 주사펄스에 의해 동기되어 드레인전극으로부터 진폭 변조된 영상신호 펄스가 화소에 전달되면, 상기 전달된 신호에 의해 상기 화소전극 상에 분포한 액정(도 1의 14)이 분극하여 재배열하게 된다.

만약, 게이트배선이 선택되지 않으면 오프상태가 되고, 박막트랜지스터를 통하여 화소에 축적된 전하가 오프상태에서 박막트랜지스터 및 액정에 계속 방전하게된다.

이러한 방전현상은 상기 박막트랜지스터의 오프저항이 큰 경우나 분해능을 올리기 위해 화소의 면적이 작아져도 화소에 충전된 전하들이 빨리 방전될 수 있다.

이러한 현상을 방지하기 위해, 상기 스토리지 캐패시터(storage capacitor)(C_st)는 상기 화소전극에 병렬로 연결하여 사용하게 되며, 상기 스토리지 캐패시터는 방전된 전하를 보충하여 데이터전압을 유지하는 역할을 하게 된다.

이때, 상기 입력된 데이터신호는 상기 박막트랜지스터의 단자간 기생 용량에 의해 영향을 받아 변동한다.

상기 박막트랜지스터(T)의 단자(드레인전극과 게이트전극)간 기생용량성분은 상기 게이트전극(31)과 소스전극(33)이 겹쳐지는 부분과 상기 게이트전극(31)과 드레인전극(35)이 겹쳐지는 부분에서 발생하며 특히, 상기 게이트전극(31)과 상기 드레인전극(35)이 겹쳐지는 부분(도 2의 빗금친 영역)에서 발생하는 기생용량을 C_gd라 하는데, 이러한 드레인전극(135)과 게이트전극(31)의 겹침면적에 의한 기생용량은 상기 화소전극(17)상부에 위치한 액정분자(도 1의 14)의 배열특성에 영향을 미친다.

이와 같이 구성되는 기생용량의 변동은 플리커(flicker)나 표시의 불균일성을 증대시키는 원인이 된다.

도 3은 일반적인 액정표시장치의 전압파형을 도시한 도면이다.

도시한 바와 같이, 게이트전압(게이트펄스)(21)이 온 상태(21a)에서 데이터배선을 통해 흐르는 신호(23)는 상기 박막트랜지스터의 드레인전극을 통해서 상기 액정캐패시터 및 스토리지캐패시터에 인가된다.

이때 게이트펄스(21)와 함께 인가된 신호전압(23)은 게이트전압이 오프된 후에도 계속 유지된다.

그러나 상기 게이트전극과 드레인전극 사이의 기생캐패시턴스인 상기 C_gd때문에 화소전압은 전술한 식 (1)에 나타낸 ΔV_p(25)만큼의 전압이동(voltage shift)이 발생한다.

이를 일반적으로 레벨이동전압(level shift voltage)또는 킥백전압(kickback voltage)이라 한다.

이러한 킥백전압 ΔV_p(25)는 도 3에 도시한 바와 같이, 기생용량에 의해 교류구동하는 단자전압 V_p(t)(21)에 발생하는 직류전압 오프셋(voltage offset)(ΔV)이다.

이러한 오프셋은 아래와 같은 식 (1)에 의해 표현될 수 있다.

-------- (1)

여기서, 상기 ΔV_g는 게이트신호의 펄스폭을 나타내고, 상기 C_lc는 액정의 캐패시터 용량을 나타내고, 상기 C_st는 스토리지 캐패시턴스를 나타낸다.

이러한 킥백전압은 액정패널의 구조상 제거될 수 없는 값이며, 또한 액정패널에 구성되는 게이트신호 지연에 의해 액정패널의 전면적을 기준으로 보았을 때, 상기 게이트신호의 입력단 근처와, 상기 입력단에 대응하는 상기 게이트배선의 타측에서 나타나는 킥백전압에 차이가 발생한다.

이러한 전압차이는 게이트신호 지연과 함께 상기 게이트전극과 드레인전극의 미스얼라인과 같은 공정불량이 그 원인이 될 수 있다.

이하, 도 4는 일반적인 액정표시장치용 어레이기판의 일부 화소를 나타낸 평면도이다.

편의상 소정의 면적으로 제작되는 액정패널을 크게 두 영역으로 정의하였다.

제 1 영역(A)은 상기 게이트배선(13)에 게이트신호를 인가하는 게이트 입력단(C)에 근접하여 위치하는 영역이고, 제 2 영역(B)은 상기 입력단에 대응되는 게이트배선(13)의 타측에 해당하는 영역이다.

일반적으로, 상기 게이트 입력단(C)을 통해 인가되는 게이트신호는 상기 게이트배선(13)을 흐르면서, 게이트배선(13)의 선저항(line resister)과 상기 게이트배선과 연결되어 형성되는 스위칭소자(T)의 기생캐패시터에 충전되어, 상기 게이트배선(13)의 끝단으로 갈수록 게이트신호의 지연특성이 커지는 결과를 갖는다.

이때, 기판(11)을 구성하는 박막트랜지스터(T)의 게이트전극(31)과, 상기 화소전극(17)과 연결되는 드레인전극(35)과의 겹침면적(D)이 상기 제 1 영역(A)과 제 2 영역(B)에 속하는 모든 박막트랜지스터(T)에 대해 동일할 경우, 상기 킥백전압(ΔV_p)의 감소는 선형적으로 이루어진다.

통상 킥백전압은 신호의 지연정도가 작고 게이트전압의 변화량이 클수록 더욱 크다.

따라서, 킥백전압인 ΔV_p의 값은 상기 게이트 입력단(C)에 근접한 부분에서는 큰값을 가지나, 상기 게이트배선(13)의 끝단으로 갈수록 작은 값을 나타낸다.

또한, 이러한 킥백전압의 감소는 선형적으로 이루어진다.

도 5는 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이다.

도 5는 어레이기판을 구성하는 박막트랜지스터(T)의 공정상 미스얼라인(misalign)에 의해, 상기 게이트 입력단(C)의 상기 게이트전극(31)과 상기 드레인전극(35)의 겹침면적(E)이 상기 게이트배선(13)의 끝단에 근접한 박막트랜지스터(T)의 상기 게이트전극(31)과 드레인전극(35)의 겹침면적(F)보다 클 경우, 상기 게이트 입력단(C)에 근접한 제 1 영역(A)에서 발생하는 상기 킥백전압값은 상기 게이트배선(13)의 끝단에 근접한 부분에서 발생하는 킥백전압에 비해 아주 큰 값을 나타낸다.

따라서, 액정패널의 전체면적을 기준으로 하였을 경우, 상기 킥백전압은 상기 액정패널의 위치에 따라 커다란 차이를 보인다.

만약, 액정패널의 전면적에 대해 상기 킥백전압이 일정하게 나타난다면, 공통전압에 의한 보상방법 등을 사용하여 충분한 보상이 가능하나, 전술한 바와 같은 비선형적인 값을 가지는 경우에는 일일이 각 화소마다 발생하는 서로 다른 값의 ΔV_p를 보정하기란 불가능하다.

따라서, 전술한 도 4와 도 5의 경우, 상기 액정패널에서 발생하는 킥백전압에의해 플리커(flicker)나, 잔상(residual image)또는 화질저하 현상이 뚜렷하게 발생한다.

이와 같은, 액정패널불량은 액정표시장치를 제작하는데 있어서, 제품의 수율(yield)을 떨어뜨리는 원인이 된다.

따라서, 전술한 바와 같은 문제를 해결하기 위해, 본 발명은 상기 액정표시장치용 어레이기판을 제작할 경우, 상기 게이트전극과 상기 드레인전극의 겹침면적을 상기 액정패널상에 정의한 영역에 따라 다르게 구성하여, 액정패널의 전면적에 대해 일정한 킥백전압값을 가지도록 유도함으로써, 궁극적으로 잔상(residual image)이나 플리커(flicker)가 발생하지 않는 액정표시장치를 제안하는데 그 목적이 있다.

도 1은 일반적인 액정표시장치의 분해 사시도이고,

도 2는 액정표시장치용 어레이기판의 단일화소를 도시한 확대 평면도이고,

도 3은 일반적인 액정표시장치용 어레이기판에 인가되는 신호의 파형을 도시한 도면이고,

도 4는 종래의 제 1 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이고,

도 5는 종래의 제 2 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이고,

도 6은 본 발명에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이다.

<도면의 주요부분에 대한 간단한 설명>

13 : 게이트배선 31 : 게이트전극

33 : 소스전극 35 : 드레인전극

C : 게이트배선의 입력단 I, L : 액정패널의 임으로 정의된 영역

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 구성되고, 신호가 입력되는 신호 입력단을 포함하는 게이트배선과; 상기 게이트배선과 절연막을 사이에 두고 교차하여 구성한 데이터배선과; 상기 게이트배선과 데이터배선이 교차하는 지점에 위치하고, 상기 게이트배선과 연결되어 주사신호를 인가받는 게이트전극과, 상기 게이트전극 상부에 형성되고 상기 데이터배선과 연결되어 화상신호를 인가받는 소스전극과, 이와는 소정간격 이격된 드레인전극에 있어서, 상기 게이트전극과 상기 드레인전극의 겹침 면적이 상기 게이트배선의 입력단으로 부터 상기 게이트배선의 끝단까지 선형적으로 증가하는 박막트랜지스터와; 상기 드레인전극과 연결된 화소전극을 포함한다.

상기 기판은 좌측에서 우측까지 다수의 영역으로 구성하고, 각 영역에 속하는 박막트랜지스터의 상기 게이트전극과 드레인전극의 겹칩면적은 일정하게 구성하고, 상기 게이트전극과 드레인전극의 겹침 면적은 상기 정의된 다수의 영역에서 선형적으로 증가하도록 구성한다.

상기 게이트전극과 드레인전극의 겹침면적의 너비는 2㎛에서 6㎛의 값을 갖는다.

이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 실시예 --

본 발명은 액정패널의 전 면적에 발생하는 상기 킥백전압의 값을 일정하게 하는 방법으로, 상기 액정패널에 구성되는 스위칭소자인 상기 게이트전극과 드레인전극의 겹침면적을 액정패널의 좌측인 상기 게이트배선의 입력단으로부터 액정패널의 우측인 게이트배선의 끝단에 구성된 스위칭소자에 대해 일정하게 증가시키는 방법을 사용한다.

도 6은 본 발명에 따른 액정표시장치용 어레이기판(111)의 일부 화소를 도시한 평면도이다.

도시한 바와 같이, 액정표시장치용 어레이기판(111)은 기판의 가로방향으로 형성되는 다수의 게이트배선(113)과 상기 게이트배선과 수직하게 교차하는 다수개의 데이터배선(115)으로 구성되며, 상기 두 배선이 교차하여 정의되는 화소영역(P)상에 화소전극(117)이 구성된다.

상기 두배선의 교차지점에는 상기 각 화소전극(117)에 데이터신호(data signal)를 인가하기 위한 스위칭소자인 박막트랜지스터(T)가 구성된다.

상기 박막트랜지스터(T)는 상기 게이트배선(115)에서 주사신호를 인가받는 게이트전극(131)과, 상기 데이터배선(115)에서 데이터신호를 인가 받는 소스전극(137)과, 상기 화소영역(P)에 구성되는 화소전극(117)과 연결되는 드레인전극(135)으로 구성한다.

이때, 상기 소스전극(137)과 상기 드레인전극(135)은 상기 게이트전극(131)의 상부 양측에서 상기 게이트전극(131)과 소정간격 겹쳐 형성된다.

여기서, 전술한 바와 같은 구성요소가 형성되는 어레이기판을 설계할 때, 상기 게이트배선(113)의 입력단(C)을 시작으로 게이트배선의 끝단까지를 다수의 영역(I∼L)으로 정의한다.

상세히 설명하면, 상기 게이트배선(113)의 입력단(C)에 근접한 위치의 영역으로부터 상기 게이트배선의 끝단에 근접한 영역까지, 상기 게이트전극(131)과 드레인전극(135)의 겹침면적(G)(H)을 선형적으로 증가시켜 준다.

상기 각 영역은 지연된 게이트신호값이 거의 동일한 영역이다.

따라서, 다수의 영역중 임의의 영역에 속하는 박막트랜지스터의 상기 게이트전극(131)과 상기 드레인전극(135)과의 겹침 면적은 일정하게 구성한다.

본 발명에서는 상기 박막트랜지스터(T)의 동작특성에 영향을 미치지 않는 범위 내에서 상기 겹침면적의 너비를 최소 2㎛∼최대 6㎛의로 하였다.

이러한 범위는 상기 각 전극의 물질특성과 저항특성에 따라 충분히 달라질 수 있다.

이와 같이, 어레이기판의 전 면적에 대해 상기 게이트전극(131)과 드레인전극(137)의 겹침 면적을 선형적으로 증가시켜 주면, 종래에 비해 상기 게이트 입력단(C)에 근접한 영역에서 발생하는 킥백전압의 값은 좀더 낮은 값을 얻을 수 있고, 상기 게이트배선(113)의 끝단에 근접한 영역에서 발생하는 상기 킥백전압은 종래에 비해 좀더 높은 값을 얻을 수 있다.

따라서, 액정패널의 전면적에 대해 실질적으로 동일한 킥백전압을 얻는 결과가 된다.

이와 같이 구성된 액정패널은, 어레이기판의 전 면적에 대해 동일하게 킥백전압의 보상이 가능하므로, 상기 직류성분인 킥백전압에 의해 발생하는 플리커(flicker)나 잔상 그리고 화질저하 형상을 방지 할 수 있다.

따라서, 본 발명은 액정표시장치 구동 시 상기 액정패널에 발생하는 킥백전압을 상기 액정패널의 전 면적에 대해 동일한 값을 가지도록 구성함으로써, 상기 액정패널에서 발생한 킥백전압을 액정패널의 전 면적에 대해 동일하게 보상할 수있으므로 화질불량이 없는 액정표시장치를 제작할 수 있기 때문에, 제품의 수율을 향상시키는 효과가 있다.

Claims (3)

1. 기판과;

   상기 기판 상에 구성되고, 신호가 입력되는 신호 입력단을 포함하는 게이트배선과;

   상기 게이트배선과 절연막을 사이에 두고 교차하여 구성한 데이터배선과;

   상기 게이트배선과 데이터배선이 교차하는 지점에 위치하고, 상기 게이트배선과 연결되어 주사신호를 인가받는 다수의 게이트전극과, 상기 게이트전극 상부에 형성되고 상기 데이터배선과 연결되어 화상신호를 인가받는 다수의 소스전극과, 이와는 소정간격 이격된 다수의 드레인전극에 있어서,

   상기 게이트전극과 상기 드레인전극의 겹침 면적이 상기 게이트배선의 입력단으로 부터 상기 게이트배선의 끝단까지 선형적으로 증가하는 박막트랜지스터와;

   상기 드레인전극과 연결된 화소전극을

   포함하는 액정표시장치용 어레이기판.
2. 제 1 항에 있어서,

   상기 기판은, 기판의 좌측에서 우측까지 다수의 영역으로 구성하고, 각 영역에 속하는 박막트랜지스터의 상기 게이트전극과 드레인전극의 겹침 면적은 일정하게 구성하고, 상기 게이트전극과 드레인전극의 겹침 면적은 상기 정의된 다수의 영역에서 선형적으로 증가하도록 구성한 액정표시장치용 어레이기판.
3. 제 1 항 또는 제 2 항중 어느 한 항에 있어서,

   상기 게이트전극과 드레인전극의 겹침면적의 너비는 2㎛에서 6㎛의 증가값을 가지는 액정표시장치용 어레이기판.