KR20010106897A - insulator and pedestal structure in RF etch chamber - Google Patents
insulator and pedestal structure in RF etch chamber Download PDFInfo
- Publication number
- KR20010106897A KR20010106897A KR1020000027934A KR20000027934A KR20010106897A KR 20010106897 A KR20010106897 A KR 20010106897A KR 1020000027934 A KR1020000027934 A KR 1020000027934A KR 20000027934 A KR20000027934 A KR 20000027934A KR 20010106897 A KR20010106897 A KR 20010106897A
- Authority
- KR
- South Korea
- Prior art keywords
- insulator
- pedestal
- wafer
- outer diameter
- edge
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
Abstract
웨이퍼 에지부위 아킹 및 에지 오버 에칭현상을 제거 또는 최소화하기 위하여, 고주파 식각 챔버내의 개선된 인슐레이터 및 페데스탈 구조가 개시되어 있다. 고주파 식각 챔버내에 설치되는 인슐레이터 및 페데스탈 구조는, 상기 인슐레이터의 접촉 외경부를 웨이퍼의 외경에 대응되게 하고 상기 페데스탈의 외경을 상기 쿼르츠 인슐레이터의 내경에 대응되게 하되, 상기 페데스탈에는 리프트핀 통과용 개구가 형성되어 있지 아니한 것을 특징으로 함에 의해 웨이퍼 에지부위의 파워집중이 방지되어 아킹 및 에지 오버 에칭현상이 제거 또는 최소화된다.In order to eliminate or minimize wafer edge arcing and edge over etching, an improved insulator and pedestal structure in a high frequency etch chamber is disclosed. An insulator and a pedestal structure installed in the high frequency etching chamber allow the contact outer diameter of the insulator to correspond to the outer diameter of the wafer and the outer diameter of the pedestal to correspond to the inner diameter of the quartz insulator. By not forming, power concentration on the wafer edge is prevented, so arcing and edge over etching are eliminated or minimized.
Description
본 발명은 반도체 소자의 제조장치에 관한 것으로, 특히 고주파 식각 챔버내의 개선된 인슐레이터(insulator) 및 페데스탈(pedestal) 구조에 관한 것이다.TECHNICAL FIELD The present invention relates to an apparatus for manufacturing a semiconductor device, and more particularly, to an improved insulator and pedestal structure in a high frequency etching chamber.
통상적으로 반도체 제조공정에서 사용하고 있는 고주파 식각 챔버는 도 1과 같은 구조로 되어 있다. 도 1은 엔듀라 HP(high density plasma)M2 설비에서 사용하고 있는 RF 에치 챔버로서 2개의 RF 파워 서플라이(20,22)와 벨자(10), 쿼르츠 인슐레이터(16), 웨이퍼(18)가 놓여지는 페데스탈(14)등을 포함하고 있다.Typically, the high frequency etching chamber used in the semiconductor manufacturing process has a structure as shown in FIG. 1 is an RF etch chamber used in an Endura high density plasma (HP) M2 facility, in which two RF power supplies 20, 22, Belza 10, quartz insulator 16, and wafer 18 are placed. It includes a pedestal 14 and the like.
상기 도 1의 설비에서 진행되는 RF 에치 공정은 M2 알루미늄 데포지션전 웨이퍼 산화막을 제거하는 공정이다. 상기 도 1에서와 같은 구조의 챔버내에 주입된 아르곤 가스는 인가되는 2개의 RF 파워에 의해 플라즈마상태로 된다. 여기서, RF 에치 프로세스는, 가해진 RF 파워에 의해 상기 페데스탈에는 -V의 DC 바이어스가 차아지되고 아르곤 플라즈마의 + 아르곤이 상기 페데스탈위에 놓인 웨이퍼 표면과 충돌하게 되는 것에 의해, 달성된다.The RF etch process performed in the facility of FIG. 1 is a process of removing a wafer oxide film before M2 aluminum deposition. Argon gas injected into the chamber having the structure as shown in FIG. 1 is in a plasma state by two RF powers applied. Here, the RF etch process is achieved by applying a DC bias of -V to the pedestal by the applied RF power and causing + argon of the argon plasma to collide with the wafer surface overlying the pedestal.
도 2는 도 1중 에지부(ED)를 확대한 도면으로서, RF 에치시에 발생되는 현상을 설명하기 위해 제시된 것이다. 도면에서, 직류바이어스가 걸려있는 페데스탈(14)과 웨이퍼(18)간의 에지간격(G)이 작아 웨이퍼 에지부위로 RF 파워가 집중이 되는 것이 나타난다. 웨이퍼 에지부위에 대한 파워 집중은 도 3을 참조시에도 알 수 있다. 도 3은 도 1중 인슐레이터(16)와 페데스탈(14)의 조립관계를 보다 상세히 나타낸 도면으로서, 인슐레이터(16)와 페데스탈(14)모두에는 리프트핀 통과용 개구(13')가 형성되어 있음을 알 수 있다. 이러한 구조는 도 2와 같이 에지간격(G)이 작아지는 요인을 제공한다.FIG. 2 is an enlarged view of the edge portion ED of FIG. 1 and is provided to explain a phenomenon occurring during RF etching. In the figure, the edge gap G between the pedestal 14 and the wafer 18 on which the DC bias is applied is small, and the RF power is concentrated on the wafer edge. Power concentration on the wafer edge can also be seen with reference to FIG. 3. FIG. 3 is a view illustrating in detail the assembling relationship between the insulator 16 and the pedestal 14 in FIG. 1, wherein both the insulator 16 and the pedestal 14 have an opening 13 ′ for passing a lift pin. Able to know. This structure provides a factor in which the edge gap G becomes small as shown in FIG.
따라서, 쿼르츠 인슐레이터(16)와 페데스탈(14)사이에 검게 그을림 자국 및 플랫존 모서리의 부위에 액킹(acking) 흔적등이 나타나며, 도 4에서와 같이 웨이퍼뒷면(A1)에도 페데스탈 자국이 발생되고 있다. 도 4는 도 1의 구조에서 식각진행시 웨이퍼에 나타나는 불량형태 및 부분을 도시한 도면이다. 또한, 웨이퍼(18)의 에지 부위의 에치 레이트가 웨이퍼의 탑, 센터, 바텀, 레프트, 라이트부위에 비해 상대적으로 많이 과도식각되어 파티클(particle)이 생성되면 각종 파티클 소오스로서 작용되어 공정불량이 발생될 확률이 높아진다.Accordingly, blackening marks and acking marks appear at the edges of the flat zone edges between the quartz insulator 16 and the pedestal 14, and pedestal marks are also generated on the back surface A1 of the wafer as shown in FIG. have. 4 is a view showing a defect shape and a portion appearing on the wafer during the etching process in the structure of FIG. In addition, when the etch rate of the edge portion of the wafer 18 is excessively overetched compared to the top, center, bottom, left, and light portions of the wafer, and particles are generated, process defects occur as various particle sources are generated. The chances of becoming high.
상기한 바와 같이, 바람직하지 못한 현상들이 발생되는 이유는, 페데스탈과 웨이퍼 에지간의 간격이 작고 페데스탈의 에지부분이 챔버에 많이 노출되어 있기 때문인 것으로 본 발명자에 의해 분석되었다. 그러한 노출에 의해 인가되는 RF 파워가 에치 부위에 집중이 되어 공정불량을 유발하는 상기한 문제들이 발생된 것으로 추정된다.As mentioned above, it was analyzed by the present inventors that the reason why undesirable phenomena occur is that the distance between the pedestal and the wafer edge is small and the edge portion of the pedestal is exposed to the chamber. It is presumed that the above-mentioned problems arise that the RF power applied by such exposure is concentrated at the etch site and causes a process defect.
따라서, 쿼르츠 인슐레이터와 페데스탈 사이의 그을림 현상 및 액킹 문제와, 파워 집중에 따른 웨이퍼 에지부분의 오버에칭문제를 해결할 수 있는 대책이 요구된다.Accordingly, there is a need for measures to solve the problem of burning and axing between the quartz insulator and the pedestal, and the overetching of the wafer edge portion due to the power concentration.
따라서, 본 발명의 목적은 상기한 문제점을 해소할 수 있는 개선된 구조를 제공함에 있다.Accordingly, an object of the present invention is to provide an improved structure that can solve the above problems.
본 발명의 다른 목적은 쿼르츠 인슐레이터와 페데스탈 사이의 그을림 현상, 웨이퍼 에지부위 아킹현상을 제거 또는 최소화할 수 있는 챔버내의 개선된 인슐레이터 및 페데스탈 구조를 제공함에 있다.It is another object of the present invention to provide an improved insulator and pedestal structure in a chamber that can eliminate or minimize the burning between the quartz insulator and the pedestal and the arcing of wafer edges.
본 발명의 또 다른 목적은 웨이퍼 에지부의 오버 에칭현상을 제거 또는 최소화 할 수 있는 고주파 식각 챔버내의 개선된 인슐레이터 및 페데스탈 구조를 제공함에 있다.It is still another object of the present invention to provide an improved insulator and pedestal structure in a high frequency etching chamber that can eliminate or minimize over etching of the wafer edge.
상기한 목적들을 달성하기 위한 본 발명에 따르면, 고주파 식각 챔버내에 설치되는 인슐레이터 및 페데스탈 구조는, 상기 인슐레이터의 접촉 외경부를 웨이퍼의 외경에 대응되게 하고 상기 페데스탈의 외경을 상기 쿼르츠 인슐레이터의 내경에 대응되게 하되, 상기 페데스탈에는 리프트핀 통과용 개구가 형성되어 있지 아니한 것을 특징으로 한다.According to the present invention for achieving the above objects, the insulator and pedestal structure provided in the high frequency etching chamber, the contact outer diameter of the insulator corresponding to the outer diameter of the wafer and the outer diameter of the pedestal corresponding to the inner diameter of the quartz insulator The pedestal is characterized in that the opening for passing the lift pin is not formed.
상기한 구조에 따라, 웨이퍼 에지부위 아킹 및 에지 오버 에칭현상은 제거 또는 최소화된다.According to the above structure, wafer edge arcing and edge over etching are eliminated or minimized.
도 1은 통상적인 고주파 식각 챔버의 구조를 개략적으로 도시한 도면1 is a schematic view showing the structure of a conventional high frequency etching chamber;
도 2는 도 1중 에지부의 확대상세도FIG. 2 is an enlarged detail view of the edge of FIG. 1. FIG.
도 3은 도 1중 인슐레이터와 페데스탈의 조립관계를 보다 상세히 나타낸 도면3 is a view showing in detail the assembly relationship between the insulator and the pedestal of FIG.
도 4는 도 1의 구조에서 식각진행시 웨이퍼에 나타나는 불량형태 및 부분을 도시한 도면4 is a view showing a defect shape and a portion appearing on the wafer during the etching process in the structure of FIG.
도 5는 본 발명의 실시예에 따라 개선된 인슐레이터와 페데스탈의 구조 및 조립관계를 나타낸 도면5 is a view showing the structure and assembly relationship between the improved insulator and the pedestal according to an embodiment of the present invention;
상기한 본 발명의 목적들 및 타의 목적들, 특징, 그리고 타의 이점들은, 첨부된 도면들을 참조하여 이하에서 기술되는 본 발명의 상세하고 바람직한 실시예의 설명에 의해 보다 명확해질 것이다. 도면들 내에서 서로 동일 내지 유사한 부분들은 설명 및 이해의 편의상 동일 내지 유사한 참조부호들로 가급적 기재됨을 주목하여야 한다.The above and other objects, features, and other advantages of the present invention will become apparent from the following detailed description of the preferred embodiments of the present invention described below with reference to the accompanying drawings. It should be noted that the same or similar parts to each other in the drawings are described with the same or similar reference numerals for convenience of explanation and understanding.
도 5는 본 발명의 실시예에 따라 개선된 인슐레이터와 페데스탈의 구조 및 조립관계를 나타낸 도면이다. 도면을 참조하면, 고주파 식각 챔버내에 설치되는 인슐레이터(16')의 접촉 외경부(19)는 웨이퍼(18)의 외경에 대응되게 가공한다. 또한, 페데스탈(14')의 외경은 상기 쿼르츠 인슐레이터(16')의 내경에 대응되게 제작한다. 여기서, 상기 페데스탈(14')에는 리프트핀 통과용 개구(13')가 형성되어 있지 아니하다. 상기 인슐레이터(16')의 하부는 보호용 알루미늄 플레이트(15)의 상부와 접촉되며, 상기 인슐레이터는 쿼르츠로 제조되고 상기 페데스탈은 티타늄으로 제조될 수 있다. 따라서, 상기한 도 5의 구조는 도 3과 같은 구조에 비해, 에지간격(G)이 훨씬 더 커짐을 알 수 있다. 결국, 웨이퍼 에지부위로는 RF 파워의 집중이 일어나지 않게 된다.5 is a view showing the structure and assembly relationship between the improved insulator and the pedestal according to the embodiment of the present invention. Referring to the drawings, the contact outer diameter portion 19 of the insulator 16 ′ provided in the high frequency etching chamber is processed to correspond to the outer diameter of the wafer 18. In addition, the outer diameter of the pedestal 14 'is manufactured to correspond to the inner diameter of the quartz insulator 16'. The pedestal 14 'is not provided with a lift pin passage opening 13'. The lower portion of the insulator 16 'is in contact with the upper portion of the protective aluminum plate 15, the insulator may be made of quartz and the pedestal may be made of titanium. Therefore, the structure of FIG. 5 can be seen that the edge spacing G is much larger than that of FIG. As a result, concentration of RF power does not occur at the wafer edge.
따라서, 쿼르츠 인슐레이터(16)와 페데스탈(14)사이에 검게 그을림 자국 및 플랫존 모서리의 부위에 액킹(acking) 흔적등이 나타나지 않게 된다. 또한, 웨이퍼 뒷면(A1)에도 페데스탈 자국이 생성되지 않는다. 이와 같이, 에지부의 파워집중이 방지되면, 웨이퍼의 에지 부위의 에치 레이트가 다른 부위의 에치 레이트와 거의 동등하게 되어 과도식각 문제가 제거된다. 그러므로, 파티클 소오스가 줄어들어 공정불량을 발생시킬 확률이 낮아진다.Thus, blacking marks between the quartz insulator 16 and the pedestal 14 and no acking marks appear in the area of the flat zone edge. Also, no pedestal marks are generated on the wafer back surface A1. In this way, if the power concentration of the edge portion is prevented, the etch rate of the edge portion of the wafer becomes almost equal to the etch rate of the other portion, thereby eliminating the problem of overetching. Therefore, the particle source is reduced and the probability of generating a process defect is low.
본 발명은 예시된 도면을 위주로 한 실시예에 의거하여 설명되었으나 이에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은 물론, 균등한 타의 실시예가 가능하다는 것은 명백하다. 예컨대, 사안에 따라 인슐레이터의 구조 및 페데스탈의 조립구조를 변형할 수 있음은 물론이다.The present invention has been described based on the embodiments based on the illustrated drawings, but is not limited thereto, and various changes and modifications can be made without departing from the technical spirit of the present invention by those skilled in the art to which the present invention pertains. It is obvious that modifications are possible and other equivalent embodiments are possible. For example, it is a matter of course that the structure of the insulator and the assembly structure of the pedestal can be modified according to the case.
상술한 바와 같이, 쿼르츠 인슐레이터의 접촉 외경부를 웨이퍼의 외경에 대응되게 하고 페데스탈의 외경을 쿼르츠 인슐레이터의 내경에 대응되게 하되 상기 페데스탈에는 리프트핀용 통과홀이 형성되지 않도록 구성한 본 발명에 따르면, 쿼르츠 인슐레이터와 페데스탈 사이의 그을림 현상, 웨이퍼 에지부위 아킹현상을 제거 또는 최소화되는 효과가 있다. 또한, 웨이퍼 에지부의 오버 에칭현상을 제거 또는 최소화 하여 공정불량을 줄일 수 있는 이점도 있다.As described above, according to the present invention, the contact outer diameter of the quartz insulator corresponds to the outer diameter of the wafer, and the outer diameter of the pedestal corresponds to the inner diameter of the quartz insulator, but the passage hole for the lift pin is not formed in the pedestal. It is effective in eliminating or minimizing the burning phenomenon between the Ritz insulator and the pedestal and the arcing at the wafer edge. In addition, there is an advantage that can reduce the process defect by eliminating or minimizing the over-etching phenomenon of the wafer edge.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000027934A KR20010106897A (en) | 2000-05-24 | 2000-05-24 | insulator and pedestal structure in RF etch chamber |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000027934A KR20010106897A (en) | 2000-05-24 | 2000-05-24 | insulator and pedestal structure in RF etch chamber |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010106897A true KR20010106897A (en) | 2001-12-07 |
Family
ID=19669957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000027934A KR20010106897A (en) | 2000-05-24 | 2000-05-24 | insulator and pedestal structure in RF etch chamber |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010106897A (en) |
-
2000
- 2000-05-24 KR KR1020000027934A patent/KR20010106897A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6824627B2 (en) | Stepped upper electrode for plasma processing uniformity | |
| US5573596A (en) | Arc suppression in a plasma processing system | |
| JPH03159235A (en) | Etching and etching device | |
| TWI344664B (en) | Quartz component for plasma processing apparatus and restoring method thereof | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| KR19980064087A (en) | Dry etching method of polyside film | |
| US20040112544A1 (en) | Magnetic mirror for preventing wafer edge damage during dry etching | |
| US6074519A (en) | Plasma etching apparatus having a sealing member coupling an upper electrode to an etching chamber | |
| KR20030025007A (en) | dry eatcher with shield ring | |
| US6165276A (en) | Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes | |
| KR20010106897A (en) | insulator and pedestal structure in RF etch chamber | |
| JP3195535B2 (en) | Electrode for plasma etching and plasma etching apparatus | |
| KR20050091854A (en) | Focus ring of semiconductor wafer manufacturing device | |
| JPH0485928A (en) | Dry etching method | |
| US20030153193A1 (en) | Etching method | |
| JP3357737B2 (en) | Discharge plasma processing equipment | |
| JPH11145113A (en) | Etching method | |
| KR0155905B1 (en) | Dry etching apparatus equipped with isolation ring in lower electrode | |
| KR20000001894A (en) | Electrostatic chuck for semiconductor device and production method thereof | |
| US5904862A (en) | Methods for etching borophosphosilicate glass | |
| KR20040011839A (en) | Plasma etch chamber having liner | |
| KR200167583Y1 (en) | Plasma etching apparatus for space manufacture | |
| JPH01175738A (en) | Dry-etching equipment | |
| KR20020043954A (en) | Apparatus for dry etching in semiconductor device processing | |
| KR20030006233A (en) | Process chamber for plasma etching process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |