KR20010105109A

KR20010105109A - 단순반복매칭을 이용한 입출력버퍼형 스위치의 셀스케줄링 방법

Info

Publication number: KR20010105109A
Application number: KR1020000027081A
Authority: KR
Inventors: 한만수; 이정희; 한인탁; 이범철
Original assignee: 오길록; 한국전자통신연구원; 이계철; 한국전기통신공사
Priority date: 2000-05-19
Filing date: 2000-05-19
Publication date: 2001-11-28
Also published as: US20010043606A1; KR100382142B1; US6904047B2

Abstract

본 발명은 입출력버퍼형 ATM 또는 패킷 스위치의 스케줄링 방법에 관한 것으로서, 특히 고속으로 동작하는 대용량 스위치에 적합한 입출력버퍼형 스위치의 셀 스케줄링 방법에 관한 것이다.

본 발명에서 고려하는 입출력버퍼형(input and output buffered) 스위치는 다수의 스위칭플랜 (switching plane)을 갖고 있으며, 입력버퍼형 스위치의 HOL (head-of-line ) 봉쇄 (blocking)에 의한 스위치의 성능감소를 보상하기 위해 사용되는 구조이다. 또한 입출력포트가 몇 개씩 그룹핑 (grouping)되어 있는 입력버퍼모듈 (input buffer module)과 출력버퍼모듈 (output buffer module)로 이루지며, 각 입력버퍼모듈에는 출력버퍼모듈별로 여러 개의 FIFO 큐를 가지고 있다.

본 발명은 이와 같은 다수의 스위칭플랜을 갖는 입출력버퍼형 스위치에서의 셀 스케줄링을 단순반복매칭 (SIM: Simple Iterative Matching) 방법을 이용하여 수행한다. SIM은 전송요청 (request), 전송허가 (grant) 그리고 전송확정 (accept)의 3단계 동작으로 이루어지며, 이 3단계 동작을 한 셀시간내에 여러 번 반복함으로써 매칭 가능성을 증가시킬 수 있다. SIM은 각 입력버퍼모듈에서 한 셀 시간에 서비스를 받는 다수의 FIFO큐를 동시에 결정함으로써 기존의 스케줄링 방법들에 비해 다중선택 기능으로 인해 고속으로 동작하며 성능이 우수하다.

Description

단순반복매칭을 이용한 입출력버퍼형 스위치의 셀 스케줄링 방법 {Cell scheduling method of input and output buffered switch using simple iterative matching algorithm}

본 발명은 입출력버퍼형 ATM 또는 패킷 스위치의 셀 스케줄링 방법에 관한 것이다. 자세하게는 대용량 동작 및 스위치 성능향상을 위해 다수의 스위칭플랜을 사용하는 입출력버퍼형 (input and output buffered) 스위치 구조를 사용하고 고속으로 동작하며 하드웨어 구현이 용이한 단순반복매칭 알고리즘을 이용한 새로운 셀 스케줄링 방법에 관한 것이다.

입력버퍼형 ATM 또는 패킷 (packet) 스위치는 HOL (Head-Of-Line) 봉쇄(blocking) 현상으로 스위치 성능이 출력버퍼형 스위치에 비해 나쁘다. 이 HOL 봉쇄를 없애기 위한 구조의 하나로 각 입력포트에 출력포트별로 여러 개의 버퍼를 사용하는 다중입력버퍼 (multiple input buffers) 구조가 있다. 이 구조에서는 N개의 입력포트가 있고 각 입력포트에 출력포트별로 N개의 큐가 있으므로 총 N²의 입력 큐가 있게 된다. 그런데 이중에서 N개만 출력포트로 보내야 하므로 경합제어 (contention control) 문제가 발생한다. 이러한 경합제어 방법 중 대표적인 방법으로 PIM (Parallel Iterative Method), iSLIP 그리고 2DRR (Two-Dimensional Round-Robin) 기법이 있다.

PIM은 전송요청-전송허가-전송확정 (request-grant-accept)의 3단계 동작으로 이루어지며, 전송요청 (request) 단계에서는 N²의 입력 큐에서 출력포트별로 전송요청을 보낸다. 전송허가 (grant) 단계에서는 각 출력포트에서 자신이 받은 전송요청 (request) 중에서 하나를 확률적으로 전송허가 (grant)하고 그 결과를 각 입력포트에 알려준다. 한편 하나의 입력포트에서 동시에 여러 개의 전송허가 (grant)을 각 출력포트에서 받을 수 있으므로 전송확정 (accept) 단계에서는 입력포트가 받은 전송허가(grant) 중 하나를 확률적으로 전송확정 (accept)한다. 전송요청-전송허가-전송확정의 3단계 동작을 여러 번 반복하면 알고리즘의 성능향상이 있지만 PIM은 전송허가와 전송확정단계에서 확률함수를 사용해야 하므로 고속동작이 어렵다.

PIM의 확률동작을 없앤 것이 iSLIP 으로 미국특허 US5500858 (명칭: Method and apparatus for scheduling cells in an input queued switch, 권리자: N. McKeown, 등록일: 1996. 3. 16 ) 이다. iSLIP은 PIM의 전송허가 (grant)와 전송확정 (accept)단계에서 확률함수대신 라운드 로빈 (round-robin) 동작을 사용한다. 즉 확률적으로 여러 개의 전송요청 (request)중 하나를 선택하거나 여러 개의 전송허가 (grant)중 하나를 선택하는 대신 라운드 로빈 포인터 (round-robin pointer)를 사용하여 선택한다. iSLIP알고리즘에서는 입출력포트의 개수가 커지면 전송허가와 전송확인 단계에서 검색해야 하는 전송요청이나 전송허가의 개수가 증가한다. 때문에 입출력포트의 개수가 커지면 고속동작이 어렵다.

2DRR 알고리즘은 미국특허 US5299190(명칭: Two-dimensional round-roubinscheduling mechanism for switches with multiple input queues, 권리자: R. O. LaMaire et al, 등록일: 1994. 3. 29)에 자세하게 개시되어 있는데, 이는 N²의 전송요청 (request)을 N x N 2차원 행렬로 나타낸 전송요청행렬(request matrix)을 N단계만에 검색하여 전송할 전송요청를 결정한다. 상기 특허의 "기본 2DRR" (basic 2DRR) 알고리즘은 패턴 시퀀스 매트릭스 (pattern sequence matrix)에 정의된 검색순서대로 전송요청행렬을 검색하여 전송할 전송요청을 결정한다. 상기 특허의 "향상된 2DRR" (enhanced 2DRR) 알고리즘은 특정한 트래픽 (traffic) 패턴에 대해 공평성의 향상을 보였다. 2DRR 알고리즘은 입출력포트의 개수 N이 커지면 알고리즘 수행에 필요한 검색단계 수도 커지므로 고속동작이 어렵다.

한편, 입출력 포트의 개수 N이 증가하면 하나의 입력버퍼모듈내에 존재하는 FIFO 큐의 개수가 증가하고, 입력버퍼모듈의 개수도 증가하므로 경합제어시에 필요한 정보량이 증가하여 하드웨어 구현이 어려워진다. 이를 해결하고 동시에 스위치 성능 향상을 위한 구조로 입출력버퍼형 구조가 있다. 입출력버퍼형 구조에서는 입출력 포트를 몇 개씩 그룹화하여 전체 입력버퍼모듈의 개수와 각 입력버퍼모듈내의 FIFO큐의 개수를 줄여서 하드웨어 구현이 용이하다. 그런데 입출력버퍼형 구조에서는 각 입력버퍼모듈에서 다수개의 FIFO 큐가 동시에 서비스를 받으므로 다수개의 스위칭플랜이 존재한다. 앞서 언급한 PIM, iSLIP, 2DRR 알고리즘은 하나의 입력버퍼모듈에서 다수개의 FIFO큐를 선택할 수 없으므로 입출력버퍼형 구조에 적용할 수 없다.

한편, 입출력버퍼형 구조를 위한 셀 스케줄링 알고리즘으로 2DRRMS ( M. S. Han et al, "Fast scheduling algorithm for input and output buffered ATM switch with multiple switching planes" Electronics Letters, Vol. 35, No. 23, pp. 1999-2000, Nov. 1999 참조) 가 있다. 2DRRMS는 전송요청행렬과 검색형태행렬 (search pattern matrix)를 사용하여 전송요청행렬을 검색형태행렬에 정의된 순서대로 전송요청행렬을 검색하여 전송할 전송요청을 결정한다. 2DRRMS방법에서는 입출력포트의 그룹크기를 k라고 할 때 m(= N/k) 개의 검색단계가 필요하다. 이 방법은 N개의 검색단계를 필요로 하는 2DRR 알고리즘보다 동작속도가 k배 빠르지만 N이 k에 비해 상대적으로 큰 경우에는 고속동작이 어렵다.

상술한 종래 기술들의 문제점을 해결하기 위하여 안출된 본 발명은 고속으로 동작하는 대용량 입력버퍼형 스위치에 적합한 경합제어 방법으로, 하나의 입력버퍼모듈에서 다수의 FIFO 큐를 선택하는 다중선택형 알고리즘을 이용하고, 선택된 FIFO 큐들은 셀 전송시 충돌(blocking)이 없도록 하며, 또한 고속동작을 위해 알고리즘의 반복횟수가 적은 다중선택형의 단순반복매칭을 이용한 셀 스케줄링 방법을 제공하는 데 그 목적이 있다.

도 1은 본 발명의 셀 스케줄링 방법이 적용되는 다수의 스위칭플랜을 갖는 입출력버퍼형 스위치 구조도

도 2는 전송요청 (request)의 일 예시도

도 3은 본 발명에 따른 단순반복매칭 (Simple Iterative Matching : SIM)을 이용한 입출력버퍼형 스위치의 셀 스케줄링 방법에서의 첫 번째 반복동작 (first iteration)을 나타낸 도면

도 4는 본 발명에 따른 SIM의 두 번째 반복동작 (second iteration)을 나타낸 도면

도 5는 본 발명에 따른 SIM의 평균 셀지연에 대한 성능 예시도

도 6은 본 발명에 따른 SIM의 셀지연 분산에 대한 성능 예시도

도 7는 본 발명에 따른 SIM의 평균 셀지연에 대한 성능 예시도

도 8은 본 발명에 따른 SIM의 셀지연 분산에 대한 성능 예시도

상기와 같은 목적을 달성하기 위한 본 발명의 단순반복매칭을 이용한 입출력버퍼형 스위치의 셀 스케줄링 방법은, 입출력포트를 갖는 고정된 크기의 패킷 스위치, 또는 ATM 스위치 등의 입출력버퍼형 스위치의 셀 스케줄링을 위한 방법에 있어서, 매칭되지 않은 각 IRP A(i,h)는 매칭되지 않은 FIFO 큐 Q(i,j)가 HOL 셀을 가지고 있으면 전송요청신호를 ORP G(j,h)에 보내는 전송요청단계; 만약 매칭되지 않은 ORP G(j,h)가 전송요청을 받았다면 G(j,h)는 그 전송요청들 중에서 g(j,h) 번째 요소부터 검색하여 가장 가까운 하나의 전송요청을 선택하여 전송허가를 하고, ORP G(j,h)는 각각의 IRP A(i,h), i=1,...,m,에 대해 전송허가 여부를 알려주는 전송허가단계; 및 만약 매칭되지 않은 IRP A(i,h)가 전송허가신호를 받았다면, 그 전송허가들 중에서 a(i,h)번째 요소부터 검색하여 가장 가까운 하나의 전송허가를 선택하여 전송확정을 한다. 만약 IRP A(i,d), d=1,...,n, 중에서 두개 이상의 IRP가 동시에 같은 FIFO 큐를 선택했다면 가장 작은 h값을 갖는 IRP A(i,h)만이 그 FIFO 큐에 대해 전송확정을 하는 전송확정단계로 이루어지는 것을 특징으로 한다.

여기서, 입력 라운드로빈 포인터 (Input Round-robin Pointer : IRP) A(i,h)는 i번째 입력버퍼모듈에 할당되어 있는 라운드로빈 포인터로서 A(i,h)는 h번째 스위칭플랜에 배정되어 있다. 단, i=1,...,m이고 h=1,...,n이다.

출력 라운드로빈 포인터 (Output Round-robin Pointer : ORP) G(j,h), j번째 출력버퍼모듈에 할당되어 있는 라운드로빈 포인터로서 G(j,h)는 h번째 스위칭 플랜에 배정되어 있다. 단, j=1,...,m이고 h=1,..,n이다.

a(i,h)는 IRP A(i,h)가 매칭시 제일 먼저 매칭을 시도하는 요소이다. 단, i=1,...,m이고 h=1,...,n이다.

g(j,h)는 ORP G(j,h)가 매칭시 제일 먼저 매칭을 시도하는 요소이다. 단, j=1,...,m이고 h=1,..,n이다.

m은 입출력버퍼모듈의 개수이고, n은 전체 스위칭플랜의 개수이다.

또한 바람직하게는 본 발명의 셀 스케줄링 방법은 한 셀시간내에 단순반복매칭을 여러 번 반복하는 수행하는 것을 특징으로 한다.

이하, 본 발명을 첨부도면을 참조하여 상세하게 설명한다.

도 1은 본 발명에 적용되는 N x N 입력버퍼형 스위치를 나타낸 것이다.

스위치의 전체적인 구조는 (M. S. Han et al, "Fast scheduling algorithm for input and output buffered ATM switch with multiple switching planes" Electronics Letters, Vol. 35, No. 23, pp. 1999-2000, Nov. 1999 참조)에 나와 있는 구조와 동일하다. 이 구조는 입력포트 그룹핑 (grouping)에 의해 입력버퍼모듈의 전체 개수가 줄고 경합제어시 고려하는 FIFO큐 개수가 감소하므로 고속 및 대용량 스위칭에 적합한 구조이다.

먼저, 스위치의 전체적인 구성과 동작을 기술한다.

스위치는 m( = N/k)개의 k x n 입력버퍼모듈 (input buffer module) (12-1 ~ 12-N/k), n개의 플레인 (plane)으로 구성된 m x m 공간분할 스위치(space-division switch)모듈 (14-1 ~ 14-n), m개의 n x k 출력버퍼모듈 (output buffer module) (16-1 ~ 16-N/k), 및 경합제어모듈 (19)로 구성된다.

입력포트 (11-1 ~ 11-N)의 총 개수는 N이며 입력포트는 k개씩 그룹핑되어 각입력버퍼모듈 (12-1 ~ 12-N/k)에 연결된다. 각 입력버퍼 모듈 12-i, i=1,...,m, 에는 m개의 FIFO큐 Q(i,j), j=1,...,m, 가 존재한다. 입력포트에서 전송된 셀들은 목적 출력포트에 따라서 m개의 FIFO 큐중 하나로 라우팅 (routing) 된다. FIFO 큐 Q(i,j)에는 출력버퍼모듈 16-j에 속하는 출력포트를 목적지로 갖는 셀들이 저장된다. 예를 들면, 11-1 부터 11-k까지의 입력포트가 입력버퍼모듈 12-1에 연결되어 있으며 12-1에는 m개의 FIFO 큐, Q(1,1) ~ Q(1,N/k)가 있다. Q(1,2)는 출력버퍼모듈 16-2에 속하는 출력포트 18-(k+1) 부터 18-2k을 목적지로 갖는 셀들을 입력포트 (11-1 ~ 11-k)에서 받는다.

경합제어 모듈 (19)은 각 입력버퍼모듈(12-1 ~ 12-N/k)로부터 각 입력버퍼모듈 (12-1 ~ 12-N/k)에 있는 각 FIFO 큐들의 HOL 위치에 셀의 존재유무를 나타내는 2진 정보 (0 또는 1)를 받는다. 그 후 그 정보를 이용하여 공간분할 스위치모듈 (14-1 ~ 14-n)로 셀을 전송할 수 있는 FIFO큐와 그 FIFO큐에 할당된 스위칭 플랜을 SIM방법에 의해 결정하고 그 결과를 각 입력버퍼모듈 (12-1 ~ 12-N/k)에 알린다. 각 입력버퍼모듈 (12-1 ~ 12-N/k)은 전달된 결과를 이용하여 셀 전송이 허가된 FIFO 큐의 HOL셀을 그 FIFO큐에 할당된 스위칭플랜으로 전송한다. 이때 각 입력버퍼모듈 (12-1 ~ 12-N/k)에서 최대 n개의 셀이 공간분할 스위치모듈 (14-1 ~ 14-n)로 전송될 수 있다.

공간분할 스위치는 m x m 논 블록킹 (non-blocking) 스위치이며 총 n개의 플랜으로 이루어져 있다. 각 셀은 스위치의 입력링크 (13-1 ~ 13-Nn/k)로부터 스위치의 출력링크 (15-1 ~ 15-Nn/k)까지 셀 목적지(cell destination) 정보 하나만을 이용해서 라우팅 (routing)된다. 스위치의 출력링크 (15-1 ~ 15-Nn/k)는 n개씩 그룹핑되어 각 출력버퍼모듈 (16-1 ~ 16-N/k)로 연결된다. 셀은 스위치 출력링크 (15-1 ~ 15-Nn/k)에서 자신의 목적 출력포트(destination output port)에 따라서 출력버퍼모듈 (16-1 ~ 16-N/k)내의 FIFO큐 중 하나의 큐로 라우팅 된다. 각 출력버퍼모듈 (16-1 ~ 16-N/k)에는 k개의 FIFO큐들이 존재하고 이 FIFO 큐에는 각각 출력포트가 연결되어 있다. 큐에 셀이 존재하면 HOL위치에 있는 하나의 셀이 출력포트에 전송된다. 예를 들면, 출력버퍼모듈 16-1에는 k개의 FIFO 큐 (17-1 ~ 17-k)가 있고 k개의 출력포트 (18-1 ~ 18-k)가 연결되어 있는데 FIFO큐 17-i는 출력포트 18-i와 연결되어 있다. 여기서 i=1,...,k이다. 따라서, 매 셀타임 (cell time)마다 FIFO큐 17-i의 HOL에 셀이 있다면 그 셀은 출력포트 18-i로 보내진다.

상기한 입출력버퍼형 스위치 구조에 적용되는 단순반복매칭(SIM)을 이용한 본 발명의 셀 스케줄링 방법을 설명한다.

매 셀시간마다 각 입력버퍼모듈 (12-1 ~ 12-N/k)은 자신의 FIFO 큐들의 HOL위치에 셀들이 존재하는지를 나타내는 2진 정보를 경합제어모듈 (19)에 전송한다. 경합제어모듈 (19)은 그 정보를 SIM방법에 따라 스케줄링하여 각 입력버퍼모듈별로 셀을 전송할 수 있는 FIFO 큐와 그 FIFO 큐가 이용할 스위칭플랜을 각 입력버퍼모듈 (12-1 ~ 12-N/k)에 알려준다. SIM방법은 입력 라운드로빈 포인터 (IRP: input round-robin pointer)와 출력 라운드로빈 포인터 (ORP: output round-robin pointer)를 사용한다. 먼저 각각의 포인터에 대하여 기술한다.

i번째 입력버퍼모듈에는 n개의 IRP A(i,h), h=1,...,n이 할당되어 있는데 A(i,h)는 h번째 스위칭플랜에 배정되어 있다. 그리고 j번째 출력버퍼모듈에는 n개의 ORP G(j,h), h=1,...,n이 할당되어 있는데 G(j,h)는 h번째 스위칭 플랜에 배정되어 있다. 궁극적으로 SIM방법은 이 IRP와 ORP를 매칭시키는 방법이다. IRP A(i,h)는 ORP G(j,h), j=1,...,m, 중 하나와 매칭이 될 수 있으며 A(i,h)가 G(j,h)와 매칭이 되었을 때 Q(i,j)는 매칭이 되었다고 하고 셀 전송시 h번째 스위칭 플랜을 사용하게 된다.

IRP A(i,h)가 매칭시 제일 먼저 매칭을 시도하는 요소 (즉, G(j,h), j=1,...m, 중 하나)를 나타내기 위해 a(i,h)를 사용한다. 만약 a(i,h)=p이라면 A(i,h)는 G(p,h), G(p+1,h),..., G(m,h), G(1,h),..., G(p-1,h) 순서로 매칭을 시도한다. a(i,h)는 IRP A(i,h)의 포인터값으로 불리며 A(i,h)의 최우선순위 요소를 의미한다. 이와 비슷하게, ORP G(j,h)가 매칭시 제일 먼저 매칭을 시도하는 요소 (즉, A(i,h), i=1,...m, 중 하나)를 나타내기 위해 g(j,h)를 사용한다. 만약 g(j,h)=p이라면 G(j,h)는 A(p,h), A(p+1,h),..., A(m,h), A(1,h),..., A(p-1,h) 순서로 매칭을 시도한다. g(j,h)는 ORP G(j,h)의 포인터값으로 불리며 G(j,h)의 최우선순위 요소를 의미한다.

이제 SIM방법에 대하여 기술한다.

각 셀시간의 초기에 모든 IRP와 ORP는 매칭되어 있지 않다. SIM은 전송요청단계 (request step), 전송허가단계 (grant step), 전송확정단계 (accept step)의3단계에서 모두 이용되며, 각각의 단계는 각 IRP와 ORP에서 동시에 병렬동작처리된다.

1. 전송요청단계: 매칭되지 않은 각 IRP A(i,h)는 매칭되지 않은 FIFO 큐 Q(i,j)가 HOL 셀을 가지고 있으면 전송요청신호를 ORP G(j,h)에 보낸다.

2. 전송허가단계: 만약 매칭되지 않은 ORP G(j,h)가 전송요청을 받았다면 G(j,h)는 그 전송요청들 중에서 g(j,h) 번째 요소부터 검색하여 가장 가까운 하나의 전송요청을 선택하여 전송허가를 한다. ORP G(j,h)는 각각의 IRP A(i,h), i=1,...,m,에 대해 전송허가 여부를 알려준다.

3. 전송확정단계: 만약 매칭되지 않은 IRP A(i,h)가 전송허가신호를 받았다면, 그 전송허가들 중에서 a(i,h)번째 요소부터 검색하여 가장 가까운 하나의 전송허가를 선택하여 전송확정을 한다. 만약 IRP A(i,d), d=1,...,n, 중에서 두개 이상의 IRP가 동시에 같은 FIFO 큐를 선택했다면 가장 작은 h값을 갖는 IRP A(i,h)만이 그 FIFO 큐에 대해 전송확정을 한다.

SIM은 위의 3단계를 한 셀시간내에 여러 번 반복하여 매칭 가능성을 증가시킬 수 있다.

한편, SIM은 매 셀시간의 초기에 각 포인터 값 a(i,h)와 g(j,h)를 다양한 방법으로 변경하여 매칭의 공평성을 향상시킨다. 예를 들어, 매 셀시간의 초기에, a(i,1)이 1씩 증가하거나 또는 1씩 감소하고 g(j,1) 역시 1씩 증가하거나 1씩 감소하여 공평성을 향상한다. 이때, a(i,1)과 g(j,1)의 실제값은 module m으로 계산 (즉, 0보다 같거나 작으면 m을 더하고 m+1보다 같거나 크면 m을 뺀다) 한다. 가능한조합은 다음과 같다.

1. a(i,1) ← a(i,1)-1, g(j,1) ← g(j,1)-1

2. a(i,1) ← a(i,1)-1, g(j,1) ← g(j,1)+1

3. a(i,1) ← a(i,1)+1, g(j,1) ← g(j,1)-1

4. a(i,1) ← a(i,1)+1, g(j,1) ← g(j,1)+1

그런데, 만약 a(1,1)=a(2,1)=,...,=a(m,1)인 경우와 같이 몇 개의 IRP의 포인터 값이 서로 같다면 포인터 값의 증감에 의한 공평성 향상이 효과를 발휘하지 못한다. 이를 방지하기 위해서는 a(i,1), i=1,...,m, 의 초기값 (즉, 제일 처음 셀시간에서의 값)은 서로 다른 값들을 가져야 한다. 같은 이유로 g(j,1), j=1,...,m, 의 초기값 (즉, 제일 처음 셀시간에서의 값) 역시 서로 다른 값들을 가져야 한다. 예를 들면, i=1,...,m,이고 j=1,...,m일 때, 각 포인터 값들의 초기값은

1. a(i,1) = i, g(j,1) = j,

2. a(i,1) = m-i+1, g(j,1) = m-j+1

등으로 정할 수 있다.

포인터 값들의 초기값을 정할 때, 하나의 IRP 포인터 초기값이 하나의 ORP 포인터 초기값과 같도록 하면 매칭에서의 공평성이 보다 더 향상된다. 예를 들어, 초기값을 a(i,1) = g(j,1) = j, i=j, 와 같이 정했다면 각 FIFO 큐의 HOL 셀들은 m셀시간에 최소한 한번씩은 서비스를 받을 기회를 갖게된다.

SIM은 매칭 가능성을 높이기 위해, 매 셀시간의 초기에 a(i,1)을 포함하여 a(i,d), d=1,...,n,은 서로 다른 값을 갖도록 하고, g(j,1)을 포함하여 g(j,d), d=1,...,n, 역시 서로 다른 값을 갖도록 한다.

예를 들면, d=2,...,n일 때

1. a(i,d) = a(i,1)+d-1, g(j,d) = g(j,1)+d-1

2. a(i,d) = a(i,1)-d+1, g(j,d) = g(j,1)-d+1

과 같이 각 IRP 포인터 값들이나 각 ORP포인터 값들이 서로 다른 값을 갖도록 할 수 있다 (이때, 실제값은 module m으로 계산한다).

본 발명에 따른 SIM을 이용한 셀 스켈줄링 방법의 실시예를 도 2 내지 도 4를 참조하여 설명한다. 본 실시예는 m = 4이고 n = 2 (즉, 스위칭 플랜의 개수가 2)인 경우를 기술한 것이다.

도 2는 전송요청의 예를 나타낸 것으로서, 도면부호 20은 Q(i,j)의 HOL 셀의 정보를 나타내는 행렬이다. Q(i,j) = 1이면 HOL 셀이 있고, Q(i,j) = 0 이면 HOL 셀이 없음을 나타낸다. HOL 셀 정보 행렬 (20)에 나타난 2진 정보가 경합제어모듈 (19)로 전달된다. 경합제어모듈 (19)에서는 전달된 2진 정보를 사용하여 SIM 방법으로 셀을 스케줄링하여 그 결과를 각 입력버퍼모듈 (12-1 ~ 12-N/k)에 알려준다.

도 3은 SIM의 처음 반복동작 (first iteration)을 나타낸다.

도 3의 (a)와 (b)는 각각 스위칭 플랜 1과 2에 대한 전송요청단계, (c)와(d)는 각각 스위칭 플랜 1과 2에 대한 전송허가단계, (e)와 (f)는 각각 스위칭 플랜 1과 2에 대한 전송확정단계를 나타낸다.

여기서, SIM의 처음 반복동작에서 각 스위칭 플랜에 대한 전송요청 21과 24는 20과 같다. 즉, HOL 셀의 정보를 나타내는 행렬이다. 22는 g(j,1)을 나타내며 g(j,1) = j, j=1,...,m 이다. 23은 a(i,1)을 나타내며 a(i,1) = i, i=1,...,m이다. g(j,1), j=1,...,m, 은 서로 다른 값을 갖고 a(i,1), i=1,...,m 역시 서로 다른 값을 갖고 있다. 25와 26은 g(j,2)와 a(i,2)를 나타낸다. g(j,2) = g (j,1) -1 이고 a(i,2) = a(i,1) -1으로 계산한 후에 (modulo 4)로 실제값을 계산 하였다.

전송허가 단계에서, ORP G(j,1)은 27의 j번째 열(column)의 g(j,1) 위치에서 시작하여 제일 가까운 전송요청을 선택한다. 비슷하게 ORP G(j,2)는 30의 j번째 열의 g(j,2) 위치에서 시작하여 제일 가까운 전송요청을 선택한다. 27과 30에서 사각형내의 원은 전송허가된 전송요청을 의미한다.

전송확정 단계에서는 IRP A(i,1)은 33의 i번째 행(row)의 a(i,1) 위치에서 시작하여 제일 가까운 전송허가를 선택한다. 비슷하게 IRP A(i,2)는 36의 i번째 행의 a(i,2) 위치에서 시작하여 제일 가까운 전송허가를 선택한다. 이때 Q(3,3)은 A(3,1)과 A(3,2)에 의해 동시에 선택되었는데 SIM방법에서는 A(3,1)이 우선순위를 갖으므로 A(3,1)만이 Q(3,3)에 대해 전송을 확정한다. 33과 36에서 회색으로 채워진 원은 전송이 확정된 전송허가를 의미한다.

도 4는 SIM의 두번째 반복동작 (second iteration)을 나타낸다.

도 4의 (a)와 (b)는 각각 스위칭 플랜 1과 2에 대한 전송요청단계, (c)와 (d)는 각각 스위칭 플랜 1과 2에 대한 전송허가단계, (e)와 (f)는 각각 스위칭 플랜 1과 2에 대한 전송확정단계를 나타낸다. 도 4에서 처음 반복동작에서 매칭이 된 IRP와 ORP, 그리고 FIFO 큐는 회색으로 채워진 사각형으로 나타내었다. 40과 43에 나타난 바와 같이 매칭이 된 IRP는 어떠한 전송요청도 보내지 않는다. 한편 매칭이 된 FIFO 큐에 대해서도 IRP는 전송요청을 보내지 않는다. 예를 들면 43에서, 매칭이 된 Q(3,3)은 스위칭 플랜 1을 사용하지만 스위칭 플랜 2에 대한 IRP A(3,2)는 Q(3,3)가 이미 매칭이 되었으므로 이에 대한 전송요청을 보내지 않는다. 두번째 반복동작에서의 전송허가단계와 전송확정단계는 첫번째 반복동작과 같다. 다만 첫번째 반복동작에서 매칭이 되지 않은 IRP와 ORP만이 매칭을 시도하는 점이 다르다. 두번째 반복동작에서는 스위칭 플랜 1에 대해서는 추가적인 전송허가나 확정이 없다. 스위칭 플랜 2에 대해서는 두번째 반복동작에서, 도 4의 (d)와 (f)에 나타난 바와 같이 A(3,2)와 G(4,2)가 매칭이 되어 Q(3,4)가 전송이 확정된다.

다음 셀시간의 초기에 g(j,1)과 a(i,1)은 각각 1씩 증가하거나 감소할 것이다 (실제값은 modulo 4로 계산). 예를 들어 g(j,1)은 1씩 증가하고 a(i,1)은 1씩 감소한다면 g(j,1) = j + 1, a(i,1) = i -1이 된다. g(j,2)와 a(j,2) 역시 다음 셀시간의 초기에 g(j,2) = g (j,1) -1, a(i,2) = a(i,1) -1이 된다 (실제값은 modulo 4로 계산).

상기와 같은 본 발명의 실시예에 따른 SIM의 성능을 컴퓨터 모의실험으로 예시한다.

이하 모든 컴퓨터 모의실험에서 SIM의 포인터 값의 갱신(update) 방법은 다음과 같다. 먼저 각 포인터의 초기값은 g(j,1) = j, j=1,...,m 이고, a(i,1) = i, i=1,...,m이다. 그리고, 각 셀시간의 초기에 g(j,1) ← g(j,1) + 1, a(i,1) ← a(i,1) -1으로 갱신이 된다 (실제값은 modulo m으로 계산). 그리고, 각 셀시간의 초기에 g(j,d) = g (j,1) -d+1 이고 a(i,d) = a(i,1) -d+1으로 계산한 후에 (modulo m)으로 실제값을 계산 하였다. 이때 d=2,...,n이다.

도 5 및 도 6은 64 x 64스위치에서, 출력버퍼 스위치 (OBS), iSLIP, SIM의 성능을 비교하기 위하여 도시한 그래프로서, 도 5는 각 방법들의 셀지연(cell delay) 평균값을 도시한 그래프이고, 도 6은 각 방법들의 셀지연 분산값을 도시한 그래프도이다. 상기 성능비교에 사용된 트래픽 모델은 Bernoulli 도착과정 (arrival process) 이며 각 셀의 목적지는 각 출력포트에 대하여 균등하게 분포되어 있다. 상기한 트래픽의 입력부하 (load)를 증가시키면서 셀지연 평균과 셀지연 분산을 모의실험으로 구하였다. 모의실험은 100,000 셀시간동안 실행되었다. iSLIP의 경우 한 셀시간에 iSLIP 알고리즘을 4번 반복하였다. SIM의 경우 그룹크기는 4이고 (즉, k=4이고 따라서 m=16) 스위칭 플랜의 개수는 2 (즉, n=2) 이다. iSLIP과 비교하기 위해 SIM방법을 역시 4번 반복하였다. 도면에서 알 수 있듯이, SIM의 성능이 iSLIP보다 성능면에서 보다 우수하다.

도 7 및 도 8은 64 x 64스위치에서, 출력버퍼 스위치 (OBS)와 SIM의 성능을 비교하기 위하여 도시한 그래프도로서, 도 7은 각 방법의 셀지연(cell delay) 평균값을 도시한 그래프이고, 도 8은 각 방법의 셀지연 분산값을 도시한 그래프이다. 상기 성능비교에 사용된 트래픽 모델은 Bernoulli 도착과정 (arrival process) 이며 각 셀의 목적지는 각 출력포트에 대하여 균등하게 분포되어 있다. 상기한 트래픽의 입력부하 (load)를 증가시키면서 셀지연 평균과 셀지연 분산을 모의실험으로 구하였다. 모의실험은 100,000 셀시간동안 실행되었다. SIM의 경우 그룹크기는 1이고 (즉, k=1) 스위칭 플랜의 개수는 2 (즉, n=2) 이다. SIM방법의 반복횟수는 2이다. 도면에서 알 수 있듯이 입력버퍼 스위치에 SIM을 적용할 경우 그 성능이 출력버퍼의 성능과 거의 같음을 알 수 있다.

이상에서 본 발명에 대한 기술사상을 첨부도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

상기와 같은 본 발명의 단순반복매칭을 이용한 셀 스케줄링 방법은 기존의 스케줄링 방법들에 비해 다중선택 기능으로 인해 고속으로 동작하며 성능이 우수하다.

또한, 입력포트와 출력포트를 그룹핑한 구조를 채택함으로써 대용량처리가 가능하다.

더욱이, 다수의 소용량 스위칭 플랜을 사용하여 대용량 처리를 하므로 구현성이 우수하고 실용화가 용이하다.

Claims

입출력포트를 갖는 고정된 크기의 패킷 스위치, 또는 ATM 스위치 등의 입출력버퍼형 스위치의 셀 스케줄링을 위한 방법에 있어서,

매칭되지 않은 각 IRP A(i,h)는 매칭되지 않은 FIFO 큐 Q(i,j)가 HOL 셀을 가지고 있으면 전송요청신호를 ORP G(j,h)에 보내는 전송요청단계;

만약 매칭되지 않은 ORP G(j,h)가 전송요청을 받았다면 G(j,h)는 그 전송요청들 중에서 g(j,h) 번째 요소부터 검색하여 가장 가까운 하나의 전송요청을 선택하여 전송허가를 하고, ORP G(j,h)는 각각의 IRP A(i,h), i=1,...,m,에 대해 전송허가 여부를 알려주는 전송허가단계; 및

만약 매칭되지 않은 IRP A(i,h)가 전송허가신호를 받았다면, 그 전송허가들 중에서 a(i,h)번째 요소부터 검색하여 가장 가까운 하나의 전송허가를 선택하여 전송확정을 하고, 만약 IRP A(i,h), h=1,...,n, 중에서 두개 이상의 IRP가 동시에 같은 FIFO 큐를 선택했다면 가장 작은 h값을 갖는 IRP A(i,h)만이 그 FIFO 큐에 대해 전송확정을 하는 전송확정단계를 포함하는 단순반복매칭을 이용하여 고속으로 동작하는 것을 특징으로 하는 입출력버퍼형 스위치의 셀 스케줄링 방법.

여기서, 입력 라운드로빈 포인터 (Input Round-robin Pointer : IRP) A(i,h)는 i번째 입력버퍼모듈에 할당되어 있는 라운드로빈 포인터로서 A(i,h)는 h번째 스위칭플랜에 배정되어 있다. 단, i=1,...,m이고 h=1,...,n이다.

출력 라운드로빈 포인터 (Output Round-robin Pointer : ORP) G(j,h), j번째출력버퍼모듈에 할당되어 있는 라운드로빈 포인터로서 G(j,h)는 h번째 스위칭 플랜에 배정되어 있다. 단, j=1,...,m이고 h=1,..,n이다.

a(i,h)는 IRP A(i,h)가 매칭시 제일 먼저 매칭을 시도하는 요소이다. 단, i=1,...,m이고 h=1,...,n이다.

g(j,h)는 ORP G(j,h)가 매칭시 제일 먼저 매칭을 시도하는 요소이다. 단, j=1,...,m이고 h=1,..,n이다.

m은 입출력버퍼모듈의 개수이고, n은 전체 스위칭플랜의 개수이다.
제1항에 있어서,

상기 전송허가단계에서 포인터 값 g(j,1)을 1씩 증가시키거나 1씩 감소시키고,

상기 전송확정단계에서 매 셀시간의 초기에 포인터 값 a(i,h) 역시 1씩 증가시키거나 또는 1씩 감소시키며,

이때, a(i,1)과 g(j,1)의 실제값은 module m으로 계산 (즉, 0보다 같거나 작으면 m을 더하고 m+1보다 같거나 크면 m을 뺀다)하여 매칭의 공평성을 향상시키는 것을 특징으로 하는 입출력버퍼형 스위치의 셀 스케줄링 방법.
제1항에 있어서,

상기 IRP 포인터 값 a(i,1), i=1,...,m,의 초기값을 서로 다른 값들로 정하고,

상기 ORP 포인터 값 g(j,1), j=1,...,m,의 초기값 역시 서로 다른 값들로 정하여 매칭의 공평성을 더욱 높이는 것을 특징으로 하는 입출력버퍼형 스위치의 셀 스케줄링 방법.
제1항에 있어서,

각 포인터 값들 a(i,1),i=1,...,m; g(j,1),j=1,...,m의 초기값 (즉, 제일 처음 셀시간에서의 값)을 정할 때, 하나의 IRP 포인터 초기값이 대응되는 하나의 ORP 포인터 초기값과 같도록 하여 매칭에서의 공평성을 더욱 더 향상시키는 것을 특징으로 하는 입출력버퍼형 스위치의 셀 스케줄링 방법.
제1항에 있어서,

매 셀시간의 초기에,

a(i,1)을 포함하여 a(i,d), d=1,...,n,은 서로 다른 값을 갖도록 하고,

g(j,1)을 포함하여 g(j,d), d=1,...,n, 역시 서로 다른 값을 갖도록 하여 매칭 가능성을 향상시키는 것을 특징으로 하는 입출력버퍼형 스위치의 셀 스케줄링 방법.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 전송요청, 전송허가 및 전송확정의 3단계를 포함하는 단순반복매칭을 한 셀시간내에 여러 번 반복 수행하여 매칭 가능성을 더욱 향상시키는 것을 특징으로 하는 입출력버퍼형 스위치의 셀 스케줄링 방법.