KR20010091264A - Voltage delay circuit in flat display device - Google Patents

Voltage delay circuit in flat display device Download PDF

Info

Publication number
KR20010091264A
KR20010091264A KR1020000012775A KR20000012775A KR20010091264A KR 20010091264 A KR20010091264 A KR 20010091264A KR 1020000012775 A KR1020000012775 A KR 1020000012775A KR 20000012775 A KR20000012775 A KR 20000012775A KR 20010091264 A KR20010091264 A KR 20010091264A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
turn
delay circuit
gate
Prior art date
Application number
KR1020000012775A
Other languages
Korean (ko)
Other versions
KR100660533B1 (en
Inventor
유봉현
김명철
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000012775A priority Critical patent/KR100660533B1/en
Publication of KR20010091264A publication Critical patent/KR20010091264A/en
Application granted granted Critical
Publication of KR100660533B1 publication Critical patent/KR100660533B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Abstract

PURPOSE: A voltage delay circuit of a flat panel display is provided to improve the latch up characteristics of a gate driver by controlling a delay time when turn-on voltage passes by the voltage delay circuit. CONSTITUTION: A flat panel display is composed of a voltage converting circuit(10), a voltage delay circuit(20), a gate driver(30), and a flat panel display panel(40). When a power voltage(Vdd) is applied, the voltage converting circuit(10) converts a gate of pixels within the flat panel display panel into a turn-on voltage(Von) and a turn-off voltage(Voff). The transformed turn-on voltage(Von) passes by the voltage delay circuit(20) and is delayed during predetermined time. The delayed turn-on voltage(Von1) during predetermined time is applied to the gate driver(30) and the gate driver(30) drives the pixel gate of the flat panel display panel(40). The voltage delay circuit(20) is composed of a voltage integration circuit, a reference voltage generating circuit, and a comparing circuit.

Description

평판 디스플레이 장치의 전압 지연 회로{VOLTAGE DELAY CIRCUIT IN FLAT DISPLAY DEVICE}Voltage delay circuit of flat panel display device {VOLTAGE DELAY CIRCUIT IN FLAT DISPLAY DEVICE}

본 발명은 평판 디스플레이 장치에 관한 것으로, 구체적으로는 화소의 게이트를 턴-온 시키는 전압을 소정 시간 지연하는 전압 지연 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly, to a voltage delay circuit for delaying a voltage for turning on a gate of a pixel by a predetermined time.

일반적으로 평판 디스플레이 장치(예를 들면, LCD 혹은 프라즈마 디스플레이 장치)는 평판 디스플레이 패널과 구동 드라이버와 전압 변압 회로 및 각종 제어회로로 구성된다. 평판 디스플레이 패널에는 색상을 표시하는 다수의 화소들이 있고 화소들은 게이트 입력단과 소스에 연결된 커패시터를 가지고 있다. 평판 디스플레이 장치에 외부로부터 입력된 화상 신호를 디스플레이 패널에 표시하려면 화상 신호를 패널내 화소들의 커패시터로 전달해야한다. 외부로 부터 화상 신호가 입력되면 제어신호에 의해 평판 디스플레이 장치의 게이트 드라이버는 화소들의 게이트를 동작시키는데 게이트를 턴-온/턴-오프시키기 위해서는 게이트 드라이버의 PMOS 트랜지스터 전원단에 대략 20V 정도의 고전압이, NMOS 트랜지스터 전원단에는 -5 ~ -10V 정도의 음의 전압이 공급되어야 한다. 평판 디스플레이 장치내 게이트 드라이버는 화상 신호를 전달하고자 하는 화소들의 게이트를 턴-온시키고 화상 신호를 전달하는 과정이 끝나면 화소들의 게이트를 턴-오프시킨다. 턴-온 전압과 턴-오프 전압이 게이트 드라이버에 인가될때에는 CMOS 구조인 게이트 드라이버에서 래치업(Latch up)이 발생할 수 있으므로 턴-오프 전압을 먼저 인가하고 소정의 지연시간이 있은 후 턴- 온 전압을 게이트 드라이버에 인가하는 것이 일반적이다.Generally, a flat panel display device (for example, an LCD or plasma display device) includes a flat panel display panel, a driving driver, a voltage transformer circuit, and various control circuits. In a flat panel display panel, there are a plurality of pixels displaying colors, and the pixels have a capacitor connected to a gate input terminal and a source. In order to display an image signal input from an external device to a flat panel display on a display panel, the image signal must be transferred to a capacitor of pixels in the panel. When the image signal is input from the outside, the gate driver of the flat panel display device operates the gates of the pixels by the control signal. In order to turn on / off the gate, a high voltage of about 20 V is applied to the power supply terminal of the PMOS transistor of the gate driver. In addition, the negative voltage of -5 ~ -10V should be supplied to the power supply terminal of NMOS transistor. The gate driver in the flat panel display device turns on the gates of the pixels to which the image signals are to be transferred, and turns off the gates of the pixels after the transfer of the image signals is completed. When the turn-on voltage and the turn-off voltage are applied to the gate driver, latch up may occur in the gate driver having a CMOS structure. Therefore, the turn-off voltage is applied first and then turned on after a predetermined delay time. It is common to apply a voltage to the gate driver.

종래의 경우 턴-오프 전압이 일정한 전압레벨에 도달하면 트랜지스터를 구동시켜 턴-온 전압을 게이트에 인가하는 방식을 취하였다. 이 경우 트랜지스터의 온도특성이나 여러가지 특성에 의해 지연시간에 변화가 생길 경우 턴-오프 전압과 턴 -온 전압간 충분한 지연시간을 갖지 못해서 래치업이 발생할 수 있다.In the related art, when the turn-off voltage reaches a constant voltage level, the transistor is driven to apply the turn-on voltage to the gate. In this case, when the delay time is changed due to the temperature characteristics of the transistor or various characteristics, the latch-up may occur because there is not enough delay time between the turn-off voltage and the turn-on voltage.

게이트 드라이버에 인가되는 턴-오프 전압과 턴-온 전압간의 지연시간을 변화요인에 따라 보정할 수 있도록 하는 것이다.The delay time between the turn-off voltage and the turn-on voltage applied to the gate driver can be corrected according to the change factor.

도 1은 본 발명의 바람직한 실시예를 보여주는 블럭도;1 is a block diagram showing a preferred embodiment of the present invention;

도 2는 도 2의 전압 지연 회로의 상세 회로도;그리고2 is a detailed circuit diagram of the voltage delay circuit of FIG. 2; and

도 3은 도 2에 도시된 회로의 동작을 보여주는 타이밍도이다.3 is a timing diagram showing an operation of the circuit shown in FIG.

*도면의 주요부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *

10 : 전압 변압 회로 20 : 전압 지연 회로10: voltage transformer circuit 20: voltage delay circuit

30 : 게이트 드라이버 40 : 평판 디스 플레이 패널30: gate driver 40: flat panel display panel

(구성)(Configuration)

본 발명의 특징에 따르면 입력전압을 게이트 턴-온 전압으로 변압하는 변압 회로와; 상기 게이트 턴-온 전압을 적분파형으로 변환하는 전압 적분회로와, 상기 게이트 턴-온 전압을 이용하여 기준전압을 발생하는 기준전압 발생회로와, 상기 적분된 게이트 턴-온 전압과 상기 기준전압을 비교하고 그 결과에 따라서 결정되는 레벨의 전압을 발생하는 비교회로를 구비하여, 상기 게이트 턴-온 전압을 소정의 시간 동안 지연시키는 지연회로와; 상기 지연된 게이트 턴-온 전압으로 평판 디스플레이 패널 내의 화소들의 게이트를 구동시키는 게이트 드라이버를 포함한다.According to a feature of the invention there is provided a transformer circuit for transforming an input voltage into a gate turn-on voltage; A voltage integrating circuit for converting the gate turn-on voltage into an integral waveform, a reference voltage generating circuit for generating a reference voltage using the gate turn-on voltage, the integrated gate turn-on voltage and the reference voltage A delay circuit comprising a comparison circuit for comparing and generating a voltage at a level determined according to the result, wherein the delay circuit delays the gate turn-on voltage for a predetermined time; And a gate driver for driving the gates of the pixels in the flat panel display panel with the delayed gate turn-on voltage.

이 실시예에 있어서, 상기 전압 적분회로는 저항 및 커패시터로 구성되는 R-C 회로이다.In this embodiment, the voltage integration circuit is an R-C circuit composed of a resistor and a capacitor.

이 실시예에 있어서, 상기 전압 적분회로의 상기 저항 및 커패시터 중 적어도 하나의 값은 가변할 수 있다.In this embodiment, the value of at least one of the resistor and the capacitor of the voltage integration circuit may vary.

이 실시예에 있어서, 상기 전압 지연 회로에는 정전압 유지수단이 포함될 수 있다.In this embodiment, the voltage delay circuit may include a constant voltage holding means.

(작용)(Action)

이러한 장치에 의하면 턴-온 전압을 게이트 드라이버에 인가할 때 지연시간을 조정할 수 있다.With this arrangement, the delay time can be adjusted when the turn-on voltage is applied to the gate driver.

(실시예)(Example)

이하, 본 발명의 실시예들이 참조 도면에 의거하여 상세히 설명된다Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예를 보여주는 블럭도이다. 도 1을 참조하여, 본 실시예의 평판 디스플레이 장치는 전압 변압 회로(10), 전압 지연회로(20), 게이트 드라이버(30) 및 평판 디스플레이 패널(40)로 구성된다.1 is a block diagram showing a preferred embodiment of the present invention. Referring to FIG. 1, the flat panel display device of this embodiment includes a voltage transformer 10, a voltage delay circuit 20, a gate driver 30, and a flat panel display panel 40.

전원 전압(Vdd)이 인가되면 전압 변압 회로(10)는 평판 디스플레이 패널(40)내 화소들의 게이트를 턴-온시키는 전압(Von)과 턴-오프시키는 전압(Voff)으로 변압시킨다. 변압된 턴-온 전압(Von)은 전압 지연 회로(20)를 거쳐서 소정 시간 동안 지연된다. 다음에 소정 시간 지연된 턴-온 전압(Von1)은 게이트 드라이버(30)에 인가되고 게이트 드라이버(30)는 평판 디스플레이 패널(40)의 화소 게이트를 구동시킨다.When the power supply voltage Vdd is applied, the voltage converting circuit 10 converts the voltage Von for turning on the gates of the pixels in the flat panel display panel 40 and the voltage Voff for turning off the pixels. The transformed turn-on voltage Von is delayed for a predetermined time via the voltage delay circuit 20. Next, the turn-on voltage Von1 delayed by a predetermined time is applied to the gate driver 30, and the gate driver 30 drives the pixel gate of the flat panel display panel 40.

도 2는 본 발명의 바람직한 실시예 도 1의 전압 지연 회로(20)의 상세 회로도이다. 도 2를 참조하면, 전압 적분회로(21), 기준전압 발생회로(22), 비교회로(23)로 구성된다.2 is a detailed circuit diagram of the voltage delay circuit 20 of FIG. 1 according to a preferred embodiment of the present invention. 2, the voltage integrating circuit 21, the reference voltage generating circuit 22, and the comparison circuit 23 is composed of.

전압 적분회로(21)는 입력된 턴-온 전압을 적분 파형으로 변환하는 부분으로 턴-온 전압(Von) 입력단에 가변 가능한 저항(R1)과 커패시터(C1)가 직렬 연결되고 커패시터(C1)는 접지전압(Vss) 단자에 연결된다. 기준전압 발생회로(22)는 입력된 턴-온 전압(Von)을 전압 분배하여 기준 전압을 생성하는 부분으로 턴-온 전압(Von) 입력단에 저항들(R2, R3)이 직렬 연결되고 저항(R3)은 접지전압(Vss)단자에 연결된다. 비교회로(23)는 전압 적분회로(21)의 전압과 기준전압 발생회로(22)의 전압을 비교하여 출력하는 부분으로 비교기(comparator)의 비반전 입력단은 N1 노드에 연결되고 반전 입력단은 N2 노드에 연결된다. 비교기(comparator)의 V(+) 전원은 턴-온 전압(Von) 입력단에 연결되고 저항(R4)이 V(+) 전압과 출력단 사이에 연결된다. 비교기(comparator)의 V(-) 전압은 접지전압(Vss) 단자에 연결된다. 다이오드(D1)는 입력되는 턴-온 전압을 정전압으로 유지하는 부분으로 다이오드(D1)의 캐소우드는 N1 노드에 연결되고, 애노우드는 턴-온 전압(Von) 입력단에 연결된다.The voltage integrating circuit 21 converts the input turn-on voltage into an integral waveform. A variable resistor R1 and a capacitor C1 are connected in series at an input terminal of the turn-on voltage Von, and the capacitor C1 is It is connected to the ground voltage (Vss) terminal. The reference voltage generator 22 divides the input turn-on voltage Von to generate a reference voltage, and resistors R2 and R3 are connected in series to the turn-on voltage Von input terminal. R3) is connected to the ground voltage (Vss) terminal. The comparison circuit 23 compares the voltage of the voltage integrating circuit 21 with the voltage of the reference voltage generating circuit 22 and outputs the non-inverting input terminal of the comparator connected to the N1 node and the inverting input terminal of the N2 node. Is connected to. The V (+) power supply of the comparator is connected to the turn-on voltage Von input terminal and the resistor R4 is connected between the V (+) voltage and the output terminal. The V (−) voltage of the comparator is connected to the ground voltage (Vss) terminal. The diode D1 maintains the input turn-on voltage at a constant voltage. The cathode of the diode D1 is connected to the N1 node, and the anode is connected to the turn-on voltage Von input terminal.

회로의 동작을 보면 다음과 같다. 턴-온 전압(Von)이 입력되면 전압 적분회로(21)에 의해 적분파형의 전압으로 변환되고, 적분된 턴-온 전압(Von)은 비교기(comparator)의 입력전압(Vin)이 된다. 기준전압 발생회로(22)를 거친 턴-온 전압(Von)은 저항들(R2, R3)에 의해 전압 분배되어 비교기(comparator)의 기준전압(Vref)이 된다. 입력전압(Vin)이 기준전압(Vref)보다 낮으면 비교기 출력은 V(-) 전압, 접지전압(Vss)을 출력한다. 입력전압(Vin)이 기준전압(Vref)보다 높으면 비교기의 출력은 V(+) 전압, 턴-온 전압(Von)을 출력한다. 적분파형으로 변환된 입력전압(Vin)이 최대치에 도달하는 까지는 저항(R1)과 커패시터(C1)의 시정수(τR1C1, R1 * C1) 이상의 시간이 걸린다. 시정수(τR1C1) 동안은 입력전압(Vin)이 기준 전압(Vref)보다 낮기 때문에, 비교기(comparator)가 V(+) 전압을 출력하기까지는 시정수(τR1C1)만큼의 지연이 필요해 진다. 예를 들어 R1 이 20㏀이고 C1 이 1㎌이라면, 20 * 1000 * 1 * 0.000001 = 0.02 즉 20 ㎳ 의 지연이 발생한다.The operation of the circuit is as follows. When the turn-on voltage Von is input, it is converted into an integrated waveform voltage by the voltage integrating circuit 21, and the integrated turn-on voltage Von becomes the input voltage Vin of the comparator. The turn-on voltage Von passing through the reference voltage generation circuit 22 is divided by the resistors R2 and R3 to become the reference voltage Vref of the comparator. When the input voltage Vin is lower than the reference voltage Vref, the comparator output outputs a V (-) voltage and a ground voltage Vss. If the input voltage Vin is higher than the reference voltage Vref, the output of the comparator outputs a V (+) voltage and a turn-on voltage Von. It takes more than the time constants τ R1C1 , R1 * C1 of the resistor R1 and the capacitor C1 until the input voltage Vin converted to the integral waveform reaches the maximum value. Since the time constant (τ R1C1) for an input voltage (Vin) is lower than the reference voltage (Vref), a comparator (comparator) that is up to output V (+) voltage needs a delay of as many as (τ R1C1) time constant. For example, if R1 is 20 ms and C1 is 1 ms, then a delay of 20 * 1000 * 1 * 0.000001 = 0.02 or 20 ms occurs.

도 3은 도 2에 도시된 전압 지연회로의 동작을 보여주는 타이밍도이다.FIG. 3 is a timing diagram illustrating an operation of the voltage delay circuit shown in FIG. 2.

전원 전압(Vdd)이 인가되면 전압 변압 회로(10)에서 턴-온 전압(Von)과 턴- 오프 전압(Voff)으로 변압된다. 전압 지연 회로(20)의 전압 적분 회로(21)와 기준 전압 발생회로(22)에서 출력되는 입력전압(Vin)과 기준전압(Vref), 비교기(comparator)의 출력전압(Von1)을 나타내었다. 입력전압(Vin)이기준전압(Vref)보다 낮으면 접지전압(Vss)을 출력하고 시정수(τR1C1)만큼 지연된 후입력전압(Vin)이 기준전압(Vref) 보다 높아지면 턴 온 전압(Von)을 출력하는 파형이 된다. 전압 지연 회로(20)를 거친 출력전압(Von1)은 턴- 오프 전압(Voff)에 비해 지연시간(T)만큼 지연된다.When the power supply voltage Vdd is applied, the voltage transformer 10 converts the turn-on voltage Von and the turn-off voltage Voff. The input voltage Vin, the reference voltage Vref, and the output voltage Von1 of the comparator are shown in the voltage integrating circuit 21 and the reference voltage generating circuit 22 of the voltage delay circuit 20. If the input voltage Vin is lower than the reference voltage Vref, the ground voltage Vss is output and delayed by the time constant τ R1C1 , and if the input voltage Vin is higher than the reference voltage Vref, the turn-on voltage Von The waveform is output. The output voltage Von1 passing through the voltage delay circuit 20 is delayed by the delay time T compared to the turn-off voltage Voff.

전압 적분 회로(21)의 저항(R1)과 커패시터(C1)는 가변적으로 조정할 수 있으므로, 외부의 변화요인에 의하여 지연시간(T)이 충분하지 못해 래치업이 발생 할 경우 지연시간(T) 조정이 가능해 진다.Since the resistor R1 and the capacitor C1 of the voltage integrating circuit 21 can be adjusted variably, the delay time T is adjusted when a latchup occurs because the delay time T is not sufficient due to external change factors. This becomes possible.

게이트 드라이버로 인가되는 턴-온 전압이 여러가지 요인에 의해 턴-오프 전압과 충분한 지연시간을 갖지 못할 경우 지연시간을 조정함으로써 래치업을 막을 수있다.If the turn-on voltage applied to the gate driver does not have a sufficient delay time with the turn-off voltage due to various factors, the latch-up can be prevented by adjusting the delay time.

Claims (4)

입력전압을 게이트 턴-온 전압으로 변압하는 변압 회로와;A transformer circuit for transforming an input voltage into a gate turn-on voltage; 상기 게이트 턴-온 전압을 소정의 시간 동안 지연시키는 지연회로 및;A delay circuit for delaying the gate turn-on voltage for a predetermined time; 상기 지연된 게이트 턴-온 전압으로 평판 디스플레이 패널 내의 화소들의 게이트들을 구동하기 위한 게이트 드라이버를 포함하되,A gate driver for driving the gates of the pixels in the flat panel display panel with the delayed gate turn-on voltage; 상기 지연회로는,The delay circuit, 상기 게이트 턴-온 전압을 적분파형으로 변환하는 전압 적분회로와,A voltage integrating circuit for converting the gate turn-on voltage into an integral waveform; 상기 게이트 턴-온 전압을 이용하여 기준전압을 발생하는 기준전압 발생회로 및,A reference voltage generator circuit for generating a reference voltage using the gate turn-on voltage; 상기 적분된 게이트 턴-온 전압과 상기 기준전압을 비교하고, 그 결과에 따라서 결정되는 레벨의 전압을 발생하는 비교회로를 포함하여,And a comparison circuit for comparing the integrated gate turn-on voltage and the reference voltage and generating a voltage having a level determined according to the result. 상기 비교회로의 출력 전압은 상기 지연된 게이트 턴-온 전압으로서 상기 게이트 드라이버로 제공되는 것을 특징으로 하는 평판 디스플레이 장치.And the output voltage of the comparison circuit is provided to the gate driver as the delayed gate turn-on voltage. 제 1 항에 있어서,The method of claim 1, 상기 적분회로는 저항 및 커패시터로 구성되는 R-C 회로인 것을 특징으로 하는 평판 디스플레이 장치.And said integrating circuit is an R-C circuit comprising a resistor and a capacitor. 제 1 항에 있어서,The method of claim 1, 상기 전압 지연 회로는 정전압유지수단을 더 포함하는 것을 특징으로 하는 평판 디스플레이 장치.The voltage delay circuit further comprises a constant voltage holding means. 제 2 항에 있어서,The method of claim 2, 상기 적분회로의 저항 및 커패시터 중 적어도 하나의 값을 가변할 수 있는 것을 특징으로 하는 평판 디스플레이 장치.And a value of at least one of a resistor and a capacitor of the integrating circuit.
KR1020000012775A 2000-03-14 2000-03-14 Voltage delay circuit in flat display device KR100660533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000012775A KR100660533B1 (en) 2000-03-14 2000-03-14 Voltage delay circuit in flat display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000012775A KR100660533B1 (en) 2000-03-14 2000-03-14 Voltage delay circuit in flat display device

Publications (2)

Publication Number Publication Date
KR20010091264A true KR20010091264A (en) 2001-10-23
KR100660533B1 KR100660533B1 (en) 2006-12-22

Family

ID=19655008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000012775A KR100660533B1 (en) 2000-03-14 2000-03-14 Voltage delay circuit in flat display device

Country Status (1)

Country Link
KR (1) KR100660533B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9265123B2 (en) 2011-10-07 2016-02-16 Rohm Co., Ltd. Controlling brightness of lamp in display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9265123B2 (en) 2011-10-07 2016-02-16 Rohm Co., Ltd. Controlling brightness of lamp in display device

Also Published As

Publication number Publication date
KR100660533B1 (en) 2006-12-22

Similar Documents

Publication Publication Date Title
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
KR100396463B1 (en) Method and apparatus for a load adaptive pad driver
US7812660B2 (en) Level shift circuit
US8120558B2 (en) Driving apparatus and driving method thereof
JPH10319368A (en) Driving device for display panel
KR100963310B1 (en) Control circuit for dc/dc converter
CN110619853B (en) Power converter with current matching
US7863946B2 (en) Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part
KR20230087564A (en) Shift registers, gate drive circuits and display panels
US11081036B1 (en) Slew rate enhancement circuit
JPH09222591A (en) Off voltage generating circuit
US20190385503A1 (en) Pixel circuit
US6753707B2 (en) Delay circuit and semiconductor device using the same
KR100660533B1 (en) Voltage delay circuit in flat display device
US6043970A (en) High voltage driving circuit reducing a transient current
US20040021491A1 (en) Apparatus for increasing slew rate
US11353909B2 (en) Operational amplifier, integrated circuit, and method for operating the same
US8120337B2 (en) Inverter driver and load driver including the same, and driving method thereof
KR20220138285A (en) Replica circuit and oscillator having the replica circuit
US6621322B2 (en) Voltage generating circuit, level shift circuit and semiconductor device
US5235520A (en) Integrated circuit having a function for generating a constant voltage
KR20040019966A (en) Data driver
US20100295835A1 (en) Voltage Boosting Circuit and Display Device Including the Same
US20090134922A1 (en) Start-up circuit for bias circuit
US10541679B1 (en) Pulse amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111115

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee