KR20010073825A - Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby - Google Patents

Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby Download PDF

Info

Publication number
KR20010073825A
KR20010073825A KR1020000002700A KR20000002700A KR20010073825A KR 20010073825 A KR20010073825 A KR 20010073825A KR 1020000002700 A KR1020000002700 A KR 1020000002700A KR 20000002700 A KR20000002700 A KR 20000002700A KR 20010073825 A KR20010073825 A KR 20010073825A
Authority
KR
South Korea
Prior art keywords
film
metal
aluminum
metal film
forming
Prior art date
Application number
KR1020000002700A
Other languages
Korean (ko)
Other versions
KR100363086B1 (en
Inventor
이종명
임현석
김병희
최길현
이상인
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000002700A priority Critical patent/KR100363086B1/en
Priority to US09/525,154 priority patent/US6391769B1/en
Publication of KR20010073825A publication Critical patent/KR20010073825A/en
Application granted granted Critical
Publication of KR100363086B1 publication Critical patent/KR100363086B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

PURPOSE: A method for forming a metal interconnection of a semiconductor device and a contact structure manufactured thereby are provided to selectively form a metal film for interconnection inside a groove in a uniform manner and provide a contact structure manufactured by the metal interconnection forming method. CONSTITUTION: An inter-layer dielectric is formed on a semiconductor substrate. A predetermined region of the inter-layer dielectric is etched to form an inter-layer dielectric pattern(105) having a recessed region. A barrier metal film(109) is formed on a front surface of the resultant on which the inter-layer dielectric pattern(105) is formed. A material film(111) is formed on the semiconductor substrate on which the barrier metal film is formed to expose the barrier metal film within the recessed region. An anti-nucleation layer(113) is formed by performing a native oxidation to the material film in vacuum condition. A metal film is formed to fill a region surrounded by the exposed barrier metal film. Before the barrier metal film is formed, a resistant metal layer is formed on the front surface of the resultant on which the inter-layer dielectric pattern is formed.

Description

반도체소자의 금속배선 형성방법 및 그에 의해 제조된 콘택 구조체{Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby}Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby

본 발명은 반도체 집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로에 관한 것으로, 특히 금속배선을 형성하는 방법 및 그에 의해 제조된 콘택 구조체에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit and a semiconductor integrated circuit manufactured thereby, and more particularly, to a method for forming a metal wiring and a contact structure manufactured thereby.

반도체소자는 트랜지스터, 저항 및 커패시터 등으로 구성되며, 이러한 반도체소자를 반도체기판 상에 구현하는 데 있어서 금속배선은 필수적으로 요구된다. 금속배선은 전기적인 신호를 전송시키는 역할을 하므로, 전기적인 저항이 낮아야 함은 물론 경제적이고 신뢰성이 높아야 한다. 이러한 금속배선에 적합한 물질로서 알루미늄막을 들 수 있다. 이에 따라, 지금까지 금속배선으로 알루미늄막이 널리 사용되고 있다.The semiconductor device is composed of a transistor, a resistor, a capacitor, and the like, and metal wiring is indispensable for implementing the semiconductor device on a semiconductor substrate. Since metal wiring plays a role in transmitting electrical signals, the electrical resistance must be low as well as economical and reliable. An aluminum film can be mentioned as a material suitable for such metal wiring. Accordingly, aluminum films have been widely used for metal wiring.

한편, 반도체소자의 집적도가 증가함에따라 금속배선의 폭 및 두께는 점점 감소하고, 콘택홀의 크기 또한 점점 감소하고 있다. 따라서, 콘택홀의 어스펙트 비율이 증가하여 콘택홀 내에 금속배선을 완전히 채우는 기술이 매우 중요해지고 있다. 큰 어스펙트 비율을 갖는 콘택홀 내에 금속배선을 완전히 채우기 위한 기술로서 선택적 CVD 공정이 제안된 바 있다. 선택적 CVD 공정은 금속막이 절연막 및 도전막 상에 성장되는 속도가 서로 다른 특성을 이용한 것이다. 예를 들면, 반도체기판 상에 형성된 층간절연막을 패터닝하여 상기 층간절연막 및 반도체기판 사이에 개재된 하부배선의 소정영역을 노출시키는 복수개의 콘택홀들을 형성한 다음, 상기 콘택홀 내부에 선택적 CVD 공정을 사용하여 금속 플러그를 형성할 수 있다. 이때, 상기 복수개의 콘택홀들중 적어도 하나의 콘택홀이 다른 콘택홀과 서로 다른 깊이를 갖는 경우에, 콘택홀들의 직경들이 동일할지라도 모든 콘택홀들 내에 상기 층간절연막의 표면과 동일한 높이를 갖는 금속 플러그들을 형성하기가 어렵다. 다시 말해서, 가장 깊은 콘택홀을 완전히 채우는 금속 플러그를 형성하면, 얕은 콘택홀 내에는 층간절연막의 표면보다 높은 돌출부를 갖는 금속 플러그가 형성된다. 따라서,종래의 선택적 CVD 공정을 사용하여 서로 다른 깊이를 갖는 복수개의 콘택홀들 내에 상부면의 높이가 동일한 금속 플러그를 형성하기가 어렵다.On the other hand, as the degree of integration of semiconductor devices increases, the width and thickness of metal wirings are gradually decreasing, and the size of contact holes is gradually decreasing. Therefore, the aspect ratio of the contact hole increases, and the technology of completely filling the metal wiring in the contact hole has become very important. A selective CVD process has been proposed as a technique for completely filling metal interconnects in contact holes having a large aspect ratio. The selective CVD process utilizes different characteristics in which the metal film grows on the insulating film and the conductive film. For example, by forming an interlayer insulating film formed on the semiconductor substrate, a plurality of contact holes are formed to expose a predetermined region of the lower interconnection interposed between the interlayer insulating film and the semiconductor substrate, and then a selective CVD process is performed inside the contact hole. Can be used to form metal plugs. In this case, when at least one contact hole of the plurality of contact holes has a different depth from other contact holes, even if the diameters of the contact holes are the same, all contact holes have the same height as the surface of the interlayer insulating film. It is difficult to form metal plugs. In other words, when the metal plug that completely fills the deepest contact hole is formed, a metal plug having a protrusion higher than the surface of the interlayer insulating film is formed in the shallow contact hole. Therefore, it is difficult to form a metal plug having the same height of the top surface in a plurality of contact holes having different depths using conventional selective CVD processes.

또한, 반도체소자의 집적도가 증가함에따라 트랜지스터의 소오스/드레인 영역의 접합깊이가 점점 감소하고 있다. 따라서, 금속배선으로 사용되는 알루미늄막이 소오스/드레인 영역을 침투하여(penetrating) 반도체기판까지 확산하는 접합 스파이킹(junction spiking) 현상이 발생한다. 이에 따라, 최근에 알루미늄막과 소오스/드레인 영역 사이에 장벽금속막(barrier metal layer)을 개재시키어 알루미늄막 내의 알루미늄 원자들과 소오스/드레인 영역 내의 실리콘 원자들이 상호 반응하는 현상을 억제시키는 방법이 널리 사용되고 있다. 이때, 장벽금속막은 콘택홀이 형성된 결과물 전면에 형성된다. 따라서, 반도체기판 전면에 장벽금속막이 존재하기 때문에 콘택홀 내부에만 선택적으로 금속배선을 형성하는 것이 불가능하다.In addition, as the degree of integration of semiconductor devices increases, the junction depth of the source / drain regions of the transistors decreases. Therefore, a junction spiking phenomenon occurs in which the aluminum film used as the metal wiring penetrates the source / drain region and diffuses to the semiconductor substrate. Accordingly, recently, a method of suppressing the interaction of aluminum atoms in the aluminum film and silicon atoms in the source / drain regions by interposing a barrier metal layer between the aluminum film and the source / drain regions is widely used. It is used. At this time, the barrier metal film is formed on the entire surface of the resultant contact hole. Therefore, since the barrier metal film exists on the entire surface of the semiconductor substrate, it is impossible to selectively form the metal wiring only inside the contact hole.

본 발명의 목적은 콘택홀 또는 그루브(groove) 내부에 배선용 금속막을 선택적으로 균일하게 형성시킬 수 있는 금속배선 형성방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a metal wiring forming method capable of selectively and uniformly forming a metal film for wiring in a contact hole or groove.

본 발명의 다른 목적은 상기 금속배선 형성방법에 의해 제조된 콘택 구조체를 제공하는 데 있다.Another object of the present invention is to provide a contact structure manufactured by the metallization forming method.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다.1 to 5 are cross-sectional views illustrating a method for forming metal wiring according to an embodiment of the present invention.

도 6 내지 도 9는 본 발명의 다른 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다.6 to 9 are cross-sectional views illustrating a method for forming metal wirings according to another embodiment of the present invention.

도 10은 본 발명에 사용되는 물리적증착장비 또는 화학기상증착 장비의 개략도이다.10 is a schematic diagram of physical vapor deposition equipment or chemical vapor deposition equipment used in the present invention.

도 11, 도 12a, 도 12b 및 도 13은 본 발명의 또 다른 실시예에 따른 금속배선 형성방법 및 본 발명에 따른 콘택 구조체를 설명하기 위한 단면도들이다.11, 12A, 12B and 13 are cross-sectional views illustrating a method for forming a metal wiring according to still another embodiment of the present invention and a contact structure according to the present invention.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 본 발명은 먼저 반도체기판 상에 층간절연막을 형성한다. 다음에, 상기 층간절연막의 소정영역을 식각함으로써 리세스 영역(recess region)을 갖는 층간절연막 패턴을 형성한다.According to an embodiment of the present invention for achieving the above object, the present invention first forms an interlayer insulating film on a semiconductor substrate. Next, an interlayer insulating film pattern having a recess region is formed by etching a predetermined region of the interlayer insulating film.

여기서, 상기 리세스 영역은 상기 반도체기판의 소정영역을 노출시키는 콘택홀(contact hole)이거나 상기 층간절연막의 두께보다 얕게 형성된 그루브(groove)일 수도 있다. 상기 콘택홀은 금속 콘택홀이거나 다층 금속배선 기술(multi-layered metal interconnection technology)에 사용되는 비아홀일 수도 있다. 상기 리세스 영역이 그루브인 경우에는 다마신(damascene)공정에 해당한다.The recess region may be a contact hole exposing a predetermined region of the semiconductor substrate or a groove formed to be shallower than the thickness of the interlayer insulating layer. The contact hole may be a metal contact hole or a via hole used in multi-layered metal interconnection technology. When the recess area is a groove, it corresponds to a damascene process.

이어서, 상기 층간절연막 패턴이 형성된 결과물 전면에 장벽금속막, 예컨대 타이타늄 질화막(TiN)을 형성한다. 여기서, 상기 리세스 영역이 반도체기판의 소정영역, 예컨대 트랜지스터의 소오스/드레인 영역을 노출시키는 금속 콘택홀일 경우에는 장벽금속막을 형성하기 전에 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막(ohmic metal layer)을 형성하여야 한다.Subsequently, a barrier metal film such as titanium nitride (TiN) is formed on the entire surface of the resultant layer on which the interlayer insulating film pattern is formed. Here, when the recess region is a metal contact hole exposing a predetermined region of the semiconductor substrate, for example, a source / drain region of a transistor, an ohmic metal layer is formed on the entire surface of the resultant layer before the barrier metal layer is formed. Should be formed.

다음에, 상기 장벽금속막을 필요에 따라 소정의 온도에서 열처리하여 장벽금속막의 그레인 경계부분(grain boundary region)을 산소원자로 채운다. 여기서, 상기 장벽금속막을 열처리하는 이유는 반도체기판의 실리콘원자들이 상기 장벽금속막을 통하여 확산되는 것을 방지하기 위함이다.Next, the barrier metal film is heat-treated at a predetermined temperature as needed to fill the grain boundary regions of the barrier metal film with oxygen atoms. The reason for the heat treatment of the barrier metal film is to prevent the silicon atoms of the semiconductor substrate from diffusing through the barrier metal film.

이어서, 리세스되지 않은 영역(non-recessed region) 상에 형성된 장벽금속막 상에만 금속증착 방지막(anti-nucleation layer), 예컨대 절연체막을 선택적으로 형성함으로써, 상기 리세스 영역의 측벽 및 바닥에 형성된 장벽금속막을 노출시킨다. 절연체막을 형성하는 이유는 후속공정에서 형성되는 금속배선을 리세스 영역 내부에만 선택적으로 형성하기 위함이다. 즉, 금속배선에 사용되는 금속막을 화학기상증착(CVD) 공정으로 형성할 경우에 금속막이 절연체막 상에 증착되지 않는 성질을 이용하기 위함이다. 상기 절연체막은 금속산화막, 금속질화막, 실리콘탄화막(SiC), 붕소질화막(BN), 실리콘질화막(SiN), TaSiO막 및 TiSiO막으로 이루어진 일 군중 선택된 어느 하나인 것이 바람직하다.Subsequently, an anti-nucleation layer such as an insulator film is selectively formed only on the barrier metal film formed on the non-recessed region, thereby forming a barrier formed on the sidewall and the bottom of the recessed region. The metal film is exposed. The reason for forming the insulator film is to selectively form the metal wiring formed in the subsequent process only in the recess region. That is, in order to use the property that the metal film is not deposited on the insulator film when the metal film used for the metal wiring is formed by a chemical vapor deposition (CVD) process. The insulator film is preferably any one selected from the group consisting of a metal oxide film, a metal nitride film, a silicon carbide film (SiC), a boron nitride film (BN), a silicon nitride film (SiN), a TaSiO film, and a TiSiO film.

상기 금속산화막은 산화성이 우수한 물질막, 즉 금속막을 상기 리세스되지 않은 영역 상에 형성된 장벽금속막 상에만 선택적으로 형성한 후, 상기 금속막을 대기중에 노출시키거나 산소 플라즈마에 노출시키어 형성할 수 있다. 또한, 상기 금속산화막은 산화성이 우수한 금속막이 형성된 결과물을 로(furnace) 내에 로딩시키어 산화시키는 방법, 즉 로 열처리 공정(furnace annealing process)으로 형성할 수도 있다. 이에 더하여, 상기 금속산화막은 산화성이 우수한 금속막이 형성된 결과물을 소정의 진공도를 갖는 공간 내에서 자연적으로 산화시키어 형성할 수도 있다.The metal oxide film may be formed by selectively forming a material film having excellent oxidizing property, that is, a metal film only on the barrier metal film formed on the unrecessed region, and then exposing the metal film to the atmosphere or to an oxygen plasma. . In addition, the metal oxide film may be formed by a method in which a resultant metal film having an excellent oxidizing property is formed in a furnace to be oxidized, that is, a furnace annealing process. In addition, the metal oxide film may be formed by naturally oxidizing a product in which a metal film having excellent oxidation property is formed in a space having a predetermined degree of vacuum.

금속질화막, 예컨대 알루미늄 질화막은 알루미늄막을 상기 리세스되지 않은 영역 상에 형성된 장벽금속막 상에만 선택적으로 형성한 후, 상기 알루미늄막을 질소 또는 암모니아 플라즈마에 노출시키거나 암모니아 및/또는 질소 분위기에서 급속열처리하여 형성할 수 있다.A metal nitride film, such as an aluminum nitride film, is formed by selectively forming an aluminum film only on the barrier metal film formed on the unrecessed region, and then exposing the aluminum film to nitrogen or ammonia plasma or by rapid heat treatment in an ammonia and / or nitrogen atmosphere. Can be formed.

또 다른 방법으로, 상기 금속증착 방지막, 즉 금속산화막은 장벽금속막이 형성된 결과물 상에 금속 콘택홀 내부의 장벽금속막을 노출시키는 금속막을 형성한 다음, 상기 금속막이 형성된 결과물을 열처리하여 형성할 수 있다. 이때, 상기 열처리 공정은 장벽금속막을 형성한 직후에 실시하는 열처리 공정과 동일하다. 따라서, 장벽금속막을 형성한 직후에 실시하는 산소스터핑 공정을 생략할 수 있다. 여기서, 상기 장벽금속막 및 콘택홀 내의 장벽금속막을 노출시키는 금속막은 인시투 공정으로 형성하는 것이 바람직하다.As another method, the metal deposition prevention film, that is, the metal oxide film may be formed by forming a metal film exposing the barrier metal film inside the metal contact hole on the resultant product on which the barrier metal film is formed, and then heat treating the resultant product on which the metal film is formed. In this case, the heat treatment step is the same as the heat treatment step performed immediately after the barrier metal film is formed. Therefore, the oxygen stuffing step performed immediately after the barrier metal film is formed can be omitted. Here, the barrier metal film and the metal film exposing the barrier metal film in the contact hole are preferably formed by an in-situ process.

상기 금속산화막을 형성하기 위한 금속막은 알루미늄막, 구리막, 은막, 금막, 텅스텐막, 몰리브데늄막, 탄탈륨막, 지르코늄막(Zr), 스트론티움막(Sr), 마스네슘막(Mg), 바리움막(Ba), 칼슘막(Ca), 세리움막(Ce), 이트리움막(Y), 크롬막(Cr), 코발트막(Co), 니켈막(Ni) 또는 타이타늄막으로 형성하는 것이 바람직하다. 또한, 상기 금속막은 알루미늄, 은, 금, 텅스텐, 몰리브데늄, 및 탄탈륨으로 이루어진 일 군중 선택된 어느 하나의 원소와, 구리, 실리콘, 게르마늄, 타이타늄, 및 마그네슘으로 이루어진 일 군중 적어도 하나 이상의 원소를 함유하는 금속 합금막(metal alloy film)인 것이 바람직하다.The metal film for forming the metal oxide film is aluminum film, copper film, silver film, gold film, tungsten film, molybdenum film, tantalum film, zirconium film (Zr), strontium film (Sr), magnesium film (Mg), It is preferable to form a barium film (Ba), calcium film (Ca), cerium film (Ce), yttrium film (Y), chromium film (Cr), cobalt film (Co), nickel film (Ni) or titanium film. Do. In addition, the metal film contains at least one element selected from the group consisting of aluminum, silver, gold, tungsten, molybdenum, and tantalum, and at least one element composed of copper, silicon, germanium, titanium, and magnesium. It is preferable that it is a metal alloy film.

상기 금속막은 스퍼터링 공정, 화학기상증착 공정, 또는 도금 공정(plating process)으로 형성할 수 있다. 상기 화학기상증착 공정은 상기 금속막이 리세스 영역 내의 장벽금속막 상에 형성되는 것을 방지하기 위하여 표면반응 제한영역 (surface reaction limited region)이 아닌 대량이동 영역(mass transported region)에 해당하는 온도 범위 및 5 Torr 이상의 고압에서 실시하는 것이 바람직하다. 그리고, 운송가스(carrier gas) 및 환원가스로는 각각 아르곤 가스 및 수소 가스를 사용하는 것이 바람직하다. 상기 수소가스는 또한 운송가스로도 사용될 수 있다.The metal film may be formed by a sputtering process, a chemical vapor deposition process, or a plating process. The chemical vapor deposition process includes a temperature range corresponding to a mass transported region rather than a surface reaction limited region to prevent the metal film from being formed on the barrier metal film in the recess region. It is preferable to carry out at a high pressure of 5 Torr or more. In addition, it is preferable to use argon gas and hydrogen gas as carrier gas and reducing gas, respectively. The hydrogen gas can also be used as a transport gas.

또한, 상기 금속막을 형성하기 위한 스퍼터링 공정은 리세스 영역 내에 금속증착 방지막이 형성되는 것을 방지하기 위하여 타게트(target)로부터 스퍼터된(sputtered) 원자들이 직진성을 잃도록 실시하는 것이 바람직하다. 즉, 상기 금속증착 방지막을 형성하기 위한 스퍼터링 공정은 빈약한 단차도포성(poor step coverage)을 얻기 위하여 콜리메이터(collimator)가 장착되지 않은 직류 마그네트론 스퍼터(sputter)를 사용하여 수mTorr의 높은 압력에서 실시하는 것이 바람직하다.In addition, the sputtering process for forming the metal film is preferably performed so that the atoms sputtered from the target lose the straightness in order to prevent the metal deposition prevention film from being formed in the recess region. That is, the sputtering process for forming the metal deposition prevention film is carried out at a high pressure of several mTorr using a direct-current magnetron sputter without a collimator to obtain poor pore step coverage. It is desirable to.

한편, 상기 금속증착 방지막은 반응성 스퍼터링 공정으로 직접 형성할 수도 있다. 이때, 금속 산화막은 산소 반응성 스퍼터링 공정(O2reactive sputtering process)으로 형성하고, 금속 질화막, 즉 알루미늄 질화막은 질소 반응성 스퍼터링 공정으로 형성한다.Meanwhile, the metal deposition prevention film may be directly formed by a reactive sputtering process. At this time, the metal oxide film is formed by oxygen-reactive sputtering process (O 2 reactive sputtering process), and the metal nitride film, or an aluminum nitride film is formed by nitrogen-reactive sputtering process.

상술한 바와 같이 리세스 영역 내에 형성된 장벽금속막을 노출시키는 금속증착방지막은 절연체막 특성을 가지므로 리세스 영역 내에 금속막, 예컨대 알루미늄막 또는 구리막 등을 선택적으로 형성할 수 있다. 이는, 절연체막인 금속증착 방지막 상에 금속 핵이 형성되는 데 걸리는 시간이 금속막인 장벽금속막 상에 금속 핵이 형성되는 데 걸리는 시간에 비하여 수십 배 또는 수 백배 이상 길기 때문이다.As described above, since the metal deposition prevention film exposing the barrier metal film formed in the recess region has an insulator film characteristic, a metal film such as an aluminum film or a copper film may be selectively formed in the recess region. This is because the time taken for the metal nucleus to be formed on the metal deposition prevention film, which is an insulator film, is tens of times or several hundred times longer than the time taken for the metal nucleus to be formed on the barrier metal film, which is a metal film.

계속해서, 상기 노출된 장벽금속막에 의하여 둘러싸여진 영역을 채우는 금속 플러그, 예컨대 알루미늄 플러그를 선택적 MOCVD(selective metal organic CVD) 공정으로 형성한다. 상기 금속 플러그는 알루미늄 이외에 구리 또는 텅스텐으로 형성할 수도 있다. 상기 알루미늄 플러그는 알루미늄을 함유하는 전구체(precursor)를 사용하는 선택적 MOCVD 공정으로 형성하는 것이 바람직하다. 상기 알루미늄 플러그를 형성하기 위한 선택적 MOCVD 공정은 알루미늄의 표면반응 제한 영역(surfacereaction limited region)에 해당하는 온도 범위, 예컨대 300℃ 이하에서 실시되는 것이 바람직하다.Subsequently, a metal plug, such as an aluminum plug, that fills the area surrounded by the exposed barrier metal film is formed by a selective metal organic CVD (MOCVD) process. The metal plug may be formed of copper or tungsten in addition to aluminum. The aluminum plug is preferably formed by a selective MOCVD process using a precursor containing aluminum. The selective MOCVD process for forming the aluminum plug is preferably carried out at a temperature range corresponding to a surfacereaction limited region of aluminum, such as 300 ° C. or less.

상기 알루미늄을 함유하는 전구체로는 트리메틸 알루미늄(Tri Methyl Aluminum; (CH3)3Al), 트리에틸 알루미늄(Tri Ethyl Aluminum; (C2H5)3Al), 트리이소 부틸 알루미늄(Tri Iso Butyl Aluminum; ((CH3)2CHCH2)3Al), 다이메틸 알루미늄 하이드라이드(Di Methyl Aluminum Hydride; (CH3)2AlH), 다이메틸 에틸 아민 알란(Di Methyl Ethyl Amine Alane; (CH3)2C2H5N:AlH3), 알킬 피로리딘 알란(Alkyl Pyrroridine Alane; R(C4H8)N:AlH3), 및 트리터셔리 부틸 알루미늄(Tri Tertiary Butyl Aluminum; ((CH3)3C)3Al)으로 이루어진 일 군중 선택된 어느 하나를 사용하는 것이 바람직하다. 여기서, 상기 알킬 피로리딘 알란(R(C4H8)N:AlH3)의 R은 수소 또는 CnH2n+1의 알킬기(alkyl)를 나타낸다. 특히, 상기 R이 메틸(CH3)인 경우에 상기 알킬 피로리딘 알란은 메틸 피로리딘 알란(Methyl Pyrroridine Alane; MPA)에 해당한다. 상기 알킬 피로리딘 알란(Alkyl Pyrroridine Alane)은 다이메틸 에틸 아민 알란(DMEAA)에 비하여 매우 안정적인 전구체이다.Precursors containing aluminum include Tri Methyl Aluminum (CH 3 ) 3 Al, Tri Ethyl Aluminum (C 2 H 5 ) 3 Al, and Tri Iso Butyl Aluminum ((CH 3 ) 2 CHCH 2 ) 3 Al), Di Methyl Aluminum Hydride; (CH 3 ) 2 AlH, Di Methyl Ethyl Amine Alane; (CH 3 ) 2 C 2 H 5 N: AlH 3 ), Alkyl Pyrroridine Alane; R (C 4 H 8 ) N: AlH 3 ), and Tri Tertiary Butyl Aluminum; ((CH 3 ) 3 C) It is preferable to use one selected from the group consisting of 3 Al). Here, R of the alkyl pyriridine allan (R (C 4 H 8 ) N: AlH 3 ) represents hydrogen or an alkyl group of C n H 2n + 1 . In particular, when R is methyl (CH 3 ), the alkyl pyriridine alan corresponds to methyl pyriridine alane (MPA). Alkyl Pyrroridine Alane is a very stable precursor compared to dimethyl ethyl amine allan (DMEAA).

좀 더 구체적으로, 상기 알킬 피로리딘 알란의 알루미늄 원자와 질소 원자 사이의 결합력은 상기 다이메틸 에틸 아민 알란(DMEAA)의 알루미늄 원자와 질소 원자 사이의 결합력보다 강하다. 따라서, 상기 알킬 피로리딘 알란은 상기 다이메틸 에틸 아민 알란(DMEAA)에 비하여 상온에서 보관하기가 용이하므로, 우수한 공정의재현성을 얻을 수 있다. 상기 알루미늄 플러그를 형성하기 위한 선택적 MOCVD 공정은 아르곤 가스 및 수소 가스를 각각 운송가스 및 환원가스로 사용하는 것이 바람직하다.More specifically, the bonding force between the aluminum atom and the nitrogen atom of the alkyl pyridine allan is stronger than the bonding force between the aluminum atom and the nitrogen atom of the dimethyl ethyl amine allan (DMEAA). Therefore, since the alkyl pyridine alan is easier to store at room temperature than the dimethyl ethyl amine alan (DMEAA), excellent reproducibility of the process can be obtained. In the selective MOCVD process for forming the aluminum plug, argon gas and hydrogen gas are preferably used as a transport gas and a reducing gas, respectively.

상기 금속 플러그를 형성하기 전에 상기 노출된 장벽금속막 표면에 선택적으로 금속 라이너(liner)를 형성할 수도 있다. 상기 금속 라이너는 알루미늄, 구리, 은, 금, 텅스텐, 몰리브데늄, 및 탄탈륨으로 이루어진 일 군중 선택된 어느 하나로 이루어진 금속막으로 형성하는 것이 바람직하다. 또한, 상기 금속 라이너는 알루미늄, 은, 금, 텅스텐, 몰리브데늄, 및 탄탈륨으로 이루어진 일 군중 선택된 어느 하나의 원소와, 구리, 실리콘, 게르마늄, 타이타늄, 및 마그네슘으로 이루어진 일 군중 적어도 하나 이상의 원소를 함유하는 금속 합금막(metal alloy film)으로 형성할 수도 있다.Prior to forming the metal plug, a metal liner may be selectively formed on the exposed barrier metal film surface. The metal liner is preferably formed of a metal film made of any one selected from aluminum, copper, silver, gold, tungsten, molybdenum, and tantalum. The metal liner may include at least one element selected from the group consisting of aluminum, silver, gold, tungsten, molybdenum, and tantalum, and at least one element composed of copper, silicon, germanium, titanium, and magnesium. It can also be formed from a metal alloy film containing.

상기 금속 라이너, 예컨대 구리 라이너는 선택적 CVD 공정, 예컨대 선택적 MOCVD 공정으로 형성하는 것이 바람직하다. 상기 구리 라이너를 형성하기 위한 선택적 MOCVD 공정은 구리 원자를 함유하는 금속 소오스, 예컨대 Cu+1(hfac)TMVS를 사용하여 실시하는 것이 바람직하다. 상기 구리 라이너를 형성하면, 후속 열처리 공정을 실시할 때 금속 플러그와 구리 라이너가 혼합되어 구리가 첨가된 금속배선을 형성할 수 있다. 따라서, 금속배선의 신뢰성, 예컨대 전자천이(electromigration) 특성을 향상시킨다.The metal liner, such as copper liner, is preferably formed by a selective CVD process, such as a selective MOCVD process. The selective MOCVD process for forming the copper liner is preferably carried out using a metal source containing copper atoms, such as Cu +1 (hfac) TMVS. When the copper liner is formed, the metal plug and the copper liner may be mixed to form a metal wire to which copper is added during the subsequent heat treatment process. Therefore, the reliability of the metal wiring, for example, the electron migration characteristic is improved.

한편, 상기 금속 플러그, 즉 알루미늄 플러그가 과다하게 성장된 경우 금속 플러그의 표면에 뾰족한 돌출부가 형성될 수 있다. 이는, 알루미늄막이 FCC(facecentered cubic) 구조를 갖기 때문이다. 따라서, 상기 금속 플러그가 과다하게 성장된 경우에 스퍼터 식각공정 또는 화학기계적 연마(CMP) 공정으로 금속 플러그를 평탄화시키는 것이 바람직하다. 지금까지 소개된 공정은 다마신 배선을 형성하는 공정에 관한 것이다. 필요에 따라 상기 평탄화된 금속 플러그를 덮는 금속막, 예컨대 알루미늄막, 텅스텐막, 구리막 또는 알루미늄 합금막을 추가로 형성하여 금속배선을 형성할 수도 있다.On the other hand, when the metal plug, that is, the aluminum plug is excessively grown, a sharp protrusion may be formed on the surface of the metal plug. This is because the aluminum film has a FCC (facecentered cubic) structure. Therefore, when the metal plug is excessively grown, it is preferable to planarize the metal plug by a sputter etching process or a chemical mechanical polishing (CMP) process. The process introduced so far relates to a process for forming damascene wiring. If necessary, a metal film may be further formed to cover the planarized metal plug, for example, an aluminum film, a tungsten film, a copper film, or an aluminum alloy film.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면, 본 발명은 상기한 본 발명의 일 실시예와 동일한 방법으로 리세스 영역을 구비하는 층간절연막 패턴, 장벽금속막 패턴, 및 금속증착 방지막을 형성함으로써, 리세스 영역의 측벽 및 바닥에 형성된 장벽금속막을 노출시킨다. 또한, 본 발명의 일 실시예와 마찬가지로 상기 장벽금속막을 형성하기 전에 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막을 형성할 수도 있으며, 상기 장벽금속막을 형성한 후에 장벽금속막을 열처리할 수도 있다.According to another embodiment of the present invention for achieving the above object, the present invention provides an interlayer insulating film pattern, a barrier metal film pattern, and a metal deposition prevention film having a recessed region in the same manner as the above-described embodiment of the present invention. By forming, the barrier metal film formed in the side wall and the bottom of the recess region is exposed. In addition, as in the exemplary embodiment of the present invention, a resistive metal film may be formed on the entire surface of the resultant layer on which the interlayer insulating film pattern is formed before the barrier metal film is formed, or the barrier metal film may be heat treated after the barrier metal film is formed.

다음에, 상기 노출된 장벽금속막 표면에 금속 라이너(metal liner)를 선택적으로 형성한다. 여기서, 상기 금속 라이너는 단일 금속 라이너(single metal liner)이거나 제1 및 제2 금속 라이너가 순차적으로 형성된 2중 금속 라이너(double metal liner)일 수도 있다.Next, a metal liner is selectively formed on the exposed barrier metal film surface. The metal liner may be a single metal liner or a double metal liner in which first and second metal liners are sequentially formed.

상기 단일 금속 라이너는 구리, 알루미늄, 은, 금, 텅스텐, 몰리브데늄, 및 탄탈륨으로 이루어진 일 군중 선택된 어느 하나로 이루어진 금속막으로 형성하는 것이 바람직하다. 또한, 상기 단일 금속 라이너는 알루미늄, 은, 금, 텅스텐, 몰리브데늄, 및 탄탈륨으로 이루어진 일 군중 선택된 어느 하나의 원소와, 구리, 실리콘, 게르마늄, 타이타늄, 및 마그네슘으로 이루어진 일 군중 적어도 하나 이상의 원소를 함유하는 금속 합금막으로 형성할 수도 있다.The single metal liner is preferably formed of a metal film made of any one selected from copper, aluminum, silver, gold, tungsten, molybdenum, and tantalum. In addition, the single metal liner may be any one selected from the group consisting of aluminum, silver, gold, tungsten, molybdenum, and tantalum, and at least one element consisting of copper, silicon, germanium, titanium, and magnesium. It can also be formed from a metal alloy film containing.

상기 2중 금속 라이너를 구성하는 제1 및 제2 금속 라이너는 각각 구리 라이너 및 알루미늄 라이너인 것이 바람직하다. 상기 구리 라이너는 구리를 함유하는 전구체, 예컨대 Cu+1(hfac)TMVS를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성하고, 상기 알루미늄 라이너는 알루미늄을 함유하는 전구체를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성한다. 여기서, 상기 구리 라이너 및 상기 알루미늄 라이너는 각각 구리의 표면반응 제한 영역에 해당하는 온도범위 및 알루미늄의 표면반응 제한 영역에 해당하는 온도범위에서 형성하는 것이 바람직하다.Preferably, the first and second metal liners constituting the double metal liner are copper liners and aluminum liners, respectively. The copper liner is formed by a selective MOCVD process using a copper containing precursor such as Cu +1 (hfac) TMVS as the metal source, and the aluminum liner is a selective MOCVD process using a precursor containing aluminum as the metal source. Form. Here, the copper liner and the aluminum liner is preferably formed in a temperature range corresponding to the surface reaction restriction region of copper and a temperature range corresponding to the surface reaction restriction region of aluminum, respectively.

상기 알루미늄을 함유하는 전구체로는 트리메틸 알루미늄(Tri Methyl Aluminum; (CH3)3Al), 트리에틸 알루미늄(Tri Ethyl Aluminum; (C2H5)3Al), 트리이소 부틸 알루미늄(Tri Iso Butyl Aluminum; ((CH3)2CHCH2)3Al), 다이메틸 알루미늄 하이드라이드(Di Methyl Aluminum Hydride; (CH3)2AlH), 다이메틸 에틸 아민 알란(Di Methyl Ethyl Amine Alane; (CH3)2C2H5N:AlH3), 알킬 피로리딘 알란(Alkyl Pyrroridine Alane; R(C4H8)N:AlH3), 및 트리터셔리 부틸 알루미늄(Tri Tertiary Butyl Aluminum; ((CH3)3C)3Al)으로 이루어진 일 군중 선택된 어느 하나를 사용하는 것이 바람직하다.Precursors containing aluminum include Tri Methyl Aluminum (CH 3 ) 3 Al, Tri Ethyl Aluminum (C 2 H 5 ) 3 Al, and Tri Iso Butyl Aluminum ((CH 3 ) 2 CHCH 2 ) 3 Al), Di Methyl Aluminum Hydride; (CH 3 ) 2 AlH, Di Methyl Ethyl Amine Alane; (CH 3 ) 2 C 2 H 5 N: AlH 3 ), Alkyl Pyrroridine Alane; R (C 4 H 8 ) N: AlH 3 ), and Tri Tertiary Butyl Aluminum; ((CH 3 ) 3 C) It is preferable to use one selected from the group consisting of 3 Al).

이어서, 상기 금속 라이너가 형성된 결과물 상에 금속막, 예컨대 알루미늄막, 텅스텐막, 구리막, 또는 알루미늄 합금막을 화학기상증착 공정 및 스퍼터링 공정의 조합을 통하여 형성한다. 다음에, 상기 금속막을 350℃ 내지 500℃의 온도에서 리플로우시키어 상기 금속 라이너에 의하여 둘러싸여진 영역을 완전히 채우는 평탄화된 금속막을 형성한다. 이때, 상기 평탄화된 금속막은 리플로우 공정시 상기 금속 라이너, 예컨대 구리 라이너와 상기 금속막이 서로 혼합된 금속 합금막으로 변한다. 따라서, 금속 배선의 신뢰성, 즉 전자천이(electromigration) 특성을 개선시킬 수 있다.Subsequently, a metal film, such as an aluminum film, a tungsten film, a copper film, or an aluminum alloy film, is formed on the resultant on which the metal liner is formed through a combination of a chemical vapor deposition process and a sputtering process. Next, the metal film is reflowed at a temperature of 350 ° C. to 500 ° C. to form a planarized metal film that completely fills the area surrounded by the metal liner. In this case, the planarized metal film is changed into a metal alloy film in which the metal liner, for example, the copper liner and the metal film are mixed with each other during the reflow process. Therefore, the reliability of the metal wiring, that is, the electron migration characteristic can be improved.

한편, 상술한 본 발명의 일 실시예 또는 다른 실시예에 있어서, 상기 콘택홀이 하부 금속배선을 노출시키는 비아홀인 경우에는 상기 비아홀이 형성된 반도체기판 전면에 웨팅막 및 장벽금속막중 적어도 하나를 형성한다.Meanwhile, in the above-described embodiments of the present invention, when the contact hole is a via hole exposing the lower metal wiring, at least one of a wetting film and a barrier metal film is formed on the entire surface of the semiconductor substrate on which the via hole is formed. .

이어서, 상기 웨팅막 및 장벽금속막중 적어도 하나가 형성된 반도체기판 상에 비아홀 내부를 노출시키는 금속증착 방지막을 형성하고, 상기 노출된 비아홀 내부를 채우는 상부 금속배선을 형성한다. 여기서, 상기 하부 금속배선이 텅스텐막으로 형성되고, 상부 금속배선이 알루미늄막 또는 알루미늄 합금막으로 형성된 경우에는 적어도 장벽금속막을 필수적으로 형성하는 것이 바람직하다. 이는, 텅스텐막과 알루미늄막이 서로 반응하는 경우에 비아 저항이 증가하는 등의 콘택 불량(contact fail)이 발생하기 때문이다. 상기 웨팅막은 타이타늄막 또는 탄탈륨막으로 형성하는 것이 바람직하다.Subsequently, a metal deposition prevention layer exposing the inside of the via hole is formed on the semiconductor substrate on which at least one of the wetting layer and the barrier metal layer is formed, and an upper metal wiring is formed to fill the exposed via hole. Here, when the lower metal wiring is formed of a tungsten film and the upper metal wiring is formed of an aluminum film or an aluminum alloy film, at least a barrier metal film is preferably formed. This is because contact failure, such as an increase in via resistance, occurs when the tungsten film and the aluminum film react with each other. The wetting film is preferably formed of a titanium film or tantalum film.

상기 상부 금속배선은 금속증착 방지막이 형성된 결과물의 비아홀 내에 상술한 본 발명의 일 실시예 또는 다른 실시예에서 설명한 방법과 동일한 방법으로 금속 라이너 및/또는 금속 플러그를 형성하고, 그 결과물 전면에 알루미늄막 또는 알루미늄 합금막과 같은 금속막을 PVD 방법으로 형성하고, 금속막이 형성된 결과물을 리플로우시키어 형성한다.The upper metal wiring may form a metal liner and / or a metal plug in the same method as described in the above-described embodiment or another embodiment of the present invention in the via hole of the resultant metal deposition prevention film, and the aluminum film on the front of the resultant product. Alternatively, a metal film, such as an aluminum alloy film, is formed by the PVD method, and the resulting product on which the metal film is formed is formed by reflowing.

상기 다른 목적을 달성하기 위하여 본 발명은 반도체기판 상에 형성된 제1 도전층과, 상기 제1 도전층이 형성된 반도체기판 전면에 형성되고 상기 제1 도전층의 소정영역을 노출시키는 층간절연막 패턴과, 상기 층간절연막 패턴의 상부면 상에 형성되고 상기 콘택홀 내부를 노출시키는 금속증착 방지막과, 상기 금속증착 방지막 상에 형성되고 상기 콘택홀 내부를 채우는 제2 도전층을 포함하는 콘택 구조체를 제공한다.In order to achieve the above another object, the present invention provides a semiconductor device comprising: a first conductive layer formed on a semiconductor substrate, an interlayer insulating film pattern formed on an entire surface of the semiconductor substrate on which the first conductive layer is formed, and exposing a predetermined region of the first conductive layer; A contact structure includes a metal deposition prevention layer formed on an upper surface of the interlayer insulating layer pattern and exposing the inside of the contact hole, and a second conductive layer formed on the metal deposition prevention layer and filling the contact hole.

상기 금속증착 방지막은 산화막 또는 질화막과 같은 절연체막이다. 상기 산화막은 금속산화막 또는 실리콘산화막에 해당하고, 상기 질화막은 금속질화막 또는 실리콘질화막에 해당한다. 상기 금속산화막은 산화성이 우수한 금속막이 산화된 물질막, 예컨대 알루미늄 산화막, 타이타늄 산화막, 탄탈륨 산화막, 이트륨 산화막, 지르코늄 산화막, 크롬 산화막, 코발트 산화막, 또는 니켈 산화막이다. 또한, 상기 금속질화막은 알루미늄 질화막과 같은 절연체막일 수도 있다.The metal deposition prevention film is an insulator film such as an oxide film or a nitride film. The oxide film corresponds to a metal oxide film or a silicon oxide film, and the nitride film corresponds to a metal nitride film or a silicon nitride film. The metal oxide film is a material film in which a metal film having excellent oxidation property is oxidized, such as an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a yttrium oxide film, a zirconium oxide film, a chromium oxide film, a cobalt oxide film, or a nickel oxide film. The metal nitride film may be an insulator film such as an aluminum nitride film.

상기 금속증착 방지막 및 상기 층간 절연막 패턴 사이에 도전막을 더 구비할 수도 있다. 상기 도전막은 상기 금속증착 방지막을 형성하기 위한 금속막의 일부가 잔존하는 것으로서 알루미늄막, 타이타늄막, 탄탈륨막, 이트륨막, 지르코늄막, 크롬막, 코발트막, 또는 니켈막 등에 해당한다.A conductive film may be further provided between the metal deposition preventing film and the interlayer insulating film pattern. The conductive film is a part of the metal film remaining to form the metal deposition prevention film, and corresponds to an aluminum film, a titanium film, a tantalum film, a yttrium film, a zirconium film, a chromium film, a cobalt film, or a nickel film.

한편, 상기 제1 도전층이 하부 금속배선, 예컨대 알루미늄막, 알루미늄 합금막, 또는 텅스텐막 등과 같은 금속막으로 형성된 경우에 상기 콘택홀은 비아홀에 해당한다. 이때, 상기 금속증착 방지막 및 상기 층간절연막 패턴 사이 뿐만 아니라, 상기 콘택홀의 바닥 및 측벽과 상기 제2 도전층 사이에 콘포말한(conformal) 금속막이 개재된다. 상기 콘포말한 금속막은 웨팅막 및 장벽금속막이 차례로 적층된 구조를 갖거나, 웨팅막 및 장벽금속막중 어느 하나로 구성된 단일 금속막일 수도 있다. 상기 콘택홀이 비아홀인 경우에 상기 제1 및 제2 도전층은 모두 구리막일 수도 있다. 이때, 상기 콘포말한 금속막은 적어도 장벽금속막을 포함하는 것이 바람직하다. 이는, 구리막이 층간절연막 패턴과 접촉하는 경우에 구리막 내의 구리원자들이 층간절연막 패턴 내부로 확산하는 성질이 강하기 때문이다.On the other hand, when the first conductive layer is formed of a metal film, such as an aluminum metal film, an aluminum film, or a tungsten film, the contact hole corresponds to a via hole. In this case, a conformal metal film is interposed between the bottom and sidewalls of the contact hole and the second conductive layer as well as between the metal deposition prevention film and the interlayer insulating film pattern. The conformal metal film may have a structure in which the wetting film and the barrier metal film are sequentially stacked, or may be a single metal film composed of any one of the wetting film and the barrier metal film. When the contact hole is a via hole, both the first and second conductive layers may be copper films. In this case, the conformal metal film preferably includes at least a barrier metal film. This is because the copper atoms in the copper film diffuse into the interlayer insulating film pattern when the copper film is in contact with the interlayer insulating film pattern.

또한, 상기 제1 도전층이 불순물층, 도우핑된 폴리실리콘막 또는 내화성금속 실리사이드막인 경우에 상기 콘택홀은 금속 콘택홀에 해당한다. 이때, 상기 금속증착 방지막 및 상기 층간절연막 패턴 사이 뿐만 아니라, 상기 콘택홀의 바닥 및 측벽과 상기 제2 도전층 사이에 콘포말한(conformal) 금속막이 개재된다. 상기 콘포말한 금속막은 저항성 금속막 및 장벽금속막이 차례로 적층된 구조를 갖는다. 상기 콘택홀이 금속 콘택홀일 경우에 제2 도전층은 구리막일 수도 있다. 이때, 상기 콘포말한 금속막 역시 적어도 장벽금속막을 포함하는 것이 바람직하다.In addition, when the first conductive layer is an impurity layer, a doped polysilicon film, or a refractory metal silicide film, the contact hole corresponds to a metal contact hole. In this case, a conformal metal film is interposed between the bottom and sidewalls of the contact hole and the second conductive layer as well as between the metal deposition prevention film and the interlayer insulating film pattern. The conformal metal film has a structure in which a resistive metal film and a barrier metal film are sequentially stacked. When the contact hole is a metal contact hole, the second conductive layer may be a copper film. In this case, the conformal metal film also preferably includes at least a barrier metal film.

상술한 바와 같이 본 발명에 의하면, 리세스되지 않은 영역 상에 형성된 장벽금속막 상에만 선택적으로 금속증착 방지막을 형성함으로써, 리세스 영역 내에 선택적으로 금속 플러그 또는 금속 라이너를 형성할 수 있다. 이에 따라, 어스펙트비율이 높은 콘택홀 또는 그루브를 완전히 채우는 금속배선을 형성할 수 있다.As described above, according to the present invention, by selectively forming the metal deposition prevention film only on the barrier metal film formed on the unrecessed region, the metal plug or the metal liner can be selectively formed in the recessed region. As a result, a metal wiring that completely fills a contact hole or a groove having a high aspect ratio can be formed.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다. 여기서 소개되는 각각의 도면들에 있어서, 참조부호 a로 표시한 부분은 콘택홀 영역을 나타내고, 참조부호 b로 표시한 부분은 다마신 금속배선이 형성되는 그루브 영역을 나타낸다. 또한, 도면들에서 층이나 영역들의 두께는 명세서의 명확성을 위해서 과장되어진 것이다.1 to 5 are cross-sectional views illustrating a method for forming metal wiring according to an embodiment of the present invention. In each of the drawings introduced here, a portion indicated by reference numeral a denotes a contact hole region, and a portion denoted by reference numeral b denotes a groove region in which damascene metal wiring is formed. In addition, the thicknesses of layers or regions in the drawings are exaggerated for clarity.

도 1은 리세스 영역을 갖는 층간절연막 패턴(105) 및 장벽금속막(109)을 형성하는 단계를 설명하기 위한 단면도이다. 여기서, 상기 리세스 영역은 반도체기판의 소정영역, 즉 불순물층을 노출시키는 콘택홀이거나 층간절연막의 두께보다 얕은 깊이를 갖는 그루브(groove)일 수도 있다.1 is a cross-sectional view for explaining a step of forming an interlayer insulating film pattern 105 and a barrier metal film 109 having a recessed region. Here, the recess region may be a contact hole exposing a predetermined region of the semiconductor substrate, that is, an impurity layer, or a groove having a depth smaller than the thickness of the interlayer insulating layer.

먼저, 콘택홀을 형성하는 단계를 설명하면, 콘택홀 영역(a)의 반도체기판 표면에 N형 또는 P형의 불순물로 도우핑된 불순물층(103)을 형성하고, 상기 불순물층(103)이 형성된 결과물 전면에 층간절연막, 예컨대 BPSG (borophosphosilicate glass)막 또는 언도우프트 실리콘산화막(undoped silicon oxide layer)을 형성한다.First, the step of forming the contact hole will be described. An impurity layer 103 doped with an N-type or P-type impurity is formed on the surface of the semiconductor substrate in the contact hole region a. An interlayer insulating film, such as a borophosphosilicate glass (BPSG) film or an undoped silicon oxide layer, is formed on the entire surface of the formed product.

이어서, 상기 콘택홀 영역(a) 상의 층간절연막을 식각하여 상기 불순물층 (103)을 노출시키는 콘택홀, 즉 금속콘택홀을 형성한다. 한편, 다마신 배선을 형성하기 위한 그루브는 상기 그루브 영역(b) 상의 층간절연막을 소정의 깊이로 식각하여 형성한다. 이때, 상기 그루브는 상기 층간절연막의 두께보다 얕은 깊이를 갖도록 형성한다. 이와 같이 콘택홀 또는 그루브를 형성하면, 표면에 리세스 영역이 형성된 층간절연막 패턴(105)이 형성된다.Subsequently, an interlayer insulating layer on the contact hole region a is etched to form a contact hole, that is, a metal contact hole, that exposes the impurity layer 103. On the other hand, the groove for forming the damascene wiring is formed by etching the interlayer insulating film on the groove region (b) to a predetermined depth. In this case, the groove is formed to have a depth smaller than the thickness of the interlayer insulating film. When the contact hole or the groove is formed in this manner, the interlayer insulating film pattern 105 having the recessed region formed on the surface is formed.

다음에, 상기 리세스 영역이 형성된 결과물 전면에 저항성 금속막(107) 및 장벽금속막(109)을 차례로 형성한다. 이때, 상기 저항성 금속막(107) 및 장벽금속막(109)은 각각 타이타늄막 및 타이타늄 질화막으로 형성하는 것이 바람직하다. 또한, 상기 저항성 금속막(107) 및 상기 장벽금속막(109)은 각각 탄탈륨막 및 탄탈륨 질화막으로 형성할 수 있다. 이에 더하여, 상기 저항성 금속막(107)은 타이타늄막 또는 탄탈륨막으로 형성하는 것이 가능하고, 상기 장벽금속막(109)은 TiAlN막, TaAlN막, TiSiN막 또는 TaSiN막으로 형성하는 것이 가능하다.Next, the resistive metal film 107 and the barrier metal film 109 are sequentially formed on the entire surface of the product in which the recess region is formed. In this case, the resistive metal film 107 and the barrier metal film 109 are preferably formed of a titanium film and a titanium nitride film, respectively. In addition, the resistive metal film 107 and the barrier metal film 109 may be formed of a tantalum film and a tantalum nitride film, respectively. In addition, the resistive metal film 107 may be formed of a titanium film or a tantalum film, and the barrier metal film 109 may be formed of a TiAlN film, a TaAlN film, a TiSiN film, or a TaSiN film.

계속해서, 상기 장벽금속막(109)을 소정의 온도에서 열처리함으로써, 상기 저항성 금속막(107)의 금속원자들과 불순물층(103) 내의 실리콘원자들을 반응시키어 금속 실리사이드막을 형성함과 동시에 장벽금속막(109)의 그레인 경계 영역(grain boundary region)을 산소원자들로 채우는 산소 스터핑 공정을 실시한다. 이와 같이 장벽금속막(109)을 열처리하면, 불순물층(103) 및 장벽금속막(109) 사이에 형성된 금속 실리사이드막에 의하여 콘택저항이 개선됨은 물론, 장벽금속막(109)을 통하여 불순물층(103) 내의 실리콘 원자들 및 후속공정에서 형성되는 금속막 내의 알루미늄 원자들이 서로 확산되는 현상을 억제시킬 수 있다.Subsequently, by heat-treating the barrier metal film 109 at a predetermined temperature, the metal atoms of the resistive metal film 107 react with the silicon atoms in the impurity layer 103 to form a metal silicide film and at the same time a barrier metal. An oxygen stuffing process is performed to fill the grain boundary regions of the film 109 with oxygen atoms. When the barrier metal film 109 is heat-treated as described above, the contact resistance is improved by the metal silicide film formed between the impurity layer 103 and the barrier metal film 109, and the impurity layer (through the barrier metal film 109) may be used. The phenomenon in which the silicon atoms in 103 and aluminum atoms in the metal film formed in a subsequent process are diffused with each other can be suppressed.

따라서, 다마신 배선만을 형성하는 경우에는 저항성 금속막(107)을 형성하는 공정 및 장벽금속막(109)을 열처리하는 공정을 생략할 수 있다. 상기 장벽금속막(109)을 열처리하는 공정은 400℃ 내지 550℃의 온도 및 질소 분위기에서 30분 내지 1시간 동안 실시하거나, 550℃ 내지 850℃의 온도 및 암모니아 가스 분위기에서 급속열처리공정으로 실시할 수도 있다. 이때, 급속열처리공정은 10초 내지 2분동안 실시하는 것이 바람직하다. 또한, 상기 급속열처리 공정은 암모니아 가스 대신에 질소 가스 분위기에서 실시할 수도 있다.Therefore, when only the damascene wiring is formed, the step of forming the resistive metal film 107 and the step of heat-treating the barrier metal film 109 can be omitted. The heat treatment of the barrier metal film 109 may be performed at a temperature of 400 ° C. to 550 ° C. and a nitrogen atmosphere for 30 minutes to 1 hour, or a rapid heat treatment process at a temperature of 550 ° C. to 850 ° C. and an ammonia gas atmosphere. It may be. At this time, the rapid heat treatment step is preferably carried out for 10 seconds to 2 minutes. The rapid heat treatment step may be performed in a nitrogen gas atmosphere instead of ammonia gas.

도 2는 구리막(110), 금속증착 방지막(113) 및 금속 라이너(115)를 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 열처리된 장벽금속막(109) 전면에 구리막(110)을 10Å 내지 300Å정도의 두께로 형성한다.2 is a cross-sectional view for describing a step of forming the copper film 110, the metal deposition prevention film 113, and the metal liner 115. Specifically, the copper film 110 is formed on the entire surface of the heat-treated barrier metal film 109 to a thickness of about 10 kPa to about 300 kPa.

이어서, 상기 구리막(110)이 형성된 결과물 상에 물리적기상증착(physical vapor deposition) 공정, 즉 스퍼터링 공정으로 20Å 내지 300Å의 두께를 갖는 물질막(111), 예컨대 알루미늄막, 타이타늄막 또는 탄탈륨막과같은 금속막을 형성한다.Subsequently, a physical film deposition process, that is, a sputtering process, on the resultant material on which the copper film 110 is formed, a material film 111 having a thickness of 20 kPa to 300 kPa, for example, an aluminum film, a titanium film, or a tantalum film. The same metal film is formed.

이때, 상기 물질막(111)은 콜리메이터(collimator)가 장착되지 않은 직류 마그네트론 스퍼터(DC magnetron sputter)를 사용하여 형성하는 것이 바람직하다. 또한, 상기 직류 마그네트론 스퍼터링 공정은 10℃ 내지 30℃의 저온 및 3mTorr 내지 10mTorr의 압력 하에서 실시하는 것이 바람직하다. 상술한 바와 같이 콜리메이터가 구비되지 않은 직류 마그네트론 스퍼터를 사용하여 3mTorr 내지 10mTorr, 바람직하게는 5mTorr 내지 10mTorr의 압력 하에서 금속막을 형성하면, 스퍼터되는 금속원자들의 직진성이 상실되어 금속막이 리세스 영역의 측벽 및 바닥에 형성되는 것을 방지할 수 있다. 이에 따라, 도 2에 도시된 바와 같이 물질막(111), 즉 금속막이 층간절연막 패턴(105)의 상부에만 선택적으로 형성되고, 리세스 영역 내에 형성된 구리막(110)은 노출된다.In this case, the material layer 111 may be formed using a DC magnetron sputter without a collimator. In addition, the direct current magnetron sputtering process is preferably carried out at a low temperature of 10 ℃ to 30 ℃ and a pressure of 3mTorr to 10mTorr. As described above, when the metal film is formed under a pressure of 3 mTorr to 10 mTorr, preferably 5 mTorr to 10 mTorr using a direct current magnetron sputter without a collimator, the linearity of the sputtered metal atoms is lost and the metal film is formed on the sidewalls of the recess region and It can be prevented from being formed on the floor. Accordingly, as shown in FIG. 2, the material film 111, that is, the metal film is selectively formed only on the interlayer insulating film pattern 105, and the copper film 110 formed in the recess region is exposed.

그리고, 반도체기판의 온도를 표면반응 제한영역(surface reaction limited region)에 해당하는 낮은 온도, 예컨대 10℃ 내지 30℃의 저온(알루미늄막인 경우), 바람직하게는 25℃의 저온으로 냉각시키어 알루미늄막을 형성한다. 이와 같이 금속막을 낮은 온도에서 형성하면, 20Å 이하의 초박막(ultra thin film)을 형성하는 경우에도 균일한 두께의 우수한 금속막질을 얻을 수 있다.Then, the temperature of the semiconductor substrate is cooled to a low temperature corresponding to the surface reaction limited region, for example, at a low temperature of 10 ° C. to 30 ° C. (for an aluminum film), preferably to a low temperature of 25 ° C. Form. Thus, when the metal film is formed at a low temperature, even in the case of forming an ultra thin film of 20 kPa or less, excellent metal film quality of uniform thickness can be obtained.

한편, 상기 물질막(111)은 화학기상증착(chemical vapor deposition) 공정으로 형성할 수도 있다. 이때, 상기 물질막(111)으로는 산화성이 우수한 금속막, 예컨대 알루미늄막(Al), 타이타늄막(Ti) 또는 탄탈륨막(Ta) 등이 바람직하다.The material layer 111 may be formed by a chemical vapor deposition process. At this time, the material film 111 is preferably a metal film having excellent oxidizing properties, such as aluminum film (Al), titanium film (Ti) or tantalum film (Ta).

상기 물질막(111)을 형성하기 위한 화학기상증착 공정은 상기 물질막(111)이 리세스 영역 내에 형성되는 것을 방지하기 위하여 표면반응 제한영역(surface reaction limited region)이 아닌 대량이동 영역(mass transported region)에 해당하는 온도 범위 및 5 Torr 이상의 고압에서 실시하는 것이 바람직하다. 예를 들어, 상기 물질막(111)을 화학기상증착 공정에 의한 알루미늄막으로 형성하는 경우에 알루미늄의 대량이동 영역(mass transported region)에 해당하는 온도, 즉 대략 180℃ 이상의 온도에서 알루미늄막을 형성하면, 리세스 영역 내에 알루미늄막이 형성되는 것을 방지할 수 있다. 그리고, 운송가스(carrier gas) 및 환원가스로는 각각 아르곤 가스 및 수소 가스를 사용하는 것이 바람직하다.The chemical vapor deposition process for forming the material film 111 is a mass transported region rather than a surface reaction limited region to prevent the material film 111 from being formed in the recess region. It is preferable to carry out at a temperature range corresponding to a region) and at a high pressure of 5 Torr or more. For example, when the material film 111 is formed of an aluminum film by a chemical vapor deposition process, the aluminum film is formed at a temperature corresponding to a mass transported region of aluminum, that is, at a temperature of about 180 ° C. or more. The formation of the aluminum film in the recessed region can be prevented. In addition, it is preferable to use argon gas and hydrogen gas as carrier gas and reducing gas, respectively.

리세스 영역의 어스펙트 비율이 클수록 상기 물질막(111)이 층간절연막패턴(105)의 상부에만 선택적으로 형성되는 효과는 증대된다. 따라서, 큰 어스펙트 비율을 갖는 리세스 영역이 요구되는 고집적 반도체소자일수록 상기 물질막(111)을 보다 더 선택적으로 형성할 수 있다. 상기 물질막(111)으로 사용되는 알루미늄막은 25Å 내지 300Å의 두께로 형성하는 것이 바람직하다.As the aspect ratio of the recess region is larger, the effect of selectively forming the material film 111 only on the interlayer insulating film pattern 105 is increased. Therefore, as the highly integrated semiconductor device requiring a recess region having a large aspect ratio, the material layer 111 may be formed more selectively. The aluminum film used as the material film 111 may be formed to have a thickness of 25 kPa to 300 kPa.

상기 구리막(110)을 형성하는 공정은 필요에 따라 생략할 수도 있다. 이때, 상기 물질막(111)은 층간절연막 패턴(105)의 상부면에 형성된 장벽금속막(109) 상에만 선택적으로 형성된다. 그리고, 리세스 영역 내에 형성된 장벽금속막(109)은 노출된다.The process of forming the copper film 110 may be omitted as necessary. In this case, the material layer 111 is selectively formed only on the barrier metal layer 109 formed on the upper surface of the interlayer insulating layer pattern 105. The barrier metal film 109 formed in the recess region is exposed.

다음에, 상기 물질막(111)이 형성된 결과물을 대기중에 노출시키거나 산소 플라즈마에 노출시키어 물질막(111)을 산화시킴으로써 금속증착 방지막(113), 예컨대 알루미늄 산화막(Al2O3), 타이타늄 산화막(TiO2), 또는 탄탈륨 산화막(Ta2O5) 등을 형성한다. 이때, 상기 물질막(111)을 대기중에 노출시키어 산화시키는 경우에, 도 2에 도시된 바와 같이 물질막(111) 전체가 산화되지 않고 물질막(111)의 일 부분만 금속증착 방지막(113)으로 변화될 수도 있다.Next, by exposing the resulting material film 111 to the atmosphere or by exposure to oxygen plasma to oxidize the material film 111, the metal deposition prevention film 113, for example, aluminum oxide film (Al 2 O 3 ), titanium oxide film (TiO 2 ) or tantalum oxide film (Ta 2 O 5 ) or the like. In this case, when the material film 111 is exposed to air and oxidized, as shown in FIG. 2, the entire material film 111 is not oxidized, and only a part of the material film 111 is prevented from being deposited. May be changed to

또한, 상기 금속증착 방지막(113)은 상기 물질막(111)을 진공중에서 산화시키어 형성할 수도 있다. 구체적으로 설명하면, 상기 장벽금속막(109) 또는 구리막(110)이 형성된 반도체기판을 물리적기상증착 장비(PVD apparatus) 또는 화학기상증착 장비(CVD apparatus)의 소정의 공정챔버(process chamber) 내에 로딩시킨다.In addition, the metal deposition prevention film 113 may be formed by oxidizing the material film 111 in a vacuum. Specifically, the semiconductor substrate on which the barrier metal film 109 or the copper film 110 is formed is placed in a predetermined process chamber of a physical vapor deposition (PVD) apparatus or a chemical vapor deposition apparatus (CVD apparatus). Load it.

여기서, 상기 물리적기상증착 장비 또는 화학기상증착 장비는 도 10에 도시된 바와 같이 트랜스퍼 챔버(TC), 복수개의 공정챔버(PC1, ... , PCn) 및 2개의 로드락 챔버(LC1, LC2)를 구비한다. 상기 2개의 로드락 챔버(LC1, LC2)중 제1 로드락 챔버(LC1)는 입력 로드락 챔버(input load lock chamber)에 해당하고, 제2 로드락 챔버(LC2)는 출력 로드락 챔버(output load lock chamber)에 해당한다.Here, the physical vapor deposition equipment or chemical vapor deposition equipment is a transfer chamber (TC), a plurality of process chambers (PC1, ..., PCn) and two load lock chambers (LC1, LC2) as shown in FIG. It is provided. The first load lock chamber LC1 of the two load lock chambers LC1 and LC2 corresponds to an input load lock chamber, and the second load lock chamber LC2 is an output load lock chamber. load lock chamber).

상기 소정의 공정챔버, 예컨대 제1 공정챔버(PC1) 내에 로딩된 반도체기판 상에 물질막(111)을 형성한다. 이때, 상기 물질막(111)은 상기한 바와 같이 불량한 단차도포성(poor step coverage)을 보이는 조건하에서 형성하여 리세스 영역(recessed region) 내의 장벽금속막(109) 또는 구리막(110)을 노출시킨다. 여기서, 상기 물질막(111)은 전술한 바와 같이 콜리메이터가 장착되지 않은 직류 마그네트론 스퍼터링 장비로 형성하거나, 대량이동 영역(mass transported region)에 해당하는 온도에서 화학기상증착 장비로 형성하는 것이 바람직하다. 상기 물질막(111)은 산화성이 우수한 금속막, 예컨대 알루미늄막(Al), 타이타늄막(Ti), 탄탈륨막(Ta), 지르코늄막(Zr), 스트론티움막(Sr), 마그네슘막(Mg), 바리윰막(Ba), 칼슘막(Ca), 세리움막(Ce), 또는 이트리윰막(Y) 등으로 형성하는 것이 바람직하다.The material layer 111 is formed on the semiconductor substrate loaded in the predetermined process chamber, for example, the first process chamber PC1. In this case, the material layer 111 is formed under the condition of poor step coverage as described above to expose the barrier metal layer 109 or the copper layer 110 in the recessed region. Let's do it. As described above, the material film 111 may be formed of DC magnetron sputtering equipment without collimator or chemical vapor deposition equipment at a temperature corresponding to a mass transported region. The material film 111 may be a metal film having excellent oxidizing properties such as aluminum film (Al), titanium film (Ti), tantalum film (Ta), zirconium film (Zr), strontium film (Sr), and magnesium film (Mg). ), A barrier film (Ba), calcium film (Ca), cerium film (Ce), yttrium film (Y), or the like.

계속해서, 상기 제1 공정챔버(PC1) 내에서 물질막(111)이 형성된 반도체기판은 후속공정을 진행하기 위하여 다른 공정챔버, 예컨대 제2 공정챔버(PC2)로 전송된다. 이때, 상기 반도체기판은 트랜스터 챔버(TC)를 경유하여 전송된다.Subsequently, the semiconductor substrate on which the material film 111 is formed in the first process chamber PC1 is transferred to another process chamber, for example, the second process chamber PC2, in order to proceed with the subsequent process. In this case, the semiconductor substrate is transmitted via the transfer chamber TC.

따라서, 상기 물질막(111)이 형성된 반도체기판이 제1 공정챔버(PC1)로부터 트랜스퍼 챔버(TC) 내부로 이동된 상태에서 상기 트랜스퍼 챔버(TC) 내부의 진공도(vacuum level)를 적절히 조절하면, 상기 물질막(111) 표면을 자연산화시킬수 있다.Therefore, when the semiconductor substrate on which the material layer 111 is formed is moved to the inside of the transfer chamber TC from the first process chamber PC1, the vacuum level inside the transfer chamber TC is appropriately adjusted. The surface of the material layer 111 may be naturally oxidized.

일반적으로, 알루미늄과 같은 산화성이 강한 금속막은 10-100Torr 정도의 초고진공도(ultra high vacuum level) 하에서도 그 표면에 안정한 산화막이 형성되는 특성을 갖는 것으로 알려져 있다. 예를 들면, 10-8Torr의 진공 상태에서 알루미늄막 표면에 자연산화막이 형성되는 데 걸리는 시간은 수십 초 정도이며, 10-7Torr의 진공 상태에서 알루미늄막 표면에 자연산화막이 형성되는 데 걸리는 시간은 수 초 정도에 불과하다.In general, it is known that a highly oxidizing metal film such as aluminum has a characteristic that a stable oxide film is formed on the surface even under an ultra high vacuum level of about 10 -100 Torr. For example, the time required for the formation of a natural oxide film on the surface of an aluminum film in a vacuum state of 10 -8 Torr is about several tens of seconds, and the time required for the formation of a natural oxide film on the surface of an aluminum film in a vacuum state of 10 -7 Torr. Is only a few seconds.

따라서, 상기 물질막(111), 예컨대 알루미늄막이 형성된 반도체기판을 트랜스퍼 챔버(TC) 내부로 이동시킨 후에 트랜스퍼 챔버(TC) 내부의 진공도를 10-8torr 내지 1기압, 바람직하게는 10-7Torr 정도로 유지시킨 상태에서 적어도 수 초동안 일시적으로 보관하면, 상기 알루미늄막 표면에 단원자층(single atomic layer)의 자연산화막(native oxide film)이 형성된다. 이에 따라, 물질막(111)이 형성된 반도체기판을 대기중에 노출시키거나 산소 플라즈마 중에 노출시키는 별도의 공정을 실시하지 않고도 금속증착 방지막(113)을 형성할 수 있다.Therefore, after moving the semiconductor film on which the material film 111, for example, the aluminum film is formed, into the transfer chamber TC, the vacuum degree in the transfer chamber TC is 10 -8 torr to 1 atmosphere, preferably 10 -7 Torr. When temporarily stored for at least several seconds while maintaining the degree, a native oxide film of a single atomic layer is formed on the surface of the aluminum film. Accordingly, the metal deposition prevention film 113 may be formed without performing a separate process of exposing the semiconductor substrate on which the material film 111 is formed to the atmosphere or to the oxygen plasma.

또한, 상기 금속증착 방지막(113)은 상기 장벽금속막(109) 및 물질막(111)을 하나의 장비 내에서 인시투(in-situ) 방식으로 형성한 다음 소정의 열처리 공정을 실시하여 형성할 수도 있다. 상기 소정의 열처리 공정은 도 1에서 설명한 열처리 공정, 즉 상기 장벽금속막(109)을 형성한 직후에 실시하는 열처리 공정과 동일한방법으로 실시한다.In addition, the metal deposition prevention film 113 may be formed by forming the barrier metal film 109 and the material film 111 in an in-situ method in one device and then performing a predetermined heat treatment process. It may be. The predetermined heat treatment step is performed in the same manner as the heat treatment step described in FIG. 1, that is, the heat treatment step performed immediately after the barrier metal film 109 is formed.

다시 말해서, 상기 소정의 열처리 공정은 400℃ 내지 550℃의 온도 및 질소 분위기에서 30분 내지 1시간 동안 실시하거나, 550℃ 내지 850℃의 온도 및 암모니아 가스 분위기에서 10초 내지 120초 동안 급속열처리공정으로 실시하는 것이 바람직하다. 상기 급속열처리 공정은 암모니아 가스 대신에 질소 가스 분위기에서 실시할 수도 있다.In other words, the predetermined heat treatment process is carried out for 30 minutes to 1 hour at a temperature of 400 ℃ to 550 ℃ and nitrogen atmosphere, or a rapid heat treatment process for 10 seconds to 120 seconds at a temperature of 550 ℃ to 850 ℃ and ammonia gas atmosphere It is preferable to carry out by. The rapid heat treatment step may be performed in a nitrogen gas atmosphere instead of ammonia gas.

이때, 상기 소정의 열처리 공정을 실시하는 동안, 상기 물질막(111)이 산화되어 금속증착 방지막(113)이 형성됨과 동시에 상기 리세스 영역 내에 노출된 장벽금속막(109)의 그레인 경계 영역은 산소원자들로 채워진다. 여기서, 상기 물질막(111)이 알루미늄막, 탄탄륨막 또는 타이타늄막인 경우에 상기 금속증착 방지막(113)은 알루미늄 산화막(Al2O3), 탄탈륨 산화막(Ta2O5) 또는 타이타늄 산화막(TiO2)에 해당한다. 따라서, 도 1에서 설명한 열처리 공정, 즉 상기 장벽금속막(109)을 형성한 직후에 실시하는 별도의 열처리 공정이 요구되지 않으므로 공정을 단순화시킬 수 있다.At this time, during the predetermined heat treatment process, the material film 111 is oxidized to form the metal deposition prevention film 113 and the grain boundary region of the barrier metal film 109 exposed in the recess region is oxygen. It is filled with atoms. Here, when the material film 111 is an aluminum film, a tantalum film or a titanium film, the metal deposition preventing film 113 may be an aluminum oxide film (Al 2 O 3 ), a tantalum oxide film (Ta 2 O 5 ), or a titanium oxide film (TiO). 2 ) Therefore, the heat treatment process described in FIG. 1, that is, a separate heat treatment process performed immediately after the barrier metal film 109 is formed is not required, thereby simplifying the process.

또한, 상기 물질막(111)을 알루미늄막으로 형성하는 경우에, 금속증착 방지막(113)을 알루미늄 질화막(AlN)으로 형성할 수도 있다. 이때, 상기 알루미늄 질화막은 층간절연막 패턴(105)의 상부에만 선택적으로 알루미늄막이 형성된 결과물을 질소 플라즈마에 노출시키어 형성하거나 암모니아 가스 분위기에서 급속열처리하여 형성할 수도 있다. 알루미늄 질화막을 형성하기 위한 급속열처리 공정은 500℃ 내지 850℃의 온도에서 30초 내지 180초동안 실시하는 것이 바람직하다. 이와 같이 알루미늄막을 질화시키어 금속증착 방지막(113)을 형성하는 경우에는 리세스 영역 내에 노출된 장벽금속막(109)이 열처리되는 효과를 얻을 수 있으므로 장벽금속막(109)의 특성을 더욱 강화시킬 수 있다.In addition, when the material film 111 is formed of an aluminum film, the metal deposition prevention film 113 may be formed of an aluminum nitride film (AlN). In this case, the aluminum nitride film may be formed by exposing a product having an aluminum film selectively to only the upper portion of the interlayer insulating film pattern 105 by exposure to nitrogen plasma or by rapid heat treatment in an ammonia gas atmosphere. The rapid heat treatment process for forming the aluminum nitride film is preferably carried out for 30 seconds to 180 seconds at a temperature of 500 ℃ to 850 ℃. As such, when the aluminum film is nitrided to form the metal deposition prevention film 113, the barrier metal film 109 exposed in the recess region may be heat-treated, thereby further enhancing the characteristics of the barrier metal film 109. have.

한편, 상기 금속증착 방지막(113), 예컨대 알루미늄 산화막, 알루미늄 질화막, 타이타늄 산화막, 또는 탄탈륨 산화막을 형성하는 다른 방법으로서 산소 반응성 스퍼터링(O2reactive sputtering) 공정 또는 질소 반응성 스퍼터링(N2reactive sputtering) 공정을 들 수 있다.Meanwhile, as another method of forming the metal deposition preventing film 113, for example, an aluminum oxide film, an aluminum nitride film, a titanium oxide film, or a tantalum oxide film, an O 2 reactive sputtering process or a N 2 reactive sputtering process Can be mentioned.

이를 좀 더 구체적으로 설명하면, 상기 장벽금속막(109)이 형성된 결과물 또는 상기 장벽금속막(109) 및 구리막(110)이 형성된 결과물 상에 라디오 주파수 전력(RF power; radio frequency power)을 사용하는 반응성 스퍼터링 공정을 이용하여 20Å 내지 200Å의 두께를 갖는 금속증착 방지막(113)을 형성한다. 이때, 상기 금속증착 방지막(113)은 다마신 배선을 형성하는 경우에 100Å 내지 200Å 정도로 두껍게 형성하는 것이 바람직하다. 이는, 다마신 배선을 형성함에 있어서 금속막을 평탄화시키기 위한 후속의 화학기계적 연마(CMP; chemical mechanical polishing) 공정을 실시할 때 상기 금속증착 방지막(113)이 연마 저지막(polishing stopper) 역할을 하여야 하기 때문이다. 상기 반응성 스퍼터링 공정은 2mTorr 내지 8mTorr의 압력 하에서 실시하는 것이 바람직하다.In more detail, the radio frequency power (RF power) is used on the resultant product on which the barrier metal film 109 is formed or on the resultant product on which the barrier metal film 109 and the copper film 110 are formed. A metal deposition prevention film 113 having a thickness of 20 kPa to 200 kPa is formed by using a reactive sputtering process. In this case, when forming the damascene wiring, it is preferable that the metal deposition prevention film 113 be formed to a thickness of about 100 kPa to about 200 kPa. This is because the metal deposition prevention film 113 should serve as a polishing stopper when performing a subsequent chemical mechanical polishing (CMP) process to planarize the metal film in forming the damascene wiring. Because. The reactive sputtering process is preferably carried out under a pressure of 2mTorr to 8mTorr.

여기서, 상기 반응성 스퍼터링 공정을 실시할 때 반응 가스로서 아르곤 가스 및 산소 가스를 사용하고 금속 타게트로서 알루미늄 타게트를 사용하면, 알루미늄산화막이 형성된다. 이와 마찬가지로, 반응 가스로서 아르곤 가스 및 산소 가스를 사용하고 금속 타게트로서 타이타늄 타게트 또는 탄탈륨 타게트를 사용하면, 타이타늄 산화막 또는 탄탈륨 산화막이 형성된다. 또한, 반응가스로서 아르곤 가스 및 질소 가스를 사용하고 금속 타게트로서 알루미늄 타게트를 사용하면, 알루미늄 질화막이 형성된다.Here, when the reactive sputtering step is performed, an aluminum oxide film is formed when argon gas and oxygen gas are used as the reaction gas and aluminum target is used as the metal target. Similarly, when argon gas and oxygen gas are used as the reaction gas, and a titanium target or a tantalum target is used as the metal target, a titanium oxide film or a tantalum oxide film is formed. If an argon gas and a nitrogen gas are used as the reaction gas and an aluminum target is used as the metal target, an aluminum nitride film is formed.

한편, 상기 금속증착 방지막(113)은 실리콘탄화막(SiC)으로 형성할 수도 있다. 이때, 상기 실리콘탄화막은 라디오 주파수 전력을 사용하는 반응성 스퍼터링 공정으로 형성한다. 그리고, 반응 가스로는 아르곤 가스 및 CH4가스를 사용하고 타게트로는 실리콘 타게트를 사용한다.Meanwhile, the metal deposition prevention film 113 may be formed of silicon carbide film (SiC). In this case, the silicon carbide film is formed by a reactive sputtering process using radio frequency power. In addition, argon gas and CH 4 gas are used as the reaction gas, and silicon target is used as the target.

계속해서, 상기 노출된 구리막(110) 표면 또는 상기 노출된 장벽금속막(109) 표면에만 선택적으로 금속 라이너(liner; 115), 예컨대 구리 라이너를 10Å이하의 두께로 형성한다. 여기서, 상기 구리막(110)이 형성된 경우에는 상기 금속 라이너(115), 즉 구리 라이너를 형성하지 않아도 무방하다. 또한, 필요에 따라 상기 구리막(110) 및 상기 금속 라이너(115) 는 모두 형성하지 않을 수도 있다.Subsequently, a metal liner 115, for example, a copper liner, may be selectively formed only on the exposed copper film 110 surface or the exposed barrier metal film 109 surface. Here, when the copper film 110 is formed, the metal liner 115, that is, the copper liner may not be formed. In addition, both the copper film 110 and the metal liner 115 may not be formed as necessary.

상기 구리 라이너는 Cu+1(hfac)TMVS를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성한다. 이때, 상기 구리 라이너를 형성하기 위한 선택적 MOCVD 공정은 100mTorr 내지 10Torr의 압력 및 150℃ 내지 350℃의 온도에서 실시하는 것이 바람직하다. 상기 구리막(110) 또는 상기 구리 라이너을 형성하는 이유는 후속 공정에서 형성되는 금속 플러그를 포함하는 금속 배선의 신뢰성, 예컨대 금속 배선의 전자천이(electromigration) 특성을 개선시키기 위함이다.The copper liner is formed by a selective MOCVD process using Cu +1 (hfac) TMVS as the metal source. At this time, the selective MOCVD process for forming the copper liner is preferably carried out at a pressure of 100mTorr to 10Torr and a temperature of 150 ℃ to 350 ℃. The reason for forming the copper film 110 or the copper liner is to improve the reliability of the metal wiring including the metal plug formed in a subsequent process, for example, the electromigration characteristics of the metal wiring.

도 3은 금속 플러그(117)을 형성하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 금속 라이너(115)에 의하여 둘러싸여진 영역을 채우는 금속 플러그(117), 예컨대 알루미늄 플러그를 선택적 MOCVD 공정으로 형성한다.3 is a cross-sectional view for explaining a step of forming the metal plug 117. In detail, a metal plug 117, such as an aluminum plug, which fills an area surrounded by the metal liner 115 is formed by a selective MOCVD process.

이때, 상기 알루미늄 플러그를 형성하기 위한 선택적 MOCVD 공정은 DMEAA(dimethyl ethyl amine alane)를 금속 소오스로 사용하여 100℃ 내지 200℃의 증착온도, 바람직하게는 120℃의 온도 및 0.5 Torr 내지 5 Torr의 압력, 바람직하게는 1 Torr의 압력하에서 실시한다. 그리고, 상기 금속 소오스인 DMEAA를 MOCVD 장비의 공정 챔버 내부로 공급하는 수단인 버블러는 상온으로 유지시킨다. 상기 알루미늄 플러그를 선택적으로 형성하기 위한 MOCVD 공정을 실시할 때 금속 소오스를 운송시키기 위한 가스, 즉 운송 가스(carrier gas)로는 아르곤 가스를 사용하는 것이 바람직하고, 상기 금속 소오스를 환원시키기 위한 가스로는 수소 가스를 사용하는 것이 바람직하다.At this time, the selective MOCVD process for forming the aluminum plug is a deposition temperature of 100 ℃ to 200 ℃, preferably a temperature of 120 ℃ and pressure of 0.5 Torr to 5 Torr using DMEAA (dimethyl ethyl amine alane) as a metal source Preferably, the pressure is carried out under a pressure of 1 Torr. The bubbler, which is a means for supplying the metal source DMEAA into the process chamber of the MOCVD equipment, is maintained at room temperature. When performing a MOCVD process for selectively forming the aluminum plug, argon gas is preferably used as a gas for transporting a metal source, that is, a carrier gas, and hydrogen is used as a gas for reducing the metal source. Preference is given to using gases.

상기 금속 플러그(117)가 리세스 영역 내에만 선택적으로 형성되는 이유는 절연체막인 상기 금속증착 방지막(113) 표면에서의 금속핵 형성시간(metal nucleation time)이 상기 리세스 영역 내에 노출된 금속 라이너(115), 구리막(110) 또는 장벽금속막(109) 표면에서의 금속핵 형성시간에 비하여 수 십배 또는 수 백배 이상으로 매우 길기 때문이다.The metal plug 117 is selectively formed only in the recess region because the metal nucleation time on the surface of the metal deposition prevention film 113, which is an insulator film, is exposed in the recess region. This is because it is very long, several tens or hundreds or more, compared with the metal nucleus formation time on the surface of the 115, copper film 110 or barrier metal film 109.

또 다른 방법으로(alternatively), 상기 알루미늄 플러그를 형성하기 위한 선택적 MOCVD 공정은 알킬 피로리딘 알란(Alkyl Pyrroridine Alane)을 금속 소오스로 사용하여 120℃ 내지 250℃의 증착온도에서 실시한다. 이때, 상기 알킬 피로리딘 알란을 선택적 MOCVD 챔버의 내부로 유입시키는 방법은 버블러(bubbler), 기상 MFC(gas phase mass flow controller) 또는 액체 전달 시스템(liquid delivery system)을 사용하여 실현시킬 수 있다. 상기 버블러 또는 기상 MFC를 사용하는 경우에는 상기 알킬 피로리딘 알란(Alkyl Pyrroridine Alane)을 상온보다 높은 온도, 예컨대 상온 및 50℃ 사이의 온도로 가열시켜야 하고, 상기 액체전달 시스템을 사용하는 경우에는 기화기를 40℃ 내지 100℃의 온도로 가열시켜야 한다.Alternatively, the selective MOCVD process for forming the aluminum plug is carried out at deposition temperatures of 120 ° C. to 250 ° C. using alkyl pyriridine Alane as the metal source. At this time, the method of introducing the alkyl pyrrolidin alan into the interior of the selective MOCVD chamber may be realized by using a bubbler, a gas phase mass flow controller (MFC), or a liquid delivery system. When using the bubbler or gaseous MFC, the alkyl pyriridine alane should be heated to a temperature higher than room temperature, such as between room temperature and 50 ° C, and vaporizer if using the liquid delivery system. Should be heated to a temperature of 40 ° C to 100 ° C.

또한, 기체상태의 알킬 피로리딘 알란(Alkyl Pyrroridine Alane)을 챔버 내부로 유입시키기 위한 가스 주입관은 40℃ 내지 120℃로 가열시키는 것이 바람직하다. 이는, 상기 가스 주입관 내부에서 알킬 피로리딘 알란이 응축되는 현상을 방지하기 위함이다. 상기 알킬 피로리딘 알란(Alkyl Pyrroridine Alane)을 운송시키기 위한 가스, 즉 캐리어 가스로는 아르곤 가스 또는 수소 가스가 사용된다. 아르곤 가스만을 캐리어 가스로 사용하는 경우에는 챔버 내부에서의 알루미늄 증착 반응을 촉진시키기 위하여 별도의 수소 주입관을 통하여 수소 가스를 챔버 내부로 주입시킬 수도 있다.In addition, the gas injection tube for introducing the gaseous alkyl Pyrroridine Alane into the chamber is preferably heated to 40 ℃ to 120 ℃. This is to prevent the condensation of alkyl pyridine alan in the gas injection pipe. Argon gas or hydrogen gas is used as a gas for transporting the alkyl pyriridine alane, that is, a carrier gas. When only argon gas is used as the carrier gas, hydrogen gas may be injected into the chamber through a separate hydrogen injection tube in order to promote the aluminum deposition reaction in the chamber.

상기 금속 라이너(115)에 의하여 둘러싸여진 영역을 완전히 채우는 금속 플러그(117)를 형성하기 위해서는, 상기 금속 플러그(117)의 성장 두께를 금속 라이너(115)에 의하여 형성된 홀의 직경의 1/2을 기준으로 하여 100% 내지 110%에 해당하는 두께로 조절하는 것이 바람직하다. 이때, 모든 콘택홀들의 직경들이 동일하면, 각 콘택홀의 깊이에 관계없이 모든 콘택홀들 내에 층간절연막 패턴(105)의 상부 표면과 동일한 높이를 갖는 균일한 금속 플러그(117)가 형성된다. 이는, 상기 금속증착 방지막(113)에 의해 노출된 콘택홀의 바닥뿐만 아니라 콘택홀의 측벽 상에도 장벽금속막(109), 구리막(110) 또는 금속 라이너(115)와 같은 도전성 물질막이 존재하기 때문이다. 다시 말해서, 상기 금속 플러그(117)를 형성하는 동안에 콘택홀의 바닥 및 측벽 상에 금속이 동시에 증착되기 때문이다. 따라서, 상술한 바와 같은 금속증착 방지막(113)을 사용하여 금속 플러그(117)를 선택적으로 형성하는 방법은 서로 다른 깊이를 갖는 복수개의 콘택홀들내에 균일한 높이를 갖는 금속 플러그들을 형성하는 데 매우 유용하다.In order to form a metal plug 117 that completely fills the area surrounded by the metal liner 115, the growth thickness of the metal plug 117 is based on 1/2 of the diameter of the hole formed by the metal liner 115. It is preferable to adjust to a thickness corresponding to 100% to 110%. At this time, if all the contact holes have the same diameter, a uniform metal plug 117 having the same height as the upper surface of the interlayer insulating film pattern 105 is formed in all the contact holes regardless of the depth of each contact hole. This is because a conductive material film such as the barrier metal film 109, the copper film 110, or the metal liner 115 is present not only on the bottom of the contact hole exposed by the metal deposition preventing film 113 but also on the sidewall of the contact hole. . In other words, the metal is simultaneously deposited on the bottom and sidewalls of the contact hole during the formation of the metal plug 117. Therefore, the method of selectively forming the metal plug 117 using the metal deposition prevention film 113 as described above is very useful for forming metal plugs having a uniform height in the plurality of contact holes having different depths. useful.

그러나, 서로 다른 폭을 갖는 복수의 리세스 영역, 즉 서로 다른 직경을 갖는 복수개의 콘택홀들이 존재하는 경우에 가장 넓은 리세스 영역을 기준으로 금속 플러그(117)를 형성하면, 좁은 리세스 영역에 형성되는 금속 플러그(117)는 과다하게 성장된다. 따라서, 금속 플러그(117) 표면에 돌출된 부위가 형성된다. 특히, 금속 플러그(117)를 알루미늄막으로 형성하는 경우에는 도 3에 도시된 바와 같이 뾰족한 돌출부가 형성될 수 있다. 이는, 알루미늄막이 FCC(face centered cubic) 구조로 형성되기 때문이다.However, when a plurality of recess regions having different widths, that is, a plurality of contact holes having different diameters are formed, the metal plug 117 is formed based on the widest recess region. The formed metal plug 117 is excessively grown. Thus, a protruding portion is formed on the surface of the metal plug 117. In particular, when the metal plug 117 is formed of an aluminum film, a sharp protrusion may be formed as shown in FIG. 3. This is because the aluminum film is formed in a face centered cubic (FCC) structure.

본 실시예에서는 상기 금속 플러그(117)를 알루미늄 플러그로 형성하는 예를 들었으나, 구리, 은, 또는 금으로 금속 플러그(117)를 형성하는 것도 가능하다. 또한, 상기 구리막(110) 및 구리 라이너를 형성하는 공정을 생략하는 경우에는 구리가 함유된 알루미늄 합금(aluminum alloy), 예컨대 Al-Si-Cu막 또는 Al-Cu막으로 금속 플러그(117)를 형성하는 것이 바람직하다. 구리를 함유하는 알루미늄 합금막으로 금속 플러그(117)를 형성하는 경우에, Cu+1(hfac)TMVS 및 DMEAA(dimethyl ethyl amine alane)를 각각 구리 소오스 및 알루미늄 소오스로 사용하는 선택적 MOCVD 공정으로 금속 플러그(117)를 형성할 수도 있다.In the present embodiment, the metal plug 117 is formed of an aluminum plug, but the metal plug 117 may be formed of copper, silver, or gold. In addition, when the process of forming the copper film 110 and the copper liner is omitted, the metal plug 117 may be formed of an aluminum alloy containing copper, such as an Al-Si-Cu film or an Al-Cu film. It is preferable to form. In the case where the metal plug 117 is formed of an aluminum alloy film containing copper, the metal plug is subjected to a selective MOCVD process using Cu +1 (hfac) TMVS and dimethyl ethyl amine alane (DMEAA) as the copper source and the aluminum source, respectively. 117 may be formed.

도 4는 평탄화된 금속 플러그(117a) 및 배선용 금속막(119)를 형성하는 단계를 설명하기 위한 단면도이다. 좀 더 상세히 설명하면, 상기 금속 플러그(117)가 과다하게 성장되어 그 표면에 돌출부가 형성된 경우에 상기 금속 플러그(117)의 돌출부를 제거함으로써 평탄화된 금속 플러그(117a)를 형성한다.4 is a cross-sectional view for describing a step of forming the planarized metal plug 117a and the wiring metal film 119. In more detail, when the metal plug 117 is excessively grown to form a protrusion on its surface, the flattened metal plug 117a is formed by removing the protrusion of the metal plug 117.

금속 플러그(117)를 평탄화시키는 방법으로 스퍼터 식각공정(sputter etch process) 또는 화학기계적 연마(CMP; chemical mechanical polishing) 공정을 예로 들 수 있다.As a method of planarizing the metal plug 117, a sputter etch process or a chemical mechanical polishing (CMP) process may be mentioned.

또한, 금속 플러그(117)를 평탄화시키는 다른 방법으로서 상기 금속 플러그(117), 예컨대 알루미늄 플러그를 350℃ 내지 500℃의 온도, 바람직하게는 450℃의 온도에서 30초 내지 180초, 바람직하게는 60초동안 리플로우시키는 공정을 적용할 수도 있다. 이때, 상기 금속 플러그(117)가 알루미늄막 이외의 다른 금속막으로 형성되는 경우에는 0.6 x Tm 이상의 온도에서 금속 플러그를 리플로우시키는 것이 바람직하다. 여기서, Tm은 금속 플러그(117)를 이루는 금속막의 용융점(Tm; melting temperature)을 의미한다.In addition, as another method of planarizing the metal plug 117, the metal plug 117, such as an aluminum plug, may be used for 30 seconds to 180 seconds, preferably 60 at a temperature of 350 ° C to 500 ° C, preferably 450 ° C. You can also apply a reflow process for seconds. At this time, when the metal plug 117 is formed of a metal film other than the aluminum film, it is preferable to reflow the metal plug at a temperature of 0.6 x Tm or more. Here, Tm means a melting point (Tm; melting temperature) of the metal film forming the metal plug 117.

리플로우 공정을 실시하기 위해서는 금속 플러그(117) 표면에 자연산화막이 존재하지 않아야 한다. 따라서, MOCVD 챔버와 스퍼터 챔버가 하나의 장비 내에 구성된 일체형 장비(cluster apparatus)를 사용하여 금속 플러그(117)를 형성하는 경우에 상기 금속 플러그(117)를 평탄화시키는 방법으로 리플로우 공정이 바람직하다. 이는, 금속 플러그(117)가 형성된 결과물을 진공 상태에서 스퍼터 챔버 내로 전송시킬 수 있기 때문이다.In order to perform the reflow process, the natural oxide film must not exist on the surface of the metal plug 117. Therefore, a reflow process is preferred as a method of planarizing the metal plug 117 when the MOCVD chamber and the sputter chamber form the metal plug 117 using a cluster apparatus configured in one equipment. This is because the result in which the metal plug 117 is formed can be transferred into the sputter chamber in a vacuum state.

금속 플러그(117), 예컨대 알루미늄 플러그 아래에 구리 라이너 또는 구리막(110)을 구비하는 경우에 알루미늄 플러그를 리플로우 공정으로 평탄화시키면, 평탄화된 금속 플러그(117a), 즉 평탄화된 알루미늄 플러그는 구리 라이너 또는 구리막(110)과 반응하여 구리를 함유한다. 이에 따라, 장벽금속막(109) 및 평탄화된 금속 플러그(117a)로 구성되는 다마신 배선의 신뢰성을 향상시킬 수 있다. 상기 금속 플러그(117)가 과다하게 성장되지 않은 경우에 상기 평탄화된 금속 플러그(117a)를 형성하는 단계는 생략되어질 수 있다.When the aluminum plug is flattened by the reflow process when the metal plug 117 is provided with a copper liner or a copper film 110 under the aluminum plug, the flattened metal plug 117a, that is, the flattened aluminum plug is a copper liner. Alternatively, the copper film 110 may be reacted with copper to contain copper. Accordingly, the reliability of the damascene wiring composed of the barrier metal film 109 and the flattened metal plug 117a can be improved. When the metal plug 117 is not excessively grown, the step of forming the flattened metal plug 117a may be omitted.

계속해서, 상기 평탄화된 금속 플러그(117a)가 형성된 결과물 전면에 금속막(119), 예컨대 알루미늄막, 알루미늄 합금막, 또는 구리막 등을 200℃ 이하의 저온에서 형성한다. 여기서, 금속막(119), 예컨대 알루미늄막 또는 알루미늄 합금막을 200℃ 이하의 저온에서 형성하는 이유는 매끄러운 표면 모폴로지 (morphology) 및 치밀한 막질을 얻기 위함이다.Subsequently, a metal film 119, such as an aluminum film, an aluminum alloy film, or a copper film, is formed on the entire surface of the resultant formed flat metal plug 117a at a low temperature of 200 ° C or lower. Here, the reason why the metal film 119, for example, the aluminum film or the aluminum alloy film is formed at a low temperature of 200 ° C. or lower is for obtaining a smooth surface morphology and dense film quality.

좀 더 구체적으로 설명하면, 상기 금속막(119)은 상온 및 수 mTorr의 압력 하에서 스퍼터링 방법으로 알루미늄 또는 알루미늄 합금을 증착한 후, 상기 알루미늄 또는 알루미늄 합금을 450℃ 내지 500℃의 온도에서 리플로우시키어 형성할 수 있다.In more detail, the metal film 119 is formed by depositing aluminum or an aluminum alloy by a sputtering method at room temperature and a pressure of several mTorr, and then reflowing the aluminum or aluminum alloy at a temperature of 450 ° C. to 500 ° C. Can be formed.

또한, 상기 금속막(119)은 상온 및 0.1 mTorr 내지 1 mTorr의 저압에서 롱쓰루 스퍼터링(LTS; long through sputtering) 방법으로 알루미늄 또는 알루미늄 합금을 증착시키어 형성할 수도 있다. 이때, 상기 롱쓰루 스퍼터링 방법은 별도의 리플로우 공정 및 콜리메이터(collimator)를 사용하지 않고도 양호한 단차도포성을 보이므로 금속막(119)을 형성하는 공정을 단순화시킬 수 있다. 상기 롱쓰루 스퍼터링 방법은 일반적인 스퍼터링 방법에 비하여 타게트 및 기판 사이의 거리가 긴 것을 특징으로 한다.In addition, the metal film 119 may be formed by depositing aluminum or an aluminum alloy by a long through sputtering (LTS) method at room temperature and low pressure of 0.1 mTorr to 1 mTorr. In this case, since the long through sputtering method exhibits good step coverage without using a separate reflow process and a collimator, the process of forming the metal film 119 can be simplified. The long through sputtering method has a longer distance between the target and the substrate than the conventional sputtering method.

한편, 상기 금속막(119)은 고온 스퍼터링 방법 또는 고온/저압 스퍼터링 방법으로 형성할 수도 있다. 구체적으로, 상기 금속막(119)은 300℃ 내지 500℃의 고온 및 수 mTorr의 압력 하에서 알루미늄 또는 알루미늄 합금을 스퍼터링 방법으로 증착하여 형성할 수 있다. 이때, 알루미늄(또는 알루미늄 합금)의 증착 및 리플로우가 동시에 실시된다. 또한, 상기 금속막(119)은 300℃ 내지 500℃의 고온 및 0.1 mTorr 내지 1 mTorr의 저압 하에서 알루미늄 또는 알루미늄 합금을 스퍼터링 방법으로 증착하여 형성할 수도 있다. 여기서, 스퍼터링 공정 동안 압력을 낮게 유지할 수록 알루미늄막 또는 알루미늄 합금막의 단차도포성은 더욱 우수하다.The metal film 119 may be formed by a high temperature sputtering method or a high temperature / low pressure sputtering method. In detail, the metal film 119 may be formed by depositing aluminum or an aluminum alloy by a sputtering method at a high temperature of 300 ° C. to 500 ° C. and a pressure of several mTorr. At this time, deposition and reflow of aluminum (or aluminum alloy) are simultaneously performed. In addition, the metal film 119 may be formed by depositing aluminum or an aluminum alloy by a sputtering method at a high temperature of 300 ° C to 500 ° C and a low pressure of 0.1 mTorr to 1 mTorr. Here, the lower the pressure during the sputtering process, the more excellent the step coverage of the aluminum film or the aluminum alloy film.

도 5는 금속 합금막(119a)을 형성하는 단계를 설명하기 위한 단면도이다. 여기서, 상기 금속 합금막(119a)을 형성하는 단계는 상기 금속 플러그(117)를 스퍼터 식각공정 또는 화학기계적 연마(CMP) 공정으로 평탄화시킨 경우 또는 금속 플러그(117)를 평탄화시키는 단계를 생략한 경우에 유용한 단계이다.5 is a cross-sectional view for explaining a step of forming the metal alloy film 119a. Here, the forming of the metal alloy layer 119a may be performed when the metal plug 117 is flattened by a sputter etching process or a chemical mechanical polishing (CMP) process, or when the metal plug 117 is flattened. This is a useful step.

좀 더 상세히 설명하면, 스퍼터 식각공정 또는 화학기계적 연마 공정은 300℃ 이하의 온도에서 진행된다. 따라서, 이때 금속 플러그(117)는 그 하부의구리막(110) 또는 구리 라이너와 반응하지 않는다. 이와 같이 금속 플러그(117) 또는 평탄화된 금속 플러그(117a)가 형성된 결과물 전면에 200℃ 이하의 온도에서 금속막(119), 예컨대 알루미늄막을 형성한 후에 350℃ 내지 500℃의 온도에서 열처리를 실시하면, 금속 합금막(119a), 예컨대 구리를 포함하는 알루미늄 합금막을 얻을 수 있다. 이때, 상기 금속막(119)을 열처리하는 대신에 금속막(119), 즉 알루미늄막을 350℃ 내지 500℃의 온도에서 추가로 형성할 수도 있다.In more detail, the sputter etching process or the chemical mechanical polishing process is performed at a temperature of less than 300 ℃. Accordingly, the metal plug 117 does not react with the copper film 110 or the copper liner thereunder. If the metal plug 117 or the aluminum film is formed at a temperature of 200 ° C. or lower on the entire surface of the resultant metal plug 117 or the flattened metal plug 117a, the heat treatment is performed at a temperature of 350 ° C. to 500 ° C. , An aluminum alloy film containing a metal alloy film 119a, for example, copper, can be obtained. At this time, instead of heat-treating the metal film 119, the metal film 119, that is, an aluminum film may be further formed at a temperature of 350 ℃ to 500 ℃.

도 6 내지 도 9는 본 발명의 다른 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다. 여기서, 본 발명의 일 실시예와 동일한 방법으로 형성하는 공정 단계에 대한 설명은 간단히 언급하기로 한다. 그리고, 참조부호 a 및 b로 표시한 부분은 본 발명의 일 실시예에서와 마찬가지로 각각 콘택홀 영역 및 그루브 영역을 나타낸다.6 to 9 are cross-sectional views illustrating a method for forming metal wirings according to another embodiment of the present invention. Here, the description of the process steps to form in the same manner as in one embodiment of the present invention will be briefly mentioned. In addition, portions indicated by reference numerals a and b denote contact hole regions and groove regions, respectively, as in the embodiment of the present invention.

도 6은 리세스 영역을 갖는 층간절연막 패턴(205) 및 장벽금속막(209)을 형성하는 단계를 설명하기 위한 단면도이다. 여기서, 상기 리세스 영역은 반도체기판(201)의 소정영역, 즉 불순물층(203)을 노출시키는 콘택홀이거나 층간절연막의 두께보다 얕은 깊이를 갖는 그루브(groove)일 수도 있다.6 is a cross-sectional view for explaining a step of forming an interlayer insulating film pattern 205 and a barrier metal film 209 having a recessed region. The recess region may be a contact hole exposing a predetermined region of the semiconductor substrate 201, that is, an impurity layer 203, or a groove having a depth smaller than the thickness of the interlayer insulating layer.

상기 리세스 영역을 갖는 층간절연막 패턴(205) 및 장벽금속막(209)을 형성하는 단계는 본 발명의 일 실시예에서 설명한 방법과 동일하다. 또한, 콘택홀 영역(a)의 불순물층(203), 저항성 금속막(207), 및 장벽금속막(209)을 열처리하는 단계 역시 본 발명의 일 실시예와 동일한 방법으로 실시한다. 그리고, 다마신 배선을 형성하는 경우에는 본 발명의 일 실시예에서와 마찬가지로 저항성 금속막(207)을 형성하는 단계 및 장벽금속막(209)을 열처리하는 단계를 생략할 수도 있다.The step of forming the interlayer insulating film pattern 205 and the barrier metal film 209 having the recess region is the same as the method described in the embodiment of the present invention. In addition, the heat treatment of the impurity layer 203, the resistive metal film 207, and the barrier metal film 209 in the contact hole region a is performed in the same manner as in the exemplary embodiment of the present invention. In the case of forming the damascene wiring, the step of forming the resistive metal film 207 and the step of heat-treating the barrier metal film 209 may be omitted as in the exemplary embodiment of the present invention.

도 7은 구리막(210), 금속증착 방지막(213) 및 금속 라이너(218)를 형성하는 단계를 설명하기 위한 단면도이다. 상기 구리막(210) 및 금속증착 방지막(213)을 형성하는 방법은 도 2에서 설명한 본 발명의 일 실시예와 동일한 방법으로 형성한다. 좀 더 구체적으로 설명하면, 층간절연막 패턴(205) 상부에만 선택적으로 형성된 물질막(211)을 산화시키거나 질화시키어 금속증착 방지막(213)을 형성하는 경우에 본 발명의 일 실시예와 마찬가지로 상기 선택적으로 형성된 물질막(211)의 일부가 잔존할 수 있다.7 is a cross-sectional view for describing a step of forming a copper film 210, a metal deposition prevention film 213, and a metal liner 218. The method of forming the copper film 210 and the metal deposition prevention film 213 is formed by the same method as the embodiment of the present invention described with reference to FIG. 2. In more detail, in the case of forming the metal deposition prevention film 213 by oxidizing or nitriding the material film 211 selectively formed only on the interlayer insulating film pattern 205, the selective method is the same as that of the exemplary embodiment of the present invention. A portion of the material film 211 formed may remain.

한편, 상기 금속 라이너(218)는 본 발명의 일 실시예와 마찬가지로 단일 금속 라이너(single metal liner), 예컨대 구리 라이너이거나, 본 발명의 일 실시예와 다르게 순차적으로 형성된 제1 금속 라이너(215) 및 제2 금속 라이너(217)로 구성된 2중 금속 라이너(double metal liner)일 수도 있다.On the other hand, the metal liner 218 is a single metal liner (single metal liner), such as a copper liner, as in an embodiment of the present invention, or differently formed first metal liner 215 and sequentially different from one embodiment of the present invention and It may be a double metal liner composed of the second metal liner 217.

여기서, 상기 제1 및 제2 금속 라이너(215, 217)는 각각 구리 라이너 및 알루미늄 라이너로 형성하는 것이 바람직하다. 이때, 상기 구리 라이너를 형성하는 방법은 도 2에서 설명한 방법과 동일한 공정, 즉 Cu+1(hfac)TMVS를 금속 소오스로 사용하는 선택적 MOCVD 공정으로 형성한다. 그리고, 상기 제2 금속 라이너(217)인 알루미늄 라이너는 도 3에서 설명한 금속 플러그(117)를 형성하기 위한 선택적 MOCVD 공정, 즉 알루미늄 플러그를 형성하기 위한 선택적 MOCVD 방법으로 형성한다.Here, the first and second metal liners 215 and 217 are preferably formed of a copper liner and an aluminum liner, respectively. At this time, the method of forming the copper liner is formed by the same process as that described in FIG. 2, that is, a selective MOCVD process using Cu +1 (hfac) TMVS as the metal source. The aluminum liner, which is the second metal liner 217, is formed by a selective MOCVD process for forming the metal plug 117 described with reference to FIG. 3, that is, a selective MOCVD method for forming an aluminum plug.

그러나, 이때 상기 제2 금속 라이너(217)의 성장두께는 도 3의 알루미늄 플러그와는 다르게 제1 금속 라이너(215)에 의해 형성된 홀의 직경의 1/2보다 작아야 한다. 여기서, 상기 구리막(210)을 형성하는 공정은 필요에 따라 생략할 수도 있다. 상기 단일 금속 라이너(single metal liner)는 알루미늄막 또는 구리를 함유하는 알루미늄 합금막으로 형성할 수도 있다. 이때, 상기 알루미늄 합금 라이너는 Cu+1(hfac)TMVS 및 DMEAA(dimethyl ethyl amine alane)를 각각 구리 소오스 및 알루미늄 소오스로 사용하는 선택적 MOCVD 공정으로 형성할 수 있다.However, the growth thickness of the second metal liner 217 should be smaller than 1/2 of the diameter of the hole formed by the first metal liner 215, unlike the aluminum plug of FIG. 3. Here, the process of forming the copper film 210 may be omitted as necessary. The single metal liner may be formed of an aluminum film or an aluminum alloy film containing copper. In this case, the aluminum alloy liner may be formed by a selective MOCVD process using Cu +1 (hfac) TMVS and dimethyl ethyl amine alane (DMEAA) as a copper source and an aluminum source, respectively.

한편, 상기 구리 라이너를 선택적으로 형성하기 위한 공정온도는 하부막, 즉 리세스 영역 내에 노출된 막의 종류에 따라 결정된다. 예를 들면, 타이타늄 질화막 표면에 구리 라이너를 선택적으로 형성하는 경우에 구리 라이너의 증착 온도는 150℃ 내지 350℃인 것이 바람직하다. 그리고, 이때 구리 라이너는 10Torr의 압력 하에서 형성하는 것이 바람직하고, 금속 소오스, 즉 Cu+1(hfac)TMVS의 온도는 40℃ 내지 50℃로 유지시키는 것이 바람직하다.On the other hand, the process temperature for selectively forming the copper liner is determined according to the type of the lower film, that is, the film exposed in the recess region. For example, when the copper liner is selectively formed on the surface of the titanium nitride film, the deposition temperature of the copper liner is preferably 150 ° C to 350 ° C. In this case, the copper liner is preferably formed under a pressure of 10 Torr, and the metal source, that is, the temperature of Cu +1 (hfac) TMVS is preferably maintained at 40 ° C to 50 ° C.

도 8은 금속막(219)을 형성하는 단계를 설명하기 위한 단면도이다. 구체적으로 설명하면, 상기 금속 라이너(218)가 형성된 결과물 전면에 화학기상증착 공정 및 스퍼터링 공정의 조합을 통하여 금속막(219), 예컨대 알루미늄막 또는 알루미늄 합금막을 형성한다. 이때, 상기 알루미늄막 또는 알루미늄 합금막은 리플로우 온도보다 낮은 온도에서 형성되는 것이 바람직하다. 이는, 상기 금속막(219)을 리플로우 공정으로 평탄화시키는 후속공정을 실시할 때, 금속막 내부에 보이드(250)가 형성되는 것을 방지하기 위함이다.8 is a cross-sectional view for describing a step of forming the metal film 219. Specifically, the metal film 219, for example, an aluminum film or an aluminum alloy film, is formed on the entire surface of the resultant on which the metal liner 218 is formed through a combination of chemical vapor deposition and sputtering. In this case, the aluminum film or the aluminum alloy film is preferably formed at a temperature lower than the reflow temperature. This is to prevent the void 250 from being formed in the metal film when performing the subsequent process of planarizing the metal film 219 by the reflow process.

또한, 상기 금속막(219)은 도 4의 금속막(119)을 형성하는 방법과 동일한 방법으로 형성할 수도 있다. 이때, 리세스된 영역 내부에 보이드(250)가 형성될 수도 있다. 이는, 스퍼터링 공정에서 발생하는 오버행(over hang) 현상에 기인하는 것이다. 그러나, 이러한 보이드(250)는 후속공정에서 실시하는 리플로우 공정시 금속막(219)에 의해 완전히 채워진다. 이는, 금속 라이너(218), 즉 알루미늄 라이너가 웨팅막의 역할을 하기 때문이다.In addition, the metal film 219 may be formed by the same method as the method of forming the metal film 119 of FIG. 4. In this case, the void 250 may be formed in the recessed region. This is due to an over hang phenomenon occurring in the sputtering process. However, the void 250 is completely filled by the metal film 219 during the reflow process performed in a subsequent process. This is because the metal liner 218, that is, the aluminum liner serves as a wetting film.

도 9는 평탄화된 금속 합금막(219a)을 형성하는 단계를 설명하기 위한 단면도이다. 상세히 설명하면, 상기 금속막(219)이 형성된 결과물을 소정의 온도에서 어닐링시키어 상기 금속막(219)을 리플로우시킨다. 이때, 상기 금속막(219)이 알루미늄막 또는 알루미늄 합금막인 경우에 상기 어닐링 온도는 350℃ 내지 500℃인 것이 바람직하다. 이와 같이 상기 금속막(219)을 어닐링시키어 리플로우시키면, 상기 금속 라이너(218) 및 상기 금속막(219)이 서로 혼합되고 표면이 평탄화된 금속 합금막(219a)이 형성된다. 상기 평탄화된 금속 합금막(219a)은 리플로우 공정 대신에 350℃ 내지 500℃의 온도에서 금속막(219)을 추가로 형성하는 공정을 이용하여 형성할 수도 있다.9 is a cross-sectional view for explaining a step of forming the planarized metal alloy film 219a. In detail, the resulting metal film 219 is annealed at a predetermined temperature to reflow the metal film 219. In this case, when the metal film 219 is an aluminum film or an aluminum alloy film, the annealing temperature is preferably 350 ° C to 500 ° C. When the metal film 219 is annealed and reflowed as described above, the metal liner 218 and the metal film 219 are mixed with each other and a metal alloy film 219a having a flat surface is formed. The planarized metal alloy film 219a may be formed using a process of additionally forming the metal film 219 at a temperature of 350 ° C. to 500 ° C. instead of the reflow process.

상술한 본 발명의 다른 실시예는 본 발명의 일 실시예와는 다르게 금속배선을 형성하는 데 있어서 금속 플러그를 형성하는 공정을 필요로 하지 않는다. 따라서, 금속 플러그를 평탄화시키는 공정 역시 생략할 수 있다.Another embodiment of the present invention described above does not require a process of forming a metal plug in forming a metal wiring, unlike an embodiment of the present invention. Therefore, the process of planarizing the metal plug can also be omitted.

도 11 내지 도 13은 본 발명의 또 다른 실시예에 따른 금속배선 형성방법을 설명하기 위한 단면도들이다.11 to 13 are cross-sectional views illustrating a method for forming metal wirings according to still another embodiment of the present invention.

도 11을 참조하면, 반도체기판(301)에 제1 도전층(303)을 형성한다. 상기 제1 도전층(303)이 형성된 반도체기판 전면에 층간절연막을 형성한다. 상기 층간절연막의 소정영역을 식각하여 리세스된 영역을 갖는 층간절연막 패턴(305)을 형성한다.Referring to FIG. 11, a first conductive layer 303 is formed on the semiconductor substrate 301. An interlayer insulating film is formed on the entire surface of the semiconductor substrate on which the first conductive layer 303 is formed. A predetermined region of the interlayer dielectric layer is etched to form an interlayer dielectric layer pattern 305 having a recessed region.

상기 리세스된 영역은 제1 도전층(303)의 소정영역을 노출시키는 콘택홀이거나 상기 층간절연막의 두께보다 얕은 깊이를 갖는 그루브일 수도 있다. 상기 제1 도전층(303)이 금속막인 경우에 상기 콘택홀은 비아홀에 해당하고, 상기 제1 도전층(303)이 불순물층, 폴리실리콘막 또는 내화성금속 실리사이드막인 경우에 상기 콘택홀은 금속 콘택홀에 해당한다.The recessed region may be a contact hole exposing a predetermined region of the first conductive layer 303 or a groove having a depth smaller than the thickness of the interlayer insulating layer. When the first conductive layer 303 is a metal film, the contact hole corresponds to a via hole, and when the first conductive layer 303 is an impurity layer, a polysilicon film, or a refractory metal silicide film, the contact hole is Corresponds to the metal contact hole.

상기 리세스된 영역이 형성된 결과물 전면에 콘포말한(conformal) 금속막을 형성한다. 상기 리세스된 영역이 비아홀인 경우에 상기 콘포말한 금속막은 웨팅막(307) 및 장벽금속막(309)을 차례로 적층시키어 형성한다. 여기서, 상기 콘포말한 금속막은 상기 웨팅막(307) 및 장벽금속막(309)들중 어느 하나만으로 형성할 수도 있다.A conformal metal film is formed on the entire surface of the resultant formed recessed region. When the recessed region is a via hole, the conformal metal film is formed by sequentially stacking the wetting film 307 and the barrier metal film 309. The conformal metal film may be formed of only one of the wetting film 307 and the barrier metal film 309.

예를 들면, 상기 제1 도전층(303)이 알루미늄막 또는 알루미늄 합금막이고 후속공정에서 상기 리세스된 영역을 채우도록 형성되는 제2 도전층 또한 알루미늄막 또는 알루미늄 합금막인 경우에, 상기 콘포말한 금속막은 웨팅막(307)만으로 형성하거나 웨팅막(307) 및 장벽금속막(309)막을 차례로 적층시키어 형성하는 것이 바람직하다. 이는, 상기 콘포말한 금속막이 장벽금속막(309)만으로 형성되는 경우에 제1 도전층(303) 및 장벽금속막(309) 사이에 저항성 접촉(ohmic contact)이 이루어지지 않으므로 비아콘택 저항이 높아지는 문제점이 있다.For example, when the first conductive layer 303 is an aluminum film or an aluminum alloy film and the second conductive layer formed to fill the recessed region in a subsequent process is also an aluminum film or an aluminum alloy film, the cone The foamed metal film is preferably formed only by the wetting film 307 or by laminating the wetting film 307 and the barrier metal film 309 sequentially. This is because when the conformal metal film is formed of only the barrier metal film 309, ohmic contact is not made between the first conductive layer 303 and the barrier metal film 309, so that the via contact resistance is increased. There is a problem.

여기서, 상기 웨팅막(307)은 타이타늄막 또는 탄탈륨막으로 형성하고, 상기 장벽금속막(309)은 본 발명의 일 실시에서 설명한 장벽금속막과 동일한 물질막으로 형성한다.Here, the wetting film 307 is formed of a titanium film or tantalum film, and the barrier metal film 309 is formed of the same material film as the barrier metal film described in the embodiment of the present invention.

한편, 상기 제1 도전층(303)이 텅스텐막이고 상기 제2 도전층이 알루미늄막 또는 알루미늄 합금막인 경우에, 상기 콘포말한 금속막은 반드시 장벽금속막(309)을 포함하는 금속막으로 형성하는 것이 바람직하다. 이는, 텅스텐막과 알루미늄막 사이에 웨팅막만을 개재시키는 경우에, 텅스텐막과 알루미늄막이 서로 반응하여 비아콘택 저항 특성을 저하시키기 때문이다. 따라서, 이 경우에는 상기 콘포말한 금속막을 웨팅막(307) 및 장벽금속막(309)을 차례로 적층시키어 형성하거나 장벽금속막(309)만으로 형성하는 것이 바람직하다.On the other hand, when the first conductive layer 303 is a tungsten film and the second conductive layer is an aluminum film or an aluminum alloy film, the conformal metal film is necessarily formed of a metal film including a barrier metal film 309. It is desirable to. This is because, when only the wetting film is interposed between the tungsten film and the aluminum film, the tungsten film and the aluminum film react with each other to lower the via contact resistance characteristics. Therefore, in this case, it is preferable that the conformal metal film is formed by stacking the wetting film 307 and the barrier metal film 309 sequentially or by using only the barrier metal film 309.

상기 콘택홀이 금속 콘택홀인 경우에 상기 콘포말한 금속막은 저항성 금속막 및 장벽금속막을 차례로 적층시키어 형성한다. 여기서, 상기 저항성 금속막은 상기 웨팅막(307)에 대응하는 물질막이다. 상기 저항성 금속막은 상기 웨팅막(307)과 동일한 물질막으로 형성한다.When the contact hole is a metal contact hole, the conformal metal film is formed by sequentially laminating a resistive metal film and a barrier metal film. Here, the resistive metal film is a material film corresponding to the wetting film 307. The resistive metal film is formed of the same material film as the wetting film 307.

상기 콘포말한 금속막이 형성된 결과물 상에 상기 리세스된 영역의 측벽 및 바닥 상의 콘포말한 금속막을 노출시키는 금속증착 방지막(anti-nucleation layer; 313)을 형성한다. 상기 금속증착 방지막(313)은 본 발명의 일 실시예와 동일한 방법으로 형성한다. 이에 따라, 금속증착 방지막(313)의 아래에 금속막(311)이 잔존할 수도 있다.An anti-nucleation layer 313 is formed on the resultant product on which the conformal metal film is formed to expose the conformal metal film on the sidewalls and the bottom of the recessed region. The metal deposition prevention film 313 is formed in the same manner as in an embodiment of the present invention. Accordingly, the metal film 311 may remain under the metal deposition prevention film 313.

도 12A를 참조하면, 상기 금속증착 방지막(313)에 의해 노출된 콘포말한 금속막 상에 선택적으로 금속 라이너(315)를 형성한다. 상기 금속 라이너(315)는 본 발명의 다른 실시예와 동일한 방법으로 형성한다. 상기 금속라이너(315)가 형성된 결과물 전면에 PVD 방법으로 금속막(317), 예컨대 알루미늄막 또는 알루미늄 합금막을 형성한다.Referring to FIG. 12A, a metal liner 315 is selectively formed on the conformal metal film exposed by the metal deposition prevention film 313. The metal liner 315 is formed in the same manner as another embodiment of the present invention. A metal film 317, for example, an aluminum film or an aluminum alloy film, is formed on the entire surface of the resultant product on which the metal liner 315 is formed.

이때, 리세스된 영역 내부에 보이드(350)가 형성될 수도 있다. 이는, 스퍼터링 공정에서 발생하는 오버행(over hang) 현상에 기인하는 것이다. 그러나, 이러한 보이드(350)는 후속공정에서 실시하는 리플로우 공정시 금속막(317)에 의해 완전히 채워진다. 이는, 금속라이너(315), 즉 알루미늄 라이너가 웨팅막의 역할을 하기 때문이다.In this case, the void 350 may be formed in the recessed region. This is due to an over hang phenomenon occurring in the sputtering process. However, the void 350 is completely filled by the metal film 317 during the reflow process performed in a subsequent process. This is because the metal liner 315, that is, the aluminum liner serves as the wetting film.

한편, 도 12B는 도 12A의 금속라이너(315)를 형성하는 대신에 리세스된 영역 내부를 채우는 금속 플러그(316)를 형성하는 방법을 설명하기 위한 단면도이다. 여기서, 상기 금속 플러그(316)를 형성하기 전에 도 12A에서와 같이 리세스된 영역 내에 금속 라이너(315)를 형성할 수도 있다. 상기 금속 플러그(316)는 본 발명의 일 실시예와 동일한 방법으로 형성한다. 상기 금속 플러그(316)가 형성된 결과물 전면에 PVD 방법을 사용하여 금속막(319), 예컨대 알루미늄막 또는 알루미늄 합금막을 형성한다.12B is a cross-sectional view for describing a method of forming the metal plug 316 filling the recessed region instead of the metal liner 315 of FIG. 12A. Here, before forming the metal plug 316, the metal liner 315 may be formed in the recessed region as shown in FIG. 12A. The metal plug 316 is formed in the same manner as in the embodiment of the present invention. A metal film 319, for example, an aluminum film or an aluminum alloy film, is formed on the entire surface of the resultant product in which the metal plug 316 is formed using the PVD method.

도 13을 참조하면, 상기 도 12A 또는 도 12B의 금속막(317 또는 319)이 형성된 결과물을 도 5에서와 같이 350℃ 내지 500℃의 온도에서 열처리하여 평탄화된 제2 도전층(321), 즉 평탄화된 금속합금막을 형성한다. 이때, 상기 금속라이너(315) 및/또는 금속 플러그(316)는 금속막(317 또는 319)과 서로 반응하여 제2 도전층(321) 내에 함유된다.Referring to FIG. 13, the resultant formed with the metal film 317 or 319 of FIG. 12A or 12B is heat treated at a temperature of 350 ° C. to 500 ° C. as shown in FIG. A planarized metal alloy film is formed. In this case, the metal liner 315 and / or the metal plug 316 react with the metal film 317 or 319 to be contained in the second conductive layer 321.

도 11 내지 도 13에서 콘택홀이 비아홀인 경우에, 제2 도전층(321)을 형성하기 위한 금속막(317 또는 319) 및 제1 도전층(303)은 모두 구리막으로 형성할 수도 있다. 이때, 도 12A의 금속 라이너(315) 또는 도 12B의 금속 플러그(316)은 구리 라이너 또는 구리 플러그로 형성하는 것이 바람직하다. 상기 구리 라이너 또는 구리 플러그는 구리를 함유하는 금속 소오스를 사용하는 선택적 MOCVD 방법으로 형성한다.11 to 13, when the contact hole is a via hole, both the metal film 317 or 319 and the first conductive layer 303 for forming the second conductive layer 321 may be formed of a copper film. At this time, the metal liner 315 of FIG. 12A or the metal plug 316 of FIG. 12B is preferably formed of a copper liner or a copper plug. The copper liner or copper plug is formed by a selective MOCVD method using a metal source containing copper.

상기 금속막(317 또는 319) 및 제1 도전층(303)을 구리막으로 형성하는 경우에, 콘포말한 금속막은 적어도 장벽금속막으로 형성하는 것이 바람직하다. 이는, 구리막이 층간절연막 패턴과 접촉하는 경우에, 구리막 내의 구리원자들이 층간절연막 패턴 내부로 확산하는 성질이 강하기 때문이다.In the case where the metal film 317 or 319 and the first conductive layer 303 are formed of a copper film, the conformal metal film is preferably formed of at least a barrier metal film. This is because, when the copper film is in contact with the interlayer insulating film pattern, the copper atoms in the copper film diffuse in the interlayer insulating film pattern.

또한, 도 11 내지 도 13에서 콘택홀이 금속 콘택홀인 경우에, 제2 도전층 (321)을 형성하기 위한 금속막(317 또는 319)을 구리막으로 형성할 수도 있다. 이때, 도 12A의 금속 라이너(315) 또는 도 12B의 금속 플러그(316) 역시 구리 라이너 또는 구리 플러그로 형성하는 것이 바람직하다. 상기 금속막(317 또는 319)을 구리막으로 형성하는 경우에, 콘포말한 금속막 역시 장벽금속막으로 형성하는 것이 바람직하다11 to 13, when the contact hole is a metal contact hole, a metal film 317 or 319 for forming the second conductive layer 321 may be formed of a copper film. In this case, the metal liner 315 of FIG. 12A or the metal plug 316 of FIG. 12B may also be formed of a copper liner or a copper plug. In the case where the metal film 317 or 319 is formed of a copper film, the conformal metal film is also preferably formed of a barrier metal film.

도 13을 다시 참조하여 상술한 본 발명에 따라 제조된 콘택 구조체를 설명하기로 한다.Referring to FIG. 13 again, a contact structure manufactured according to the present invention described above will be described.

도 13을 참조하면, 반도체기판(301) 상에 제1 도전층(303)이 형성되고, 상기 제1 도전층(303)이 형성된 결과물 상에 상기 제1 도전층(303)의 소정영역을 노출시키는 콘택홀을 갖는 층간절연막 패턴(305)이 형성된다. 상기 제1 도전층(303)이 알루미늄막, 알루미늄 합금막 또는 텅스텐막과 같은 금속막으로 형성된 하부 금속배선인 경우에 상기 콘택홀은 비아홀에 해당한다. 이와는 다르게, 상기 제1 도전층(303)이 불순물층, 폴리실리콘막 또는 내화성금속 실리사이드막과 같은 도전막으로 형성된 경우에 상기 콘택홀은 금속 콘택홀에 해당한다.Referring to FIG. 13, a first conductive layer 303 is formed on a semiconductor substrate 301, and a predetermined region of the first conductive layer 303 is exposed on a resultant on which the first conductive layer 303 is formed. An interlayer insulating film pattern 305 having a contact hole to be formed is formed. When the first conductive layer 303 is a lower metal wiring formed of a metal film such as an aluminum film, an aluminum alloy film, or a tungsten film, the contact hole corresponds to a via hole. Alternatively, when the first conductive layer 303 is formed of a conductive film such as an impurity layer, a polysilicon film, or a refractory metal silicide film, the contact hole corresponds to a metal contact hole.

상기 층간절연막 패턴(305)의 상부면 상에 콘택홀의 측벽 및 바닥을 노출시키는 금속증착 방지막(313)이 형성된다. 상기 금속증착 방지막(313) 및 상기 층간절연막 패턴(305) 사이에 도전막(311)이 추가로 개재될 수도 있다. 상기 금속증착 방지막(313)은 산화막 또는 질화막과 같은 절연체막이다.A metal deposition prevention layer 313 is formed on the top surface of the interlayer insulating layer pattern 305 to expose the sidewalls and the bottom of the contact hole. A conductive film 311 may be further interposed between the metal deposition prevention film 313 and the interlayer insulating film pattern 305. The metal deposition prevention film 313 is an insulator film such as an oxide film or a nitride film.

상기 산화막은 금속산화막 또는 실리콘산화막에 해당하고, 상기 질화막은 금속질화막 또는 실리콘질화막에 해당한다. 상기 금속산화막은 산화성이 우수한 금속막이 산화된 물질막, 예컨대 알루미늄 산화막, 타이타늄 산화막, 탄탈륨 산화막, 이트륨 산화막, 지르코늄 산화막, 크롬 산화막, 코발트 산화막, 또는 니켈 산화막이다. 또한, 상기 금속질화막은 알루미늄 질화막과 같은 절연체막일 수도 있다.The oxide film corresponds to a metal oxide film or a silicon oxide film, and the nitride film corresponds to a metal nitride film or a silicon nitride film. The metal oxide film is a material film in which a metal film having excellent oxidation property is oxidized, such as an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a yttrium oxide film, a zirconium oxide film, a chromium oxide film, a cobalt oxide film, or a nickel oxide film. The metal nitride film may be an insulator film such as an aluminum nitride film.

따라서, 상기 도전막(311)은 금속증착 방지막(313)을 형성하기 위한 금속막의 일부가 잔존하는 것으로서, 알루미늄막, 타이타늄막, 탄탈륨막, 이트륨막, 지르코늄막, 크롬막, 코발트막, 또는 니켈막 등이 이에 해당한다. 상기 금속증착 방지막(313) 및 상기 층간절연막 패턴(305) 사이에 개재될 뿐만 아니라 상기 콘택홀의바닥 및 측벽 상에 콘포말한(conformal) 금속막이 형성된다. 상기 금속증착 방지막(313) 아래에 도전막(311)이 존재하는 경우에, 상기 콘포말한 금속막은 상기 도전막(311) 및 층간절연막 패턴(305) 사이에 개재된다.Therefore, the conductive film 311 is a part of the metal film for forming the metal deposition prevention film 313, and the aluminum film, titanium film, tantalum film, yttrium film, zirconium film, chromium film, cobalt film, or nickel Acts and the like. A conformal metal film is formed on the bottom and sidewalls of the contact hole as well as interposed between the metal deposition preventing film 313 and the interlayer insulating film pattern 305. When the conductive film 311 is present under the metal deposition prevention film 313, the conformal metal film is interposed between the conductive film 311 and the interlayer insulating film pattern 305.

상기 콘택홀이 비아홀인 경우에, 상기 콘포말한 금속막은 웨팅막으로 형성된 제1 금속막(307) 및 장벽금속막으로 형성된 제2 금속막(309)이 차례로 적층된 구조를 갖거나, 상기 제1 및 제2 금속막(307, 309)중 어느 하나일 수도 있다. 상기 웨팅막은 타이타늄막 또는 탄탈륨막이고, 상기 장벽금속막은 도 1에서 설명한 장벽금속막과 동일한 물질막이다.When the contact hole is a via hole, the conformal metal film has a structure in which a first metal film 307 formed of a wetting film and a second metal film 309 formed of a barrier metal film are sequentially stacked or One of the first and second metal films 307 and 309 may be used. The wetting film is a titanium film or a tantalum film, and the barrier metal film is the same material film as the barrier metal film described with reference to FIG. 1.

한편, 상기 콘택홀이 금속 콘택홀인 경우에, 상기 콘포말한 금속막은 저항성 금속막으로 형성된 제1 금속막(307) 및 장벽금속막으로 형성된 제2 금속막(309)이 차례로 적층된 구조를 갖는다. 상기 저항성 금속막 및 장벽금속막은 도 1에서 설명한 저항성 금속막 및 장벽금속막과 동일한 물질막이다.In the case where the contact hole is a metal contact hole, the conformal metal film has a structure in which a first metal film 307 formed of a resistive metal film and a second metal film 309 formed of a barrier metal film are sequentially stacked. . The resistive metal film and the barrier metal film are the same material films as those of the resistive metal film and the barrier metal film described with reference to FIG. 1.

상기 금속증착 방지막(313) 상에 상기 금속증착 방지막(313)에 의해 노출된 콘택홀 내부를 채우는 제2 도전층(321)이 형성된다. 상기 콘택홀이 비아홀인 경우에 상기 제1 및 제2 도전층(303, 321)은 모두 구리막일 수도 있다. 이때, 상기 콘포말한 금속막은 적어도 장벽금속막을 포함하는 것이 바람직하다. 이는, 구리막이 층간절연막 패턴(305)과 접촉하는 경우에 구리막 내의 구리 원자들이 층간절연막 패턴(305) 내부로 확산하는 성질이 강하기 때문이다. 또한, 상기 콘택홀이 금속 콘택홀인 경우에 상기 제2 도전층(321)은 구리막일 수도 있다. 이때, 상기 콘포말한 금속막 역시 적어도 장벽금속막을 포함하는 것이 바람직하다.The second conductive layer 321 filling the inside of the contact hole exposed by the metal deposition prevention layer 313 is formed on the metal deposition prevention layer 313. When the contact hole is a via hole, both the first and second conductive layers 303 and 321 may be copper films. In this case, the conformal metal film preferably includes at least a barrier metal film. This is because the copper atoms in the copper film diffuse into the interlayer insulating film pattern 305 when the copper film is in contact with the interlayer insulating film pattern 305. In addition, when the contact hole is a metal contact hole, the second conductive layer 321 may be a copper film. In this case, the conformal metal film also preferably includes at least a barrier metal film.

본 발명의 실시예들에 따르면, 어스펙트 비율이 높은 고집적 반도체소자의 콘택홀 또는 그루브의 바닥 및 측벽을 노출시키는 금속증착 방지막을 선택적으로 형성함으로써, 고집적 반도체소자의 콘택홀 또는 그루브를 완전히 채울 수 있음은 물론, 신뢰성을 개선시킬 수 있는 금속배선을 구현할 수 있다.According to embodiments of the present invention, by selectively forming a metal deposition prevention film exposing the bottom and sidewalls of the contact hole or groove of the highly integrated semiconductor device having a high aspect ratio, the contact hole or groove of the highly integrated semiconductor device can be completely filled. Of course, it is possible to implement a metal wiring to improve the reliability.

본 발명은 상기 실시예들에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.The present invention is not limited to the above embodiments, and modifications and improvements are possible at the level of those skilled in the art.

Claims (46)

반도체기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막의 소정영역을 식각하여 리세스 영역(recessed region)을 갖는 층간절연막 패턴을 형성하는 단계;Etching a predetermined region of the interlayer dielectric layer to form an interlayer dielectric layer pattern having a recessed region; 상기 층간절연막 패턴이 형성된 결과물 전면에 장벽금속막을 형성하는 단계;Forming a barrier metal film on an entire surface of the resultant layer on which the interlayer insulating film pattern is formed; 상기 장벽금속막이 형성된 반도체기판 상에 상기 리세스 영역 내의 장벽금속막을 노출시키는 물질막을 형성하는 단계;Forming a material film exposing the barrier metal film in the recess region on the semiconductor substrate on which the barrier metal film is formed; 상기 물질막을 진공중에서 자연산화시키어 금속증착 방지막을 형성하는 단계; 및Naturally oxidizing the material film in a vacuum to form a metal deposition prevention film; And 상기 노출된 장벽금속막에 의해 둘러싸여진 영역을 채우는 금속막을 형성하는 단계를 포함하는 반도체소자의 금속배선 형성방법.Forming a metal film filling a region surrounded by the exposed barrier metal film. 제1항에 있어서, 상기 장벽금속막을 형성하는 단계 전에The method of claim 1, wherein before forming the barrier metal film. 상기 층간절연막 패턴이 형성된 결과물 전면에 저항성 금속막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.And forming a resistive metal film on the entire surface of the resultant layer on which the interlayer insulating film pattern is formed. 제2항에 있어서, 상기 저항성 금속막은 타이타늄막 또는 탄탈륨막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.The method of claim 2, wherein the resistive metal film is a titanium film or a tantalum film. 제1항에 있어서, 상기 장벽금속막은 타이타늄 질화막, 탄탈륨 질화막, TiAlN막, TaAlN막, TiSiN막 또는 TaSiN막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.The method of claim 1, wherein the barrier metal film is a titanium nitride film, a tantalum nitride film, a TiAlN film, a TaAlN film, a TiSiN film, or a TaSiN film. 제1항에 있어서, 상기 물질막을 형성하는 단계 전에The method of claim 1, wherein before forming the material film 상기 장벽금속막 전면에 구리막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.And forming a copper film on the entire barrier metal film. 제1항에 있어서, 상기 물질막을 형성하는 단계는The method of claim 1, wherein the forming of the material film 상기 장벽금속막이 형성된 반도체기판을 복수개의 공정챔버 및 하나의 트랜스퍼 챔버를 구비하는 물리적기상증착 장비 또는 화학기상증착 장비의 소정의 공정챔버 내에 로딩시키는 단계; 및Loading the semiconductor substrate on which the barrier metal film is formed into a predetermined process chamber of a physical vapor deposition apparatus or a chemical vapor deposition apparatus having a plurality of process chambers and a transfer chamber; And 상기 소정의 공정챔버 내에 로딩된 반도체기판 상에 상기 리세스 영역 내의장벽금속막을 노출시키는 물질막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.Forming a material film exposing the barrier metal film in the recess region on the semiconductor substrate loaded in the predetermined process chamber. 제6항에 있어서, 상기 물질막은 우수한 산화성을 갖는 금속막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.7. The method of claim 6, wherein the material film is a metal film having excellent oxidative properties. 제7항에 있어서, 상기 우수한 산화성을 갖는 금속막은 알루미늄막(Al), 타이타늄막(Ti), 탄탈륨막(Ta), 지르코늄막(Zr), 스트론티움막(Sr), 마그네슘막(Mg), 바리윰막(Ba), 칼슘막(Ca), 세리움막(Ce), 또는 이트리윰막(Y)인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.The metal film of claim 7, wherein the metal film having excellent oxidizing property is an aluminum film (Al), a titanium film (Ti), a tantalum film (Ta), a zirconium film (Zr), a strontium film (Sr), or a magnesium film (Mg). And a barrier film (Ba), a calcium film (Ca), a cerium film (Ce), or a yttrium film (Y). 제6항에 있어서, 상기 금속증착 방지막을 형성하는 단계는The method of claim 6, wherein the forming of the metal deposition prevention film 상기 물질막이 형성된 반도체기판을 상기 트랜스퍼 챔버로 전송시키는 단계; 및Transferring the semiconductor substrate on which the material film is formed to the transfer chamber; And 상기 트랜스퍼 챔버 내부를 소정의 진공도로 유지시키어 상기 물질막을 자연산화시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.Maintaining the inside of the transfer chamber at a predetermined vacuum level to naturally oxidize the material film. 제9항에 있어서, 상기 소정의 진공도는 10-8Torr 내지 1기압인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.10. The method of claim 9, wherein the predetermined degree of vacuum is 10 -8 Torr to 1 atm. 반도체기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막의 소정영역을 식각하여 리세스 영역(recessed region)을 갖는 층간절연막 패턴을 형성하는 단계;Etching a predetermined region of the interlayer dielectric layer to form an interlayer dielectric layer pattern having a recessed region; 상기 층간절연막 패턴이 형성된 결과물 전면에 장벽금속막을 형성하는 단계;Forming a barrier metal film on an entire surface of the resultant layer on which the interlayer insulating film pattern is formed; 상기 장벽금속막이 형성된 반도체기판 상에 상기 리세스 영역 내의 장벽금속막을 노출시키는 물질막을 형성하는 단계;Forming a material film exposing the barrier metal film in the recess region on the semiconductor substrate on which the barrier metal film is formed; 상기 장벽금속막 및 상기 물질막이 형성된 반도체기판을 열처리하여 상기 물질막이 산화된 금속증착 방지막을 형성함과 동시에 상기 장벽금속막의 그레인 경계 영역을 산소원자로 채우는 단계; 및Heat-treating the barrier metal film and the semiconductor substrate on which the material film is formed to form a metal deposition prevention film in which the material film is oxidized and at the same time filling the grain boundary region of the barrier metal film with oxygen atoms; And 상기 열처리된 장벽금속막에 의해 둘러싸여진 영역을 채우는 금속막을 형성하는 단계를 포함하는 반도체소자의 금속배선 형성방법.Forming a metal film filling a region enclosed by the heat-treated barrier metal film. 제11항에 있어서, 상기 장벽금속막 및 상기 물질막은 인시투(in-situ) 공정으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.The method of claim 11, wherein the barrier metal layer and the material layer are formed in an in-situ process. 제11항에 있어서, 상기 장벽금속막 및 상기 물질막을 열처리하는 공정은 400℃ 내지 550℃의 온도 및 질소 분위기에서 30분 내지 60분 동안 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.The method of claim 11, wherein the heat treatment of the barrier metal film and the material film is performed for 30 minutes to 60 minutes at a temperature of 400 ° C. to 550 ° C. and a nitrogen atmosphere. 제11항에 있어서, 상기 장벽금속막 및 상기 물질막을 열처리하는 공정은 550℃ 내지 850℃의 온도 및 암모니아 가스 또는 질소 가스 분위기에서 10초 내지 120초 동안 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.The method of claim 11, wherein the heat treatment of the barrier metal film and the material film is performed for 10 seconds to 120 seconds at a temperature of 550 ° C. to 850 ° C. and an ammonia gas or nitrogen gas atmosphere. Formation method. 반도체기판 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate; 상기 층간절연막의 소정영역을 식각하여 리세스된 영역(recessed region)을 형성하는 단계;Etching a predetermined region of the interlayer dielectric layer to form a recessed region; 상기 리세스된 영역이 형성된 결과물 전면에 콘포말한(conformal) 금속막을 형성하는 단계;Forming a conformal metal film on an entire surface of the resultant product in which the recessed region is formed; 상기 콘포말한 금속막이 형성된 반도체 상에 상기 리세스된 영역의 바닥 및 측벽 상의 콘포말한 금속막을 노출시키는 금속증착 방지막(anti-nucleation layer)을 형성하는 단계; 및Forming an anti-nucleation layer exposing the conformal metal film on the bottom and sidewalls of the recessed region on the semiconductor on which the conformal metal film is formed; And 상기 노출된 콘포말한 금속막에 의해 둘러싸여진 영역을 채우는 금속막을 형성하는 단계를 포함하는 반도체소자의 금속배선 형성방법.Forming a metal film filling a region surrounded by the exposed conformal metal film. 제15항에 있어서, 상기 리세스된 영역은 하부 금속배선을 노출시키는 비아홀인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.16. The method of claim 15, wherein the recessed region is a via hole exposing a lower metal wiring. 제16항에 있어서, 상기 콘포말한 금속막은 웨팅막 및 장벽금속막중 어느 하나로 형성하거나 상기 웨팅막 및 상기 장벽금속막을 차례로 적층시키어 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.17. The method of claim 16, wherein the conformal metal film is formed by any one of a wetting film and a barrier metal film, or is formed by sequentially stacking the wetting film and the barrier metal film. 제17항에 있어서, 상기 웨팅막은 타이타늄막 또는 탄탈륨막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.18. The method of claim 17, wherein the wetting film is a titanium film or a tantalum film. 제17항에 있어서, 상기 장벽금속막은 타이타늄 질화막, 탄탈륨 질화막, TiAlN막, TaAlN막, TiSiN막 또는 TaSiN막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.18. The method of claim 17, wherein the barrier metal film is a titanium nitride film, a tantalum nitride film, a TiAlN film, a TaAlN film, a TiSiN film, or a TaSiN film. 제15항에 있어서, 상기 리세스된 영역은 불순물층, 폴리실리콘막 또는 내화성금속 실리사이드막을 노출시키는 금속 콘택홀인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.16. The method of claim 15, wherein the recessed region is a metal contact hole exposing an impurity layer, a polysilicon film, or a refractory metal silicide film. 제20항에 있어서, 상기 콘포말한 금속막은 저항성 금속막 및 장벽금속막을 차례로 적층시키어 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.21. The method of claim 20, wherein the conformal metal film is formed by sequentially laminating a resistive metal film and a barrier metal film. 제15항에 있어서, 상기 노출된 콘포말한 금속막에 의해 둘러싸여진 영역을 채우는 금속막을 형성하는 단계는The method of claim 15, wherein the forming of the metal film filling the region surrounded by the exposed conformal metal film is performed. 상기 노출된 콘포말한 금속막에 의해 둘러싸여진 영역 내에 선택적으로 금속 플러그를 형성하는 단계; 및Selectively forming a metal plug in an area surrounded by the exposed conformal metal film; And 상기 금속 플러그를 덮는 배선용 금속막을 형성하는 단계를 포함하는 것을특징으로 하는 반도체소자의 금속배선 형성방법.Forming a wiring metal film covering the metal plug. 제22항에 있어서, 상기 금속 플러그는 알루미늄 플러그인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.23. The method of claim 22, wherein the metal plug is an aluminum plug. 제23항에 있어서, 상기 알루미늄 플러그는 알루미늄을 함유하는 전구체를 사용하는 선택적 MOCVD(metal organic CVD) 공정으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.24. The method of claim 23, wherein the aluminum plug is formed by a selective metal organic CVD process using a precursor containing aluminum. 제24항에 있어서, 상기 알루미늄을 함유하는 전구체는 트리메틸 알루미늄(Tri Methyl Aluminum; (CH3)3Al), 트리에틸 알루미늄(Tri Ethyl Aluminum; (C2H5)3Al), 트리이소 부틸 알루미늄(Tri Iso Butyl Aluminum; ((CH3)2CHCH2)3Al), 다이메틸 알루미늄 하이드라이드(Di Methyl Aluminum Hydride; (CH3)2AlH), 다이메틸 에틸 아민 알란(Di Methyl Ethyl Amine Alane; (CH3)2C2H5N:AlH3), 알킬 피로리딘 알란(Alkyl Pyrroridine Alane; R(C4H8)N:AlH3), 및 트리터셔리 부틸 알루미늄(Tri Tertiary Butyl Aluminum; ((CH3)3C)3Al)으로 이루어진 일 군중 선택된 어느 하나인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.25. The method of claim 24, wherein the precursor containing aluminum is trimethyl aluminum (CH 3 ) 3 Al, Tri Ethyl Aluminum (C 2 H 5 ) 3 Al, triisobutyl aluminum (Tri Iso Butyl Aluminum; ((CH 3 ) 2 CHCH 2 ) 3 Al), Di Methyl Aluminum Hydride; (CH 3 ) 2 AlH), Di Methyl Ethyl Amine Alane; (CH 3 ) 2 C 2 H 5 N: AlH 3 ), Alkyl Pyrroridine Alane; R (C 4 H 8 ) N: AlH 3 ), and Tritertiary Butyl Aluminum; ( (CH 3 ) 3 C) 3 Al) A metal wiring forming method of a semiconductor device, characterized in that any one selected. 제15항에 있어서, 상기 노출된 콘포말한 금속막에 의해 둘러싸여진 영역을 채우는 금속막을 형성하는 단계는The method of claim 15, wherein the forming of the metal film filling the region surrounded by the exposed conformal metal film is performed. 상기 노출된 콘포말한 금속막에 의해 둘러싸여진 영역 내에 선택적으로 금속 라이너를 형성하는 단계; 및Selectively forming a metal liner in an area surrounded by the exposed conformal metal film; And 상기 금속 라이너가 형성된 반도체기판 전면에 상기 금속 라이너에 의해 둘러싸여진 영역을 채우는 평탄화된 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.Forming a planarized metal film filling a region surrounded by the metal liner on the entire surface of the semiconductor substrate on which the metal liner is formed. 제26항에 있어서, 상기 금속 라이너는 알루미늄 라이너인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.27. The method of claim 26, wherein the metal liner is an aluminum liner. 제27항에 있어서, 상기 알루미늄 라이너는 알루미늄을 함유하는 전구체를 사용하는 선택적 MOCVD(metal organic CVD) 공정으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.28. The method of claim 27, wherein the aluminum liner is formed by a selective metal organic CVD process using a precursor containing aluminum. 제28항에 있어서, 상기 알루미늄을 함유하는 전구체는 트리메틸 알루미늄(Tri Methyl Aluminum; (CH3)3Al), 트리에틸 알루미늄(Tri Ethyl Aluminum; (C2H5)3Al), 트리이소 부틸 알루미늄(Tri Iso Butyl Aluminum; ((CH3)2CHCH2)3Al), 다이메틸 알루미늄 하이드라이드(Di Methyl Aluminum Hydride; (CH3)2AlH), 다이메틸에틸 아민 알란(Di Methyl Ethyl Amine Alane; (CH3)2C2H5N:AlH3), 알킬 피로리딘 알란(Alkyl Pyrroridine Alane; R(C4H8)N:AlH3), 및 트리터셔리 부틸 알루미늄(Tri Tertiary Butyl Aluminum; ((CH3)3C)3Al)으로 이루어진 일 군중 선택된 어느 하나인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.29. The method of claim 28, wherein the precursor containing aluminum is trimethyl aluminum (CH 3 ) 3 Al, tri ethyl aluminum (C 2 H 5 ) 3 Al, triisobutyl aluminum (Tri Iso Butyl Aluminum; ((CH 3 ) 2 CHCH 2 ) 3 Al), Di Methyl Aluminum Hydride; (CH 3 ) 2 AlH), Di Methyl Ethyl Amine Alane; (CH 3 ) 2 C 2 H 5 N: AlH 3 ), Alkyl Pyrroridine Alane; R (C 4 H 8 ) N: AlH 3 ), and Tritertiary Butyl Aluminum; ( (CH 3 ) 3 C) 3 Al) A metal wiring forming method of a semiconductor device, characterized in that any one selected. 반도체기판 상에 형성된 제1 도전층;A first conductive layer formed on the semiconductor substrate; 상기 제1 도전층이 형성된 반도체기판 전면에 형성되고, 상기 제1 도전층의 소정영역을 노출시키는 콘택홀을 갖는 층간절연막 패턴;An interlayer insulating film pattern formed on an entire surface of the semiconductor substrate on which the first conductive layer is formed and having a contact hole exposing a predetermined region of the first conductive layer; 상기 층간절연막 패턴의 상부면 상에 형성되고, 상기 콘택홀 내부를 노출시키는 금속증착 방지막; 및A metal deposition prevention layer formed on an upper surface of the interlayer insulating layer pattern and exposing an inside of the contact hole; And 상기 금속증착 방지막 상에 형성되고, 상기 콘택홀 내부를 채우는 제2 도전층을 포함하는 콘택 구조체.And a second conductive layer formed on the metal deposition preventing layer and filling the contact hole. 제30항에 있어서, 상기 금속증착 방지막은 절연체막인 것을 특징으로 하는 콘택 구조체.32. The contact structure of claim 30, wherein the metal deposition prevention film is an insulator film. 제31항에 있어서, 상기 절연체막은 금속산화막인 것을 특징으로 하는 콘택 구조체.32. The contact structure of claim 31 wherein said insulator film is a metal oxide film. 제32항에 있어서, 상기 금속산화막은 알루미늄 산화막(Al2O3), 타이타늄 산화막(TiO2), 또는 탄탈륨 산화막(Ta2O5)인 것을 특징으로 하는 콘택 구조체.33. The contact structure of claim 32, wherein the metal oxide film is an aluminum oxide film (Al 2 O 3 ), a titanium oxide film (TiO 2 ), or a tantalum oxide film (Ta 2 O 5 ). 제31항에 있어서, 상기 절연체막은 알루미늄 질화막(AlN)인 것을 특징으로 하는 콘택 구조체.32. The contact structure of claim 31 wherein said insulator film is an aluminum nitride film (AlN). 제30항에 있어서, 상기 금속증착 방지막 및 상기 층간절연막 패턴 사이에 개재된 도전층을 더 구비하는 것을 특징으로 하는 콘택 구조체.The contact structure according to claim 30, further comprising a conductive layer interposed between the metal deposition prevention film and the interlayer insulating film pattern. 제35항에 있어서, 상기 도전층은 산화성이 우수한 금속막인 것을 특징으로 하는 콘택 구조체.The contact structure according to claim 35, wherein the conductive layer is a metal film having excellent oxidizing property. 제36항에 있어서, 상기 산화성이 우수한 금속막은 알루미늄막, 타이타늄막, 탄탈륨막, 이트륨막, 지르코늄막, 크롬막, 코발트막, 또는 니켈막인 것을 특징으로 하는 콘택 구조체.The contact structure according to claim 36, wherein the metal film having excellent oxidizing property is an aluminum film, a titanium film, a tantalum film, a yttrium film, a zirconium film, a chromium film, a cobalt film, or a nickel film. 제30항에 있어서, 상기 제2 도전층은 알루미늄막 또는 알루미늄 합금막인 것을 특징으로 하는 콘택 구조체.The contact structure according to claim 30, wherein the second conductive layer is an aluminum film or an aluminum alloy film. 제30항에 있어서, 상기 제1 도전층은 하부 금속배선인 것을 특징으로 하는 콘택 구조체.31. The contact structure of claim 30, wherein the first conductive layer is a lower metallization. 제39항에 있어서, 상기 하부 금속배선은 알루미늄막, 알루미늄 합금막, 또는 텅스텐막인 것을 특징으로 하는 콘택 구조체.40. The contact structure of claim 39, wherein the lower metal wiring is an aluminum film, an aluminum alloy film, or a tungsten film. 제40항에 있어서, 상기 금속증착 방지막 및 상기 층간절연막 패턴 사이에 개재되고, 상기 콘택홀의 바닥 및 측벽 상에 형성된 콘포말한 금속막을 더 구비하는 것을 특징으로 하는 콘택 구조체.41. The contact structure according to claim 40, further comprising a conformal metal film interposed between the metal deposition preventing film and the interlayer insulating film pattern and formed on the bottom and sidewalls of the contact hole. 제41항에 있어서, 상기 콘포말한 금속막은 웨팅막 및 장벽금속막이 차례로 적층된 구조를 갖거나 상기 웨팅막 및 상기 장벽금속막중 어느 하나인 것을 특징으로 하는 콘택 구조체.42. The contact structure as claimed in claim 41, wherein the conformal metal film has a structure in which a wetting film and a barrier metal film are sequentially stacked or one of the wetting film and the barrier metal film. 제41항에 있어서, 상기 웨팅막은 타이타늄막 또는 탄탈륨막인 것을 특징으로 하는 콘택 구조체.42. The contact structure as claimed in claim 41, wherein the wetting film is a titanium film or a tantalum film. 제30항에 있어서, 상기 제1 도전층은 불순물층, 폴리실리콘막 또는 내화성금속 실리사이드막인 것을 특징으로 하는 콘택 구조체.31. The contact structure of claim 30, wherein the first conductive layer is an impurity layer, a polysilicon film, or a refractory metal silicide film. 제44항에 있어서, 상기 금속증착 방지막 및 상기 층간절연막 패턴 사이에 개재되고, 상기 콘택홀의 바닥 및 측벽 상에 형성된 콘포말한 금속막을 더 구비하는 것을 특징으로 하는 콘택 구조체.45. The contact structure according to claim 44, further comprising a conformal metal film interposed between the metal deposition prevention film and the interlayer insulating film pattern and formed on the bottom and sidewalls of the contact hole. 제45항에 있어서, 상기 콘포말한 금속막은 저항성 금속막 및 장벽금속막이 차례로 적층된 구조를 갖는 것을 특징으로 하는 콘택 구조체.The contact structure according to claim 45, wherein the conformal metal film has a structure in which a resistive metal film and a barrier metal film are sequentially stacked.
KR1020000002700A 1998-08-19 2000-01-20 Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby KR100363086B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000002700A KR100363086B1 (en) 2000-01-20 2000-01-20 Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby
US09/525,154 US6391769B1 (en) 1998-08-19 2000-03-14 Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000002700A KR100363086B1 (en) 2000-01-20 2000-01-20 Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby

Publications (2)

Publication Number Publication Date
KR20010073825A true KR20010073825A (en) 2001-08-03
KR100363086B1 KR100363086B1 (en) 2002-11-30

Family

ID=19640088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000002700A KR100363086B1 (en) 1998-08-19 2000-01-20 Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby

Country Status (1)

Country Link
KR (1) KR100363086B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844627B2 (en) 2002-09-14 2005-01-18 Samsung Electronics Co., Ltd. Metal film semiconductor device and a method for forming the same
KR100617046B1 (en) * 2004-12-21 2006-08-30 동부일렉트로닉스 주식회사 method for forming metal line of semiconductor device
KR100790568B1 (en) * 2006-04-07 2008-01-02 주식회사 하이닉스반도체 Method of forming metal wiring in semiconductor device
KR100838362B1 (en) * 2002-07-19 2008-06-13 주식회사 하이닉스반도체 Method for fabricating semiconductor device
KR100865724B1 (en) * 2002-07-02 2008-10-29 주식회사 하이닉스반도체 Method for atomic layer deposition of copper layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574964B1 (en) 2004-01-02 2006-04-28 삼성전자주식회사 Method for forming a tungsten contact plug improving a contact fill capability

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834196B2 (en) * 1989-04-17 1996-03-29 日本電気株式会社 Method for forming gold film and gold wiring
JP3127585B2 (en) * 1992-07-17 2001-01-29 ソニー株式会社 Metal plug formation method
JPH0714837A (en) * 1993-06-17 1995-01-17 Sony Corp Formation of al wiring
JP3027951B2 (en) * 1997-03-12 2000-04-04 日本電気株式会社 Method for manufacturing semiconductor device
KR100247702B1 (en) * 1997-12-22 2000-03-15 김영환 Method of fabricating metal pattern
KR19990059184A (en) * 1997-12-30 1999-07-26 김영환 Contact Forming Method of Semiconductor Device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865724B1 (en) * 2002-07-02 2008-10-29 주식회사 하이닉스반도체 Method for atomic layer deposition of copper layer
KR100838362B1 (en) * 2002-07-19 2008-06-13 주식회사 하이닉스반도체 Method for fabricating semiconductor device
US6844627B2 (en) 2002-09-14 2005-01-18 Samsung Electronics Co., Ltd. Metal film semiconductor device and a method for forming the same
KR100617046B1 (en) * 2004-12-21 2006-08-30 동부일렉트로닉스 주식회사 method for forming metal line of semiconductor device
KR100790568B1 (en) * 2006-04-07 2008-01-02 주식회사 하이닉스반도체 Method of forming metal wiring in semiconductor device

Also Published As

Publication number Publication date
KR100363086B1 (en) 2002-11-30

Similar Documents

Publication Publication Date Title
US6391769B1 (en) Method for forming metal interconnection in semiconductor device and interconnection structure fabricated thereby
KR100269878B1 (en) Method for forming metal interconnection of semiconductor device
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
KR100856023B1 (en) Copper interconnect structure having diffusion barrier and interconnecting method
US11587829B2 (en) Doping control of metal nitride films
EP0869544B1 (en) Method for depositing a diffusion barrier
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
US6969675B2 (en) Method of forming multilayer diffusion barrier for copper interconnections
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
KR100455382B1 (en) Method for forming metal interconnections of semiconductor device having dual damascene structure
US6602782B2 (en) Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby
KR100396891B1 (en) Method for forming metal wiring layer
US20020132469A1 (en) Method for forming metal wiring layer
KR100363086B1 (en) Method for forming metal interconnection in semiconductor device and contact structure fabricated thereby
KR100571387B1 (en) Copper wiring manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 17