KR20010073763A - Interrupt generation method when receiving asynchronous transfer mode cell - Google Patents

Interrupt generation method when receiving asynchronous transfer mode cell Download PDF

Info

Publication number
KR20010073763A
KR20010073763A KR1020000002606A KR20000002606A KR20010073763A KR 20010073763 A KR20010073763 A KR 20010073763A KR 1020000002606 A KR1020000002606 A KR 1020000002606A KR 20000002606 A KR20000002606 A KR 20000002606A KR 20010073763 A KR20010073763 A KR 20010073763A
Authority
KR
South Korea
Prior art keywords
transmission mode
asynchronous transmission
interrupt
network interface
cells
Prior art date
Application number
KR1020000002606A
Other languages
Korean (ko)
Inventor
서재원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000002606A priority Critical patent/KR20010073763A/en
Publication of KR20010073763A publication Critical patent/KR20010073763A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/563—Signalling, e.g. protocols, reference model
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5

Abstract

PURPOSE: A method for generating interrupt in receiving ATM(Asynchronous Transfer Mode) cells is provided to quickly transmit an AAL5(ATM Adaptation Layer) type of packets to an application program by selecting the number of times for generating interrupts. CONSTITUTION: A number of ATM cells are stored in a buffer for the purpose of the ATM cell in a system memory(411). If a payload type of indicator of indicator bit having a certain size is detected(421), a communication network interface card generates interrupt(441). Otherwise, if a payload type of indicator bit having a certain size is not detected(421), it is checked that a certain amount of ATM cells are stored in the ATM cell buffer(431). If so, the communication network interface card generates interrupt(441).

Description

비동기 전송 모드 셀 수신시 인터럽트 발생 방법{Interrupt generation method when receiving asynchronous transfer mode cell}Interrupt generation method when receiving asynchronous transfer mode cell}

본 발명은 정보 통신에 관한 것으로서, 특히 비동기 전송 모드 셀 수신시 인터럽트 발생 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to information communication, and more particularly, to a method of generating an interrupt upon asynchronous transmission mode cell reception.

초기에 비동기 전송 모드용 세그먼트 및 리어셈블리(Segment & Reassembly; SAR) 칩은 비동기 전송 모드 계층과 비동기 전송 모드 응용 계층(ATM Adaptation Layer)의 기능을 하드웨어적으로 구현하였다. 그러나, 56[kbps] 모뎀(MODEM)을 대체할 고속 네트워크(network)의 개발과 컴퓨터 성능의 비약적인 향상은 컴퓨터의 환경을 크게 변화시키고 있으며 가격을 낮추기 위한 고집적화가 요구되면서 하드웨어의 일부 기능을 소프트웨어(software)로 대체시켜야할 필요성이 대두되었고, 그 결과 비동기 전송 모드 계층은 소프트웨어로 대체되었다. 이와 같이 비동기 전송 모드 계층을 소프트웨어로 구성하였을 때 효율적인 패킷(packet) 수신이 요구된다.Initially, the segment & reassembly (SAR) chip for asynchronous transmission mode implemented hardware functions of the asynchronous transmission mode layer and the asynchronous transmission mode application layer. However, the development of high-speed networks to replace 56 [kbps] modems and the dramatic improvement in computer performance are changing the environment of the computer and requiring some integration of the hardware to reduce the cost. Software needs to be replaced, and as a result, the asynchronous transport mode layer has been replaced by software. Thus, when the asynchronous transmission mode layer is configured in software, efficient packet reception is required.

AAL5 타입 패킷의 경우 송신 시스템은 상기 패킷을 다수개의 비동기 전송 모드 셀들로 분리하여 송신하고, 수신 시스템의 통신망 인터페이스 카드(Network Interface Card; NIC)는 상기 다수개의 비동기 전송 모드 셀들을 수신하여 시스템 메모리(System Memory)에 직접 메모리 억세스(Direct Memory Access; DMA) 방식을 통하여 저장한다. 상기 시스템 메모리에 다수개의 비동기 전송 모드 셀들이 저장되면 상기 통신망 인터페이스 카드는 인터럽트를 발생하여 중앙 처리 장치(Central Process Unit; CPU)에 전달한다. 그러면 중앙 처리 장치는 하던 일을 중지하고 상기 시스템 메모리에 저장된 비동기 전송 모드 셀을 응용 프로그램으로 전달한다.In the case of an AAL5 type packet, the transmission system divides the packet into a plurality of asynchronous transmission mode cells and transmits the data, and a network interface card (NIC) of the receiving system receives the plurality of asynchronous transmission mode cells to receive a system memory ( System Memory) is stored in the direct memory access (DMA) method. When a plurality of asynchronous transmission mode cells are stored in the system memory, the network interface card generates an interrupt and transmits the interrupt to the central processing unit (CPU). The central processing unit then stops doing so and transfers the asynchronous transfer mode cell stored in the system memory to the application.

이와 같이 종래에는 비동기 전송 모드 셀들이 시스템 메모리에 저장될 때마다 인터럽트가 발생하므로 인터럽트의 수가 너무 많아진다. 그로 인하여 중앙 처리 장치의 오버헤드(Overhead)가 증가하여 중앙 처리 장치의 데이터 처리 속도가 저하되는 현상을 가져온다. 그렇다고 인터럽트의 발생 횟수를 너무 줄이게 되면 실시간응용 프로그램이 요구하는 빠른 정보 처리가 불가능해질 수 있다.As described above, since the interrupt occurs whenever the asynchronous transfer mode cells are stored in the system memory, the number of interrupts becomes too large. As a result, an overhead of the central processing unit increases, resulting in a decrease in the data processing speed of the central processing unit. However, if the number of interrupts is reduced too much, the fast information processing required by a real-time application may be impossible.

따라서, 본 발명이 이루고자하는 기술적 과제는 인터럽트 발생 횟수를 적절하게 선정하여 수신 완료된 AAL5 타입의 패킷을 응용 프로그램에 빠른 시간 안에 전달할 수 있는 인터럽트 발생 방법을 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to provide an interrupt generation method capable of appropriately selecting the number of interrupt occurrences and delivering a received AAL5 type packet to an application program in a short time.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 비동기 전송 모드(Asynchronous Transfer Mode; ATM) 셀(cell)을 수신하는 수신 시스템의 개략적인 블록도.1 is a schematic block diagram of a receiving system for receiving an Asynchronous Transfer Mode (ATM) cell.

도 2는 AAL(ATM Adaptation Layer, 이하 AAL로 약함)5 타입 패킷(packet)의 구조(format)를 도시한 도면.FIG. 2 is a diagram showing the format of an AAL (ATM Adaptation Layer) 5 type packet.

도 3은 상기 도 2에 도시된 AAL5 타입 패킷에 포함되는 비동기 전송 모드 셀의 구조를 도시한 도면.3 is a diagram illustrating a structure of an asynchronous transmission mode cell included in the AAL5 type packet shown in FIG. 2;

도 4는 본 발명에 따른 비동기 전송 모드 셀 수신시 인터럽트 발생 방법을 도시한 흐름도.4 is a flowchart illustrating an interrupt generation method upon reception of an asynchronous transmission mode cell according to the present invention.

상기 기술적 과제를 이루기 위하여 본 발명은,The present invention to achieve the above technical problem,

송신 시스템의 비동기 전송 모드 계층에서 소프트웨어로 AAL5 타입의 패킷을 다수개의 비동기 전송 모드 셀들로 분리하여 송신하고, 수신 시스템은 통신망 인터페이스 카드와 시스템 메모리 및 중앙 처리 장치를 구비하여 상기 다수개의 비동기 전송 모드 셀들을 수신할 때 상기 다수개의 비동기 전송 모드 셀들 중 일부 또는 전부가 수신되었다는 사실을 상기 중앙 처리 장치에 알리는 인터럽트를 발생하는 방법에 있어서,In the asynchronous transmission mode layer of the transmission system, an AAL5 type packet is separated into a plurality of asynchronous transmission mode cells and transmitted by software. The receiving system includes a network interface card, a system memory, and a central processing unit. A method for generating an interrupt informing the central processing unit that some or all of the plurality of asynchronous transmission mode cells have been received upon receiving a message, the method comprising:

상기 통신망 인터페이스 카드가 상기 다수개의 비동기 전송 모드 셀들을 수신하여 상기 시스템 메모리로 저장하는 단계, 및 상기 통신망 인터페이스 카드가 상기 다수개의 비동기 전송 모드 셀들 중 마지막 비동기 전송 모드 셀을 수신할 때 상기 인터럽트를 발생하여 상기 중앙 처리 장치에 통보하는 단계를 구비하는 것을 특징으로 하는 비동기 전송 모드 셀 수신시 인터럽트 발생 방법을 제공한다.The network interface card receiving and storing the plurality of asynchronous transmission mode cells in the system memory, and generating the interrupt when the network interface card receives the last asynchronous transmission mode cell of the plurality of asynchronous transmission mode cells And notifying the central processing unit by providing an interrupt generation method upon reception of an asynchronous transmission mode cell.

바람직하기는, 상기 마지막 비동기 전송 모드 셀은 그 내부에 포함되는 헤드의 패이로드 타입 인디케이터 비트(Payload Type Indicator bit)가 소정 크기이다.Preferably, the last asynchronous transmission mode cell has a payload type indicator bit of a head included therein.

바람직하기는 또한, 상기 시스템 메모리는 비동기 전송 모드 셀용 버퍼를 구비하고 상기 다수개의 비동기 전송 모드 셀들은 상기 비동기 전송 모드 셀용 버퍼에 저장되며 상기 비동기 전송 모드 셀용 버퍼의 메모리 용량의 절반보다 적은 소정량이 차게 되면 상기 마지막 비동기 전송 모드 셀이 수신되지 않더라도 상기 통신망 인터페이스 카드는 상기 인터럽트를 발생한다.Advantageously, the system memory has a buffer for asynchronous transmission mode cells and the plurality of asynchronous transmission mode cells are stored in the buffer for the asynchronous transmission mode cell and the predetermined amount is less than half the memory capacity of the buffer for the asynchronous transmission mode cell. If so, the network interface card generates the interrupt even if the last asynchronous transmission mode cell is not received.

상기 본 발명에 의하여 중앙 처리 장치의 오버헤드가 감소된다.The present invention reduces the overhead of the central processing unit.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 1은 비동기 전송 모드 셀을 수신하는 수신 시스템의 개략적인 블록도이다. 도 1을 참조하면, 수신 시스템(101)은 통신망 인터페이스 카드(111), 중앙 처리 장치(121), 시스템 메모리(131) 및 주변 소자 인터페이스(Peripheral Component Interconnect; PCI) 버스(bus)(141)를 구비한다. 통신망 인터페이스 카드(111), 시스템 메모리(131) 및 중앙 처리 장치(121)는 주변 소자 인터페이스 버스(141)를 통하여 상호 통신한다. 통신망 인터페이스 카드는 전송선(151)을 통하여 송신 시스템(미도시)에서 전송하는 다수개의 비동기 전송 모드 셀들을 수신한다. 통신망 인터페이스 카드(111), 주변 소자 인터페이스 버스(141), 시스템 메모리(131) 및중앙 처리 장치(121)는 컴퓨터에 구비될 수 있다.1 is a schematic block diagram of a receiving system for receiving an asynchronous transmission mode cell. Referring to FIG. 1, the reception system 101 connects a network interface card 111, a central processing unit 121, a system memory 131, and a peripheral component interconnect (PCI) bus 141. Equipped. The communication network interface card 111, the system memory 131, and the central processing unit 121 communicate with each other via the peripheral device interface bus 141. The network interface card receives a plurality of asynchronous transmission mode cells transmitting from a transmission system (not shown) via the transmission line 151. The communication network interface card 111, the peripheral device interface bus 141, the system memory 131, and the central processing unit 121 may be provided in a computer.

통신망 인터페이스 카드(111)는 전송선(151)을 통해 전송되는 다수개의 비동기 전송 모드 셀들을 수신하여 시스템 메모리(131) 내에 저장한다. 시스템 메모리(131)는 내부에 다수개의 버퍼들(미도시)을 구비하며, 상기 다수개의 비동기 전송 모드 셀들을 저장하기 위한 비동기 전송 모드 셀용 버퍼(미도시)가 별도로 할당된다. 통신망 인터페이스 카드(111)는 상기 다수개의 비동기 전송 모드 셀들을 상기 비동기 전송 모드 셀용 버퍼의 어디에 저장할 것인지를 지정한다. 즉, 상기 비동기 전송 모드 셀용 버퍼 내에서 상기 다수개의 비동기 전송 모드 셀들이 저장될 위치는 통신망 인터페이스 카드(111)의 내부에 구비되는 소정 레지스터(미도시)의 기준 주소(base address)와 오프셋(offset)으로 결정된다.The communication network interface card 111 receives a plurality of asynchronous transmission mode cells transmitted through the transmission line 151 and stores them in the system memory 131. The system memory 131 has a plurality of buffers (not shown) therein, and a buffer for an asynchronous transfer mode cell (not shown) for storing the plurality of asynchronous transfer mode cells is separately allocated. The network interface card 111 specifies where to store the plurality of asynchronous transmission mode cells in the buffer for the asynchronous transmission mode cells. That is, the location where the plurality of asynchronous transmission mode cells are stored in the buffer for the asynchronous transmission mode cell is determined by a base address and an offset of a predetermined register (not shown) provided in the network interface card 111. Is determined by).

통신망 인터페이스 카드(111)는 직접 메모리 억세스 방식을 이용하여 상기 비동기 전송 모드 셀들을 중앙 처리 장치(121)를 통하지 않고 직접 상기 비동기 전송 모드 셀용 버퍼에 저장한다. 통신망 인터페이스 카드(111)에 구비되는 소정 레지스터는 상기 비동기 전송 모드 셀들이 상기 비동기 전송 모드 셀 버퍼의 어떤 주소에 저장되어 있는지를 기억한다. 통신망 인터페이스 카드(111)는 상기 비동기 전송 모드 셀들 중 마지막 비동기 전송 모드 셀이 수신되거나 또는 상기 비동기 전송 모드 셀용 버퍼에 상기 비동기 전송 모드 셀들이 어느 정도 차게 되면 인터럽트를 발생하여 중앙 처리 장치(121)에 통보한다. 중앙 처리 장치(121)는 통신망 인터페이스 카드(111)로부터 인터럽트를 받으면 시스템 메모리(131)에 저장된 비동기 전송 모드 셀들을 가져와서 이들을 재조립하여 응용 프로그램에 전달한다. 그러면,상기 비동기 전송 모드 셀용 버퍼는 비동기 전송 모드 셀들이 빠져나간 만큼 비게된다.The communication network interface card 111 stores the asynchronous transmission mode cells directly in the buffer for the asynchronous transmission mode cells without using the central processing unit 121 by using a direct memory access method. The predetermined register provided in the network interface card 111 stores in which address of the asynchronous transmission mode cell buffer the asynchronous transmission mode cells are stored. The network interface card 111 generates an interrupt when the last asynchronous transmission mode cell of the asynchronous transmission mode cells is received or when the asynchronous transmission mode cells are filled to some extent in the buffer for the asynchronous transmission mode cell, thereby generating an interrupt to the central processing unit 121. Notify. When the CPU 121 receives an interrupt from the network interface card 111, the CPU 121 takes asynchronous transmission mode cells stored in the system memory 131, reassembles them, and delivers them to the application program. Then, the buffer for the asynchronous transmission mode cell is emptied as much as the asynchronous transmission mode cells exit.

도 2는 AAL5 타입 패킷의 구조를 도시한 도면이다. 도 2를 참조하면, AAL5 타입 패킷(201)은 소정의 정보를 포함하는 사용자 정보 블록(211)과 AAL5 타입 패킷의 후단에 속하는 트래일러(trailer)(221) 블록으로 구성된다. AAL5 타입 패킷(201)은 송신 시스템의 비동기 전송 모드 계층에서 소프트웨어적으로 다수개의 비동기 전송 모드 셀들로 분리된다.2 is a diagram illustrating the structure of an AAL5 type packet. Referring to FIG. 2, an AAL5 type packet 201 is composed of a user information block 211 including predetermined information and a trailer 221 block belonging to a rear end of an AAL5 type packet. The AAL5 type packet 201 is separated into a plurality of asynchronous transmission mode cells in software at the asynchronous transmission mode layer of the transmission system.

도 3은 상기 도 2에 도시된 AAL5 타입 패킷을 다수개의 비동기 전송 모들 셀들로 분리할 때 그 중 하나의 비동기 전송 모드 셀의 구조를 도시한 도면이다. 도 3을 참조하면, 비동기 전송 모드 셀(301)은 헤드 블록(311)과 정보 블록(321)으로 구분되며 총 53 바이트(byte)로 구성된다. 헤드 블록(311)은 5바이트(byte)를 차지하고, 정보 블록(321)은 48 바이트를 차지한다. 헤드 블록(311)은 페이로드 타입 인디케이터(Payload Type Indicator; PTC) 비트(bit)를 포함한다. 비동기 전송 모드 셀(301)들이 다수개 모여서 AAL5 타입 패킷(도 2의 201)을 구성하므로 비동기 전송 모드 셀(301)들 중에는 AAL5 타입 패킷(도 2의 201)의 시작 부분, 중간 부분 및 마지막 부분에 해당하는 것들이 있다. 이 때, AAL5 타입 패킷(도 2의 201)의 마지막 부분에 해당하는 비동기 전송 모드 셀의 헤드의 페이로드 타입 인디케이터 비트는 상기 시작 부분 및 중간 부분에 해당하는 비동기 전송 모드 셀들의 페이로드 타입 인디케이터 비트와는 그 크기가 다르다. 예컨대, AAL5 타입 패킷(도 2의 201)의 마지막 비동기 전송 모드 셀이라는 것을 나타내기 위하여 페이로드 타입 인디케이터 비트를 '1'로 설정할 수 있다.FIG. 3 is a diagram illustrating the structure of one asynchronous transmission mode cell when the AAL5 type packet shown in FIG. 2 is divided into a plurality of asynchronous transmission mode cells. Referring to FIG. 3, the asynchronous transmission mode cell 301 is divided into a head block 311 and an information block 321 and has a total of 53 bytes. The head block 311 occupies 5 bytes, and the information block 321 occupies 48 bytes. The head block 311 includes a Payload Type Indicator (PTC) bit. Since the asynchronous transmission mode cells 301 gather together to form an AAL5 type packet (201 in FIG. 2), among the asynchronous transmission mode cells 301, the start, middle part, and last part of the AAL5 type packet (201 in FIG. 2). There are ones that correspond. At this time, the payload type indicator bit of the head of the asynchronous transmission mode cell corresponding to the last part of the AAL5 type packet (201 of FIG. 2) is the payload type indicator bit of the asynchronous transmission mode cells corresponding to the beginning and the middle part. Is different in size. For example, the payload type indicator bit may be set to '1' to indicate that it is the last asynchronous transmission mode cell of the AAL5 type packet (201 in FIG. 2).

도 4는 본 발명에 따른 비동기 전송 모드 셀 수신시 인터럽트 발생 방법을 도시한 흐름도이다. 도 1 내지 도 3을 참조하여 도 4에 도시된 인터럽트 발생 방법을 설명하기로 한다.4 is a flowchart illustrating a method of generating an interrupt upon reception of an asynchronous transmission mode cell according to the present invention. An interrupt generation method illustrated in FIG. 4 will be described with reference to FIGS. 1 to 3.

제1 단계(411)에서, 상기 송신 시스템으로부터 전송된 다수개의 비동기 전송 모드 셀(301)들은 통신망 인터페이스 카드(111)에 의해 시스템 메모리(131)의 비동기 전송 모드 셀용 버퍼에 순차적으로 저장된다. 이 때, 통신망 인터페이스 카드(111)는 상기 다수개의 비동기 전송 모드 셀(301)들의 헤드의 페이로드 타입 인디케이터 비트를 검사한다.In a first step 411, the plurality of asynchronous transmission mode cells 301 transmitted from the transmission system are sequentially stored in the buffer for the asynchronous transmission mode cells of the system memory 131 by the network interface card 111. At this time, the network interface card 111 checks the payload type indicator bit of the head of the plurality of asynchronous transmission mode cells 301.

제2 단계에서, 통신망 인터페이스 카드(111)가 상기 페이로드 타입 인디케이터 비트를 검사하다가 소정 크기를 갖는 페이로드 타입 인디케이터 비트가 발견되면, 예컨대 페이로드 타입 인디케이터 비트가 '1'인 비동기 전송 모드 셀(301)이 발견되면 통신망 인터페이스 카드(111)는 인터럽트를 발생하여 중앙 처리 장치(121)에 이를 통보한다. 그러면, 중앙 처리 장치(121)는 상기 비동기 전송 모드 셀용 버퍼에 저장된 비동기 전송 모드 셀(301)들을 가지고 와서 이들을 재조립한 후 응용 프로그램에 전달한다.In the second step, when the network interface card 111 examines the payload type indicator bit and finds a payload type indicator bit having a predetermined size, for example, an asynchronous transmission mode cell (eg, the payload type indicator bit is '1'). If 301 is found, the network interface card 111 generates an interrupt and notifies the central processing unit 121 of this. Then, the central processing unit 121 takes the asynchronous transmission mode cells 301 stored in the buffer for the asynchronous transmission mode cells, reassembles them, and delivers them to the application program.

만일 제2 단계에서, 시스템 메모리(131)에 저장된 비동기 전송 모드 셀(301)들 중 마지막 비동기 전송 모드 셀이 발견되지 않을지라도 상기 비동기 전송 모드 셀용 버퍼가 소정량 차게 되면, 예컨대, 25[%] 정도 차게 되면 통신망 인터페이스 카드(111)는 인터럽트를 발생하여 중앙 처리 장치(121)에 통보한다. 왜냐하면, 상기 비동기 전송 모드 셀용 버퍼가 데이터로 인해 가득한 상태임에도 불구하고, AAL5 타입 패킷(201)의 마지막 비동기 전송 모드 셀이 입력되지 않았다고 무작정 기다린다면 AAL5 타입 패킷(201)의 처리상 지연이 발생한다. 이것은 곧 수신 시스템(101)의 데이터 처리 속도가 지연되는 결과를 가져오므로 바람직하지 않은 것이다. 이를 피하기 위해 상기 비동기 전송 모드 셀용 버퍼가 조금밖에 차지 않았을 때 인터럽트를 발생하게 되면 빈번한 인터럽트 횟수로 인해 중앙 처리 장치(121)의 오버헤드가 빈번히 발생할 수가 있다. 따라서, 비동기 전송 모드 셀용 버퍼가 적정히 채워졌을 때 통신망 인터페이스 카드(111)는 인터럽트를 발생하여야만 AAL5 타입 패킷(201)의 처리 속도가 향상된다.If, in the second step, the buffer for the asynchronous transmission mode cell is filled by a predetermined amount even if the last asynchronous transmission mode cell of the asynchronous transmission mode cells 301 stored in the system memory 131 is not found, for example, 25 [%] When it is full, the network interface card 111 generates an interrupt and notifies the central processing unit 121. Because, even though the buffer for the asynchronous transmission mode cell is full due to data, if there is a random waiting that the last asynchronous transmission mode cell of the AAL5 type packet 201 is not input, a processing delay of the AAL5 type packet 201 occurs. . This is undesirable because it results in a delay in the data processing speed of the receiving system 101. In order to avoid this, if an interrupt is generated when the buffer for the asynchronous transmission mode cell occupies a little, the overhead of the central processing unit 121 may frequently occur due to the frequent interruption frequency. Therefore, when the buffer for the asynchronous transmission mode cell is appropriately filled, the network interface card 111 must generate an interrupt to improve the processing speed of the AAL5 type packet 201.

도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따르면, 다수개의 비동기 전송 모드 셀(301)들을 수신할 때 인터럽트 발생 횟수가 적어서 중앙 처리 장치(121)의 오버헤드가 감소되므로 실시간 응용 프로그램의 요구에 맞게 패킷 지연이 감소되며, 또한, 중앙 처리 장치(121)에 의한 AAL5 패킷 처리 속도가 향상된다. 따라서, 수신시스템(101)의 동작 속도가 향상된다.As described above, according to the present invention, since the number of interrupts generated when receiving a plurality of asynchronous transmission mode cells 301 is reduced, the overhead of the central processing unit 121 is reduced, thereby reducing packet delay to meet the needs of a real-time application. In addition, the AAL5 packet processing speed by the central processing unit 121 is improved. Thus, the operation speed of the reception system 101 is improved.

Claims (3)

송신 시스템의 비동기 전송 모드 계층에서 소프트웨어로 AAL5 타입의 패킷을 다수개의 비동기 전송 모드 셀들로 분리하여 송신하고, 수신 시스템은 통신망 인터페이스 카드와 시스템 메모리 및 중앙 처리 장치를 구비하여 상기 다수개의 비동기 전송 모드 셀들을 수신할 때 상기 다수개의 비동기 전송 모드 셀들 중 일부 또는 전부가 수신되었다는 사실을 상기 중앙 처리 장치에 알리는 인터럽트를 발생하는 방법에 있어서,In the asynchronous transmission mode layer of the transmission system, an AAL5 type packet is separated into a plurality of asynchronous transmission mode cells and transmitted by software. The receiving system includes a network interface card, a system memory, and a central processing unit. A method for generating an interrupt informing the central processing unit that some or all of the plurality of asynchronous transmission mode cells have been received upon receiving a message, the method comprising: 상기 통신망 인터페이스 카드가 상기 다수개의 비동기 전송 모드 셀들을 수신하여 상기 시스템 메모리로 저장하는 단계; 및Receiving, by the network interface card, the plurality of asynchronous transmission mode cells into the system memory; And 상기 통신망 인터페이스 카드가 상기 다수개의 비동기 전송 모드 셀들 중 마지막 비동기 전송 모드 셀을 수신할 때 상기 인터럽트를 발생하여 상기 중앙 처리 장치에 통보하는 단계를 구비하는 것을 특징으로 하는 비동기 전송 모드 셀 수신시 인터럽트 발생 방법.Generating an interrupt and notifying the central processing unit when the network interface card receives the last asynchronous transmission mode cell of the plurality of asynchronous transmission mode cells, wherein the interrupt is generated when the asynchronous transmission mode cell is received. Way. 제1항에 있어서, 상기 마지막 비동기 전송 모드 셀은 그 내부에 포함되는 헤드의 패이로드 타입 인디케이터 비트가 소정 크기인 것을 특징으로 하는 비동기 전송 모드 셀 수신시 인터럽트 발생 방법.The method of claim 1, wherein the last asynchronous transmission mode cell has a predetermined size of a payload type indicator bit of a head included therein. 제1항에 있어서, 상기 시스템 메모리는 비동기 전송 모드 셀용 버퍼를 구비하고 상기 다수개의 비동기 전송 모드 셀들은 상기 비동기 전송 모드 셀용 버퍼에 저장되며 상기 비동기 전송 모드 셀용 버퍼의 메모리 용량의 절반보다 적은 소정량이 차게 되면 상기 마지막 비동기 전송 모드 셀이 수신되지 않더라도 상기 통신망 인터페이스 카드는 상기 인터럽트를 발생하는 것을 특징으로 하는 비동기 전송 모드 셀 수신시 인터럽트 발생 방법.2. The system of claim 1, wherein the system memory has a buffer for an asynchronous transfer mode cell and the plurality of asynchronous transfer mode cells are stored in the buffer for the asynchronous transfer mode cell and the predetermined amount is less than half the memory capacity of the buffer for the asynchronous transfer mode cell. If the last asynchronous transmission mode cell is not received, the network interface card generates the interrupt.
KR1020000002606A 2000-01-20 2000-01-20 Interrupt generation method when receiving asynchronous transfer mode cell KR20010073763A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000002606A KR20010073763A (en) 2000-01-20 2000-01-20 Interrupt generation method when receiving asynchronous transfer mode cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000002606A KR20010073763A (en) 2000-01-20 2000-01-20 Interrupt generation method when receiving asynchronous transfer mode cell

Publications (1)

Publication Number Publication Date
KR20010073763A true KR20010073763A (en) 2001-08-03

Family

ID=19639941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000002606A KR20010073763A (en) 2000-01-20 2000-01-20 Interrupt generation method when receiving asynchronous transfer mode cell

Country Status (1)

Country Link
KR (1) KR20010073763A (en)

Similar Documents

Publication Publication Date Title
JP4205181B2 (en) Method and apparatus for burst transfer of ATM packet header and data to a host computer system
JP2990345B2 (en) Network interface
US6078733A (en) Network interface having support for message processing and an interface to a message coprocessor
US6084880A (en) Asynchronous transfer mode adapter for desktop applications
US20020176430A1 (en) Buffer management for communication systems
US20040213243A1 (en) Transmission components for processing VLAN tag and priority packets supported by using single chip's buffer structure
JPH09160870A (en) Method and device for reporting of data transfer between hardware and software
US5930525A (en) Method and apparatus for network interface fetching initial and data burst blocks and segmenting blocks and scheduling blocks compatible for transmission over multiple virtual circuits
US6490264B1 (en) Data transmission method and system
US6804243B1 (en) Hardware acceleration for segmentation of message packets in a universal serial bus peripheral device
KR20050084869A (en) Method and apparatus for intermediate buffer segmentation and reassembly
US7215670B1 (en) Hardware acceleration for reassembly of message packets in a universal serial bus peripheral device
US6661801B1 (en) Data transfer
US6657959B1 (en) Systems and methods for implementing ABR with guaranteed MCR
KR100236035B1 (en) Method of scheduling virtual channels by using subtables in an atm nic
US6804698B1 (en) Data transfer
US5761465A (en) System for coupling asynchronous data path to field check circuit of synchronous data path when the asynchronous data path communicating data in synchronous format
KR20010073763A (en) Interrupt generation method when receiving asynchronous transfer mode cell
US5790893A (en) Segmented concurrent receive/transfer interface using shared RAM storage
Almesberger High-speed ATM networking on low-end computer systems
Osborne et al. DART-a low overhead ATM network interface chip
CN110765044A (en) Data packet transmission device and system
US6801535B1 (en) Data reception apparatus for receiving ATM data streams
AU624745B2 (en) Packet/fast packet switch for voice and data
US6967961B1 (en) Method and apparatus for providing programmable memory functions for bi-directional traffic in a switch platform

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination