KR20010070895A - Structure for heterojunction bipola transistor and power amplifier device by using same - Google Patents
Structure for heterojunction bipola transistor and power amplifier device by using same Download PDFInfo
- Publication number
- KR20010070895A KR20010070895A KR1020010034383A KR20010034383A KR20010070895A KR 20010070895 A KR20010070895 A KR 20010070895A KR 1020010034383 A KR1020010034383 A KR 1020010034383A KR 20010034383 A KR20010034383 A KR 20010034383A KR 20010070895 A KR20010070895 A KR 20010070895A
- Authority
- KR
- South Korea
- Prior art keywords
- collector
- layer
- emitter
- base
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로서, 특히 이종접합 바이폴라 트랜지스터(Heterojunction Bipola Transistor : 이하 HBT라 칭함)의 구조 및 이를 이용한 전력 증폭기에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a structure of a heterojunction bipolar transistor (hereinafter referred to as HBT) and a power amplifier using the same.
HBT는 주기율표상의 3족과 5족에 속하는 갈륨비소(GaAs)와 알루미늄비소(AlGaAs)와 같이 격자정합을 유지하면서도 밴드갭의 차이가 큰 물질간에 이종접합을 이루는 바이폴라 트랜지스터이다. 동종접합에 의한 실리콘 바이폴라 소자나 갈륨비소 금속-반도체 전계효과 트랜지스터(GaAs Metal Semiconductor Field Effect Transistor:MESFET) 등의 소자와 비교할 때 고속 및 고주파 특성이 뛰어나고, 또한 매우 높은 항복전압을 나타내고, 대면적의 에미터를 사용함에 따라 전류구동능력이 우수하기 때문에 여러 분야의 회로에 응용이 가능하며 특히 무선 통신 분야인 휴대용 통신 단말기에 전력 증폭기로 각광받고 있다.HBT is a bipolar transistor that forms heterojunctions between materials having large band gaps while maintaining lattice matching, such as gallium arsenide (GaAs) and aluminum arsenide (AlGaAs), belonging to groups 3 and 5 of the periodic table. Compared with devices such as silicon bipolar devices and GaAs Metal Semiconductor Field Effect Transistors (MESFETs) by homogeneous junctions, they exhibit excellent high-speed and high-frequency characteristics and exhibit very high breakdown voltages. As the emitter is used, the current driving ability is excellent, so it can be applied to various circuits, and it is particularly popular as a power amplifier in portable communication terminals, which are wireless communication fields.
도 1은 종래 기술에 의한 HBT의 구조와 열 분포도를 나타낸 도면이다.1 is a view showing the structure and heat distribution of the HBT according to the prior art.
도 1을 참조하면, 종래 HBT의 단위 구조는 반절연성 반도체 기판(미도시함)의 상부에 형성된 콜렉터 에피층(10)과, 콜렉터 에피층(10)의 상부에 순차적으로 형성된 콜렉터층(12) 및 베이스층(16)과, 콜렉터층(12)과 소정 거리 이격된 콜렉터 에피층(10)의 상부에 형성된 콜렉터전극(14)과, 베이스층(16)의 상부에 형성된 에미터층(20)과, 에미터층(20)의 상부에 형성된 에미터전극(22)과, 에미터층(20)과 소정 간격 이격되어 베이스층(16)의 상부에 형성된 베이스전극(18)으로 구성된다. 미설명된 도면부호 24, 26은 최대 온도 상승 영역을 나타낸 것이다.Referring to FIG. 1, a unit structure of a conventional HBT includes a collector epi layer 10 formed on an anti-insulating semiconductor substrate (not shown), and a collector layer 12 sequentially formed on the collector epi layer 10. And the collector electrode 14 formed on the base layer 16, the collector epi layer 10 spaced apart from the collector layer 12, and the emitter layer 20 formed on the base layer 16. And an emitter electrode 22 formed on the emitter layer 20 and a base electrode 18 formed on the base layer 16 spaced apart from the emitter layer 20 by a predetermined interval. Unexplained reference numerals 24 and 26 indicate the maximum temperature rise area.
이와 같이 구성된 HBT는 수직적 구조에서 오는 높은 항복전압에 의해 높은 전력 능력을 가진 반면, 온도에 대한 전류 특성 열화에 의해 소자 능력이 떨어진다. 즉, 베이스-에미터 접합에서 발생하게 된 전자는 역방향 바이어스가 가해진 베이스-콜렉터 접합 영역의 전계에 의해 격자와 충돌을 일으켜 격자 온도를 증가시킨다. 그런데, 종래 HBT는 두 개의 베이스전극과 한 개의 에미터전극을 갖는 구조이기 때문에 도 1의 열 분포도에 나타난 바와 같이, 콜렉터 에피층(10)에서 격자 충돌에 의한 온도 상승효과가 진성(intrinsc) 영역에서 합해진다. 그리고 에미터 바로 아래 부분에 전류가 흐르는 경로가 존재하게 되고, 베이스-콜렉터 접합의 높은 전계 때문에 생기는 표동 전류도 에미터 바로 아래 부분에서 주로 흐르게 된다.The HBT thus constructed has a high power capability due to the high breakdown voltage coming from the vertical structure, while the device capability is degraded due to the deterioration of current characteristics with respect to temperature. That is, the electrons generated at the base-emitter junction collide with the lattice by the electric field of the reverse-biased base-collector junction region, thereby increasing the lattice temperature. However, since the conventional HBT has a structure having two base electrodes and one emitter electrode, as shown in the heat distribution diagram of FIG. 1, a temperature increase effect due to lattice collision in the collector epi layer 10 has an intrinsc region. Is summed from There is a path through which the current flows just below the emitter, and the drift current caused by the high electric field of the base-collector junction flows mainly under the emitter.
도 2의 시뮬레이션 그래프에 도시된 바와 같이, 에미터 부근의 베이스층 및 콜렉터층 영역(24, 26)에서 열 분포 온도가 가장 높게 되고 예를 들어, 시뮬레이션된 최고 온도는 344℃가 된다.As shown in the simulation graph of FIG. 2, the heat distribution temperature is the highest in the base layer and collector layer regions 24, 26 near the emitter, for example, the highest simulated temperature is 344 ° C.
종래 HBT는 고주파 특성이 우수한 반면에 반절연성 반도체 기판의 물질로서 실리콘(Si) 대신에 갈륨비소(GaAs)를 주로 사용하는바, 갈륨비소는 실리콘보다 열전도가 나쁘고 온도 증가에 따라 전류 이득이 감소하는 문제점이 있다.Conventional HBTs have excellent high frequency characteristics, but mainly use gallium arsenide (GaAs) instead of silicon (Si) as a material of semi-insulating semiconductor substrates. There is a problem.
또한, 일반적인 전력 증폭기 설계에서 출력 전력을 높이기 위해서는 마지막 단에 여러 개의 HBT를 어레이로 연결하거나 HBT의 에미터 면적을 증가시켜 사용한다. 그런데, HBT 어레이로 전력 증폭기를 제작할 때 중앙에 위치한 HBT 단위 소자의 국부적인 온도 상승에 의해서 열이 발생함에 따라 소모 전력이 높아져 전류 이득이 급격하게 떨어지게 된다.In addition, to increase the output power in a typical power amplifier design, several HBTs are connected in an array at the last stage or the emitter area of the HBT is increased. However, when a power amplifier is manufactured using the HBT array, as heat is generated due to a local temperature rise of a centrally located HBT unit element, power consumption increases and current gain rapidly drops.
이에 소자의 전류 이득을 높이고자 에미터 또는 베이스층에 온도 안정용 저항(ballast resistor)을 연결해서 형성하는 HBT 또는 전력 증폭기가 등장하게 되었다. 그러나, 이 기술은 온도 안정용 저항의 추가로 인해 HBT의 전력 이득이 감소하게 되는 문제점이 있었다. 게다가 온도 안정용 저항이 추가될 경우 수반되는 제작 공정 등의 어려움이 있었다.In order to increase the current gain of the device, HBTs or power amplifiers are formed by connecting a temperature stabilizer (ballast resistor) to the emitter or base layer. However, this technique has a problem that the power gain of the HBT is reduced due to the addition of a temperature stabilizing resistor. In addition, there was a difficulty in the manufacturing process that is accompanied when the temperature stability resistor is added.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 에미터전극 두 개와 베이스전극 하나로 HBT 단위 소자를 구성함으로써 콜렉터/에미터의 열적 소스를 2 경로로 분산해서 온도 상승률을 줄인 HBT의 구조를 제공하는데 있다.The object of the present invention is to solve the problems of the prior art by constructing an HBT unit element with two emitter electrodes and one base electrode to disperse the heat source of the collector / emitter in two paths to reduce the temperature rise rate. To provide.
본 발명의 다른 목적은 에미터전극 두 개와 베이스전극 하나를 갖는 HBT 단위 소자를 어레이로 연결함으로써 HBT의 열적 특성을 향상시켜 전체 전류 이득의감소를 줄인 HBT를 이용한 전력 증폭기를 제공하고자 한다.Another object of the present invention is to provide a power amplifier using an HBT that reduces the overall current gain by improving the thermal characteristics of the HBT by connecting an HBT unit device having two emitter electrodes and one base electrode in an array.
이러한 목적을 달성하기 위하여 본 발명은 이종접합 바이폴라 트랜지스터의 구조에 있어서, 반절연성 반도체 기판의 상부에 형성된 콜렉터 에피층과, 콜렉터 에피층 상부에 순차적으로 적층된 콜렉터층 및 베이스층과, 콜렉터층 및 베이스층이 형성되지 않은 콜렉터 에피층 상부에 형성된 콜렉터전극과, 베이스층의 상부에 소정 간격 분리된 제 1 및 제 2에미터층과, 제 1 및 제 2에미터층 사이에 드러난 베이스층 상부에 형성된 베이스전극과, 제 1 및 제 2에미터층 상부에 형성된 제 1 및 제 2에미터전극을 구비한다.In order to achieve the above object, the present invention provides a structure of a heterojunction bipolar transistor, comprising: a collector epi layer formed on top of a semi-insulating semiconductor substrate; a collector layer and a base layer sequentially stacked on the collector epi layer; The collector electrode formed on the collector epi layer without the base layer formed thereon, the first and second emitter layers separated by a predetermined interval on the base layer, and the base formed on the base layer exposed between the first and second emitter layers. An electrode and first and second emitter electrodes formed on the first and second emitter layers.
이러한 다른 목적을 달성하기 위하여 본 발명은 제 1 및 제 2에미터전극 사이에 베이스전극을 두고, 제 1 및 제 2에미터전극의 외측에 각각 콜렉터전극들을 배치한 이종접합 바이폴라 트랜지스터의 단위 소자를 어레이로 연결한 것을 특징으로 한다.In order to achieve this and other objects, the present invention provides a unit device of a heterojunction bipolar transistor having a base electrode disposed between the first and second emitter electrodes, and collector electrodes disposed outside the first and second emitter electrodes, respectively. It is characterized in that connected to the array.
도 1은 종래 기술에 의한 이종접합 바이폴라 트랜지스터의 구조와 열 분포도를 나타낸 도면,1 is a view showing a structure and a heat distribution diagram of a heterojunction bipolar transistor according to the prior art;
도 2는 도 1의 이종접합 바이폴라 트랜지스터의 온도 분포를 나타낸 시뮬레이션 그래프,2 is a simulation graph illustrating a temperature distribution of the heterojunction bipolar transistor of FIG. 1;
도 3은 본 발명에 따른 이종접합 바이폴라 트랜지스터의 구조와 열 분포도를 나타낸 도면,3 is a view showing a structure and a heat distribution diagram of a heterojunction bipolar transistor according to the present invention;
도 4는 도 3의 이종접합 바이폴라 트랜지스터의 온도 분포를 나타낸 시뮬레이션 그래프,4 is a simulation graph illustrating a temperature distribution of the heterojunction bipolar transistor of FIG. 3;
도 5는 종래 기술과 본 발명에 따른 이종접합 바이폴라 트랜지스터의 전압-전류 측정값을 나타낸 비교 그래프,5 is a comparison graph showing a voltage-current measurement value of a heterojunction bipolar transistor according to the prior art and the present invention;
도 6은 본 발명에 따른 이종접합 바이폴라 트랜지스터의 어레이를 갖는 전력 증폭기의 레이아웃도,6 is a layout diagram of a power amplifier having an array of heterojunction bipolar transistors in accordance with the present invention;
도 7은 종래 기술과 본 발명에 따른 이종접합 바이폴라 트랜지스터의 어레이를 갖는 전력 증폭기의 전압-전류 측정값을 나타낸 비교 그래프.7 is a comparison graph showing voltage-current measurements of a power amplifier having an array of heterojunction bipolar transistors according to the prior art and the present invention.
<도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
100 : 반절연성 반도체 기판 102 : 콜렉터 에피층100: semi-insulating semiconductor substrate 102: collector epi layer
104 : 콜렉터전극 106 : 베이스층104 collector electrode 106 base layer
108 : 베이스전극 110a : 제 1에미터층108: base electrode 110a: first emitter layer
110b : 제 2에미터층 112 : 제 1 및 제 2에미터전극110b: second emitter layer 112: first and second emitter electrodes
114 : 산화 방지막 116, 118 : 최고 온도 영역114: antioxidant film 116, 118: highest temperature range
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명에 따른 HBT의 구조와 열 분포도를 나타낸 도면이다.3 is a view showing the structure and heat distribution of the HBT according to the present invention.
도 3을 참조하면, 본 발명에 따른 HBT의 단위 구조는 반절연성 반도체 기판(미도시함)의 상부에 형성된 콜렉터 에피층(100)과, 콜렉터 에피층(100)의 상부에 순차적으로 형성된 콜렉터층(102) 및 베이스층(106)과, 콜렉터층(102)과 소정 거리 이격된 콜렉터 에피층(100)의 상부에 형성된 콜렉터전극(104)과, 베이스층(106)의상부에 소정 간격 분리된 제 1 및 제 2에미터층(110a, 110b)과, 제 1 및 제 2에미터층(110a, 110b) 사이에 드러난 베이스층(106) 상부에 형성된 베이스전극(108)과, 제 1 및 제 2에미터층(110a, 110b) 상부에 형성된 제 1 및 제 2에미터전극(112)으로 구성된다. 미설명된 도면부호 114는 콜렉터층(102)과 베이스층(106)의 산화를 억제하는 산화 보호막(passivation layer)이다. 도면부호 116, 118은 최대 온도 상승 영역을 나타낸 것이다.Referring to FIG. 3, the unit structure of the HBT according to the present invention includes a collector epi layer 100 formed on an upper portion of a semi-insulating semiconductor substrate (not shown), and a collector layer sequentially formed on the collector epi layer 100. And the collector electrode 104 formed on the top of the base layer 106, the collector layer 102, and the collector epi layer 100 spaced apart from the collector layer 102 by a predetermined distance. The first and second emitter layers 110a and 110b, the base electrode 108 formed on the base layer 106 exposed between the first and second emitter layers 110a and 110b, and the first and second emitters. The first and second emitter electrodes 112 are formed on the upper layers 110a and 110b. Unexplained reference numeral 114 denotes an oxidation passivation layer that inhibits oxidation of the collector layer 102 and the base layer 106. Reference numerals 116 and 118 denote the maximum temperature rise region.
본 발명에 따른 HBT는 하나의 베이스전극(108)에 두 개의 에미터전극(112)을 구비하여 하나의 베이스전극(108)으로 가해지는 바이어스를 진성 영역에서 두 개의 접합영역으로 분리하였다. 이로써 도 3의 열 분포도와 도 4의 그래프에 도시된 바와 같이 접합영역에서 발생되는 열 경로가 두 개로 분리된다. 이에 각각의 베이스-에미터 접합에서 발생하게 된 전자는 역방향 바이어스가 가해진 베이스-컬렉터 접합 영역의 전계에 의해 격자와 충돌을 일으켜 격자 온도를 증가시킨다. 이때 전하 운반자(전자)가 종래와 동일하게 제 1 및 제 2에미터 영역아래(진성영역)로 나누어 흐르기 때문에 격자와 충돌하여 상승되는 격자온도 분포는 두 영역으로 분산된다.The HBT according to the present invention includes two emitter electrodes 112 on one base electrode 108 to separate a bias applied to one base electrode 108 from an intrinsic region to two junction regions. As a result, as shown in the heat distribution diagram of FIG. 3 and the graph of FIG. 4, two heat paths generated in the junction region are separated. The electrons generated at each base-emitter junction thus collide with the lattice by the electric field of the reverse biased base-collector junction region, increasing the lattice temperature. At this time, since the charge carriers (electrons) are divided into the first and second emitter regions (intrinsic regions) as in the prior art, the lattice temperature distribution that collides with the lattice and rises is dispersed in two regions.
그러므로, 종래 기술에 의해 하나의 에미터와 두 개의 베이스전극을 갖는 HBT 구조는 온도 상승 영역이 하나인데 반하여, 본 발명에 따라 2개의 에미터와 하나의 베이스전극을 갖는 HBT는 온도 상승 영역이 두 개로 분리되기 때문에 열 분포도가 낮아진다.Therefore, according to the present invention, the HBT structure having one emitter and two base electrodes has one temperature rise region, whereas the HBT having two emitters and one base electrode has two temperature rise regions according to the present invention. The heat distribution is lowered because it separates into pieces.
도 4의 시뮬레이션 그래프에 도시된 바와 같이, 각각의 에미터 부근의 베이스층 및 콜렉터층 영역(116, 118)에서 열 분포 온도가 가장 높게 되고 예를 들어, 시뮬레이션된 최고 온도는 335℃가 된다. 그러므로, 본 발명의 HBT가 종래보다 온도 상승률이 낮아진다.As shown in the simulation graph of FIG. 4, the heat distribution temperature is the highest in the base layer and collector layer regions 116, 118 near each emitter, for example, the highest simulated temperature is 335 ° C. Therefore, the rate of temperature rise of the HBT of the present invention is lower than that of the related art.
또한, 본 발명은 각각의 제 1에미터층(110a)과 제 2에미터층(110b)의 면적과 콜렉터층(102)의 면적비가 종래보다 줄어들어 콜렉터 저항을 낮출 수 있다. 또한 에미터가 두 개 병렬로 연결되어있는 구조로써 에미터 저항 역시 낮아진다.In addition, in the present invention, the area ratio of the area of each of the first emitter layer 110a and the second emitter layer 110b and the collector layer 102 can be reduced compared to the prior art, thereby lowering the collector resistance. Also, since the emitter is connected in parallel, the emitter resistance is also lowered.
도 5는 종래 기술과 본 발명에 따른 HBT의 전압-전류 측정값을 나타낸 비교 그래프이다. 측정 대상은 종래 사용하는 두 개의 베이스와 한 개의 에미터전극을 갖는 HBT 구조와 본 발명에서 제시하는 한 개의 베이스와 두 개의 에미터전극을 갖는 HBT 구조에서 각각의 전류-전압을 측정한 것이다.5 is a comparison graph showing a voltage-current measurement value of the HBT according to the prior art and the present invention. The measurement target is to measure the current-voltage of each in the conventional HBT structure having two bases and one emitter electrode and the HBT structure having one base and two emitter electrodes proposed in the present invention.
도 5를 참조하면, 본 발명의 HBT(■의 그래프)는 종래(×의 그래프)에 비해 높은 콜렉터-에미터(VCE) 전압에서도 콜렉터 전류(Ic)가 많이 흐르는 것을 알 수 있다. 즉, 본 발명의 HBT는 종래에 비해 VCE의 전압하에서 내부 온도가 더 낮기 때문에 베이스-에미터 접합 영역에서 역방향으로 주입되는 홀 전류가 적어진다. 이로 인해, 콜렉터 전류(Ic)의 감소량이 줄어들게 된다.Referring to FIG. 5, it can be seen that the collector current Ic flows even at a high collector-emitter (V CE ) voltage in the HBT (■ graph) according to the present invention. In other words, the HBT of the present invention has a lower internal temperature under the voltage of V CE compared with the prior art, so that the hole current injected in the reverse direction in the base-emitter junction region is reduced. As a result, the amount of reduction of the collector current Ic is reduced.
도 6은 본 발명에 따른 HBT의 어레이를 갖는 전력 증폭기의 레이아웃도이다.6 is a layout diagram of a power amplifier having an array of HBTs in accordance with the present invention.
도 6을 참조하면, 본 발명의 전력 증폭기는 제 1 및 제 2에미터전극(112) 사이에 베이스전극(108)을 두고, 제 1 및 제 2에미터전극(112)의 외측에 각각 콜렉터전극들(104)을 배치한 HBT의 단위 소자를 어레이로 연결한 것이다. 바람직하게는어레이의 단위 소자(a) 사이에 콜렉터전극(104)을 공통 사용한 구조로 한다. 이는 각각의 HBT 단위 소자(a) 사이에 콜렉터전극(104)을 배치(c)함으로써 소자들 사이에서 내부 열이 합쳐지는 것을 콜렉터전극(10)이 격리할 수 있다. 그러므로, 본 발명은 일반적인 전력 증폭기에서 중앙에 위치한 HBT의 국부적인 온도 상승에 의해 열이 발생함에 따라 소모 전력이 높아져 전류 이득이 급격하게 떨어지는 현상을 막을 수 있다. 여기서, 미설명된 도면 부호 b는 베이스 메사(base mesa) 영역이다. 베이스 메사는 콜렉터층 및 베이스 영역이 패터닝되는 영역이다.Referring to FIG. 6, in the power amplifier of the present invention, the base electrode 108 is disposed between the first and second emitter electrodes 112, and the collector electrode is disposed outside the first and second emitter electrodes 112, respectively. The unit elements of the HBT in which the fields 104 are disposed are connected in an array. Preferably, the collector electrode 104 is commonly used between the unit elements a of the array. The collector electrode 10 may isolate the internal heat from the elements by disposing the collector electrode 104 between the HBT unit elements a. Therefore, the present invention can prevent a phenomenon in which the power consumption increases as the heat is generated by the local temperature rise of the HBT located at the center of the general power amplifier, and the current gain rapidly drops. Herein, reference numeral b denotes a base mesa region. The base mesa is a region in which the collector layer and the base region are patterned.
도 7은 종래 기술과 본 발명에 따른 HBT의 어레이를 갖는 전력 증폭기의 전압-전류 측정값을 나타낸 비교 그래프이다. 도 7의 그래프를 참조하면, 본 발명의 전력 증폭기(■의 그래프)는 종래(×의 그래프)에 비해 높은 콜렉터-에미터(VCE) 전압에서도 콜렉터 전류(Ic)가 급격히 감소하지 않게 된다. 이에 따라, 본 발명에 따른 전력 증폭기는 종래보다 전류 이득이 향상된다 .7 is a comparative graph showing the voltage-current measurements of a power amplifier with an array of HBTs according to the prior art and the present invention. Referring to the graph of FIG. 7, the collector current Ic does not suddenly decrease even at a high collector-emitter V CE voltage as compared with the conventional graph (x). Accordingly, the power amplifier according to the present invention has an improved current gain than before.
이상 설명한 바와 같이, 본 발명은 에미터전극 두 개와 베이스전극 하나로 HBT 단위 소자를 구성함으로써 콜렉터/에미터의 열적 소스를 2 경로로 분산해서 HBT의 온도 상승률을 줄였다. 이로 인해, HBT의 높은 전력 능력을 감소시키지 않고 여러 회로에서 응용이 가능하다.As described above, the present invention reduces the temperature rise rate of the HBT by distributing the heat source of the collector / emitter in two paths by configuring the HBT unit device with two emitter electrodes and one base electrode. This allows applications in many circuits without reducing the high power capability of the HBT.
또한, 본 발명은 각각의 에미터와 콜렉터의 면적비가 줄어들어 콜렉터 저항이 작아지고 에미터가 병렬로 작동하기 때문에 에미터 저항이 낮아지기 때문에 높은 주파수에서도 사용 가능하다.In addition, the present invention can be used even at high frequencies because the area ratio of each emitter and collector is reduced to reduce the collector resistance and the emitter is operated in parallel, thereby lowering the emitter resistance.
그리고, 본 발명은 무선 통신 시스템의 전력 증폭기 등에 사용되는 경우, 여러개의 HBT 단위 소자들을 어레이로 연결할 때 나타나는 전류 이득 붕괴현상을 극복할 수 있다.In addition, when used in a power amplifier of a wireless communication system, the present invention can overcome the current gain collapse that occurs when several HBT unit elements are connected in an array.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010034383A KR20010070895A (en) | 2001-06-18 | 2001-06-18 | Structure for heterojunction bipola transistor and power amplifier device by using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010034383A KR20010070895A (en) | 2001-06-18 | 2001-06-18 | Structure for heterojunction bipola transistor and power amplifier device by using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010070895A true KR20010070895A (en) | 2001-07-27 |
Family
ID=19710985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010034383A KR20010070895A (en) | 2001-06-18 | 2001-06-18 | Structure for heterojunction bipola transistor and power amplifier device by using same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010070895A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030075993A (en) * | 2002-03-22 | 2003-09-26 | 삼성전자주식회사 | Heterojunction bipolar transistor having horse shoe type emitter node and method of manufacturing the same |
| KR100425696B1 (en) * | 2002-02-26 | 2004-04-01 | 엘지전자 주식회사 | Linear rf amplifier |
-
2001
- 2001-06-18 KR KR1020010034383A patent/KR20010070895A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425696B1 (en) * | 2002-02-26 | 2004-04-01 | 엘지전자 주식회사 | Linear rf amplifier |
| KR20030075993A (en) * | 2002-03-22 | 2003-09-26 | 삼성전자주식회사 | Heterojunction bipolar transistor having horse shoe type emitter node and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100677816B1 (en) | Active device and switch circuit apparatus | |
| US20060157825A1 (en) | Semiconductor device and manufacturing the same | |
| US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
| KR20060128998A (en) | Bipolar junction transistor geometry | |
| US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
| TWI752598B (en) | Unit cell of amplifier circuit and power amplifier module | |
| US20070205432A1 (en) | Heterojunction bipolar transistor and power amplifier using same | |
| US6791810B2 (en) | Protection circuit of field effect transistor and semiconductor device | |
| Bayraktaroglu et al. | 2.5 W CW X-band heterojunction bipolar transistor | |
| Ho et al. | GaInP/GaAs HBT's for high-speed integrated circuit applications | |
| JP2007027269A (en) | Bipolar transistor and power amplifier | |
| KR20030036102A (en) | Power amplifier with base and collector straps | |
| GB2341974A (en) | Semiconductor device incorporating a superlattice structure | |
| US7397109B2 (en) | Method for integration of three bipolar transistors in a semiconductor body, multilayer component, and semiconductor arrangement | |
| KR20030077956A (en) | Method of manufacturing semiconductor device | |
| KR20010070895A (en) | Structure for heterojunction bipola transistor and power amplifier device by using same | |
| US6407617B1 (en) | Bias circuit and method of fabricating semiconductor device | |
| US20060145299A1 (en) | Method for improving the electrical properties of active bipolar components | |
| Kobayashi et al. | The voltage-dependent IP3 performance of a 35-GHz InAlAs/InGaAs-InP HBT amplifier | |
| Delage et al. | Power GaInP/GaAs HBT MMICs | |
| US6236072B1 (en) | Method and system for emitter partitioning for SiGe RF power transistors | |
| US20130256756A1 (en) | Integrated circuit having a staggered heterojunction bipolar transistor array | |
| JP2007194412A (en) | Active element and switching circuit device | |
| JP2020184580A (en) | Semiconductor device | |
| Yang et al. | High-performance and high-uniformity InP/InGaAs/InP DHBT technology for high-speed optical communication systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |