KR20010063570A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20010063570A
KR20010063570A KR1019990060689A KR19990060689A KR20010063570A KR 20010063570 A KR20010063570 A KR 20010063570A KR 1019990060689 A KR1019990060689 A KR 1019990060689A KR 19990060689 A KR19990060689 A KR 19990060689A KR 20010063570 A KR20010063570 A KR 20010063570A
Authority
KR
South Korea
Prior art keywords
gate
electrode
data line
pixel electrode
liquid crystal
Prior art date
Application number
KR1019990060689A
Other languages
English (en)
Other versions
KR100658523B1 (ko
Inventor
김기태
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019990060689A priority Critical patent/KR100658523B1/ko
Publication of KR20010063570A publication Critical patent/KR20010063570A/ko
Application granted granted Critical
Publication of KR100658523B1 publication Critical patent/KR100658523B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서 투명기판 상에 형성되며 게이트전극과 전기적으로 연결된 N개의 게이트라인과, 상기 투명기판 상에 상기 게이트라인을 덮도록 형성된 게이트절연층과, 상기 게이트절연층 상에 소오스전극과 전기적으로 연결되며 상기 게이트라인과 교차되게 형성되는 데이터라인과, 상기 게이트전극을 중심으로 상기 소오스전극과 대응되게 형성되는 드레인전극과, 상기 드레인전극과 연결되게 형성되며 소정 부분이 상기 데이터라인과 중첩되되 상기 중첩되는 부분이 평면적으로 요철(凹凸)을 갖는 지그재그 형상으로 형성된 화소전극을 구비한다.
따라서, 화소전극이 평면적으로 요철(凹凸)을 갖는 지그재그 형상을 가지므로 형성시 과다식각(over etch)으로 인해 인접하는 화소전극과의 간격이 증가되어도 철(凸) 부분에서 중첩되는 부분이 잔류하게 되므로 빛샘을 감소시킨다.

Description

액정표시장치{Liquid Crystal Display Device}
본 발명은 액정표시장치(Liquid Crystal Display : LCD)에 관한 것으로서, 특히, 고개구율의 하판의 빛샘을 감소하는 액정표시장치에 관한 것이다.
액정표시장치는 박막트랜지스터(Thin Film Transistor)로 이루어진 구동소자인 스위칭 소자와 화소(pixel) 전극이 형성된 하판과 칼라필터가 형성된 상판 사이에 주입된 액정으로 이루어진다.
화소 전극은 스위칭소자인 박막트랜지스터와 연결되어 단위 화소를 구성하는 것으로 N×M(여기서, N 및 M은 자연수)개가 매트릭스(matric) 상태로 종횡으로 배열되어 있다. 상기에서 화소전극은 박막트랜지스터에 의해 구동되어 입사되는 빛을 투과하거나 반사하는 액정을 제어한다.
도 1은 종래 기술에 따른 액정표시장치의 평면도이다.
종래 기술에 따른 액정표시장치는 투명기판(1) 상에 N개의 게이트라인(3)과 M개의 데이터라인(7)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에서 게이트라인(3)과 데이터라인(7)은 금속으로 형성되며 사이에 게이트절연층(도시되지 않음)이 형성되어 전기적으로 절연된다. N×M개의 화소영역 내에 N×M개의 화소가 형성되는 데, 이 화소는 게이트라인(3) 및 데이터라인(7)에 전기적으로 연결되게 형성된 스위칭소자인 박막트랜지스터(Thin Film Transistor)에 의해 구동된다.
박막트랜지스터는 게이트전극(5)과, 드레인 및 소오스전극(9)(11)과, 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)으로 형성된다. 상기에서 게이트전극(5)은 게이트라인(3)과 연결되게 형성되며, 소오스전극(11)은 데이터라인(7)과 연결된다. 그리고, 드레인전극(9)은 게이트전극(5)을 사이에 두고 소오스전극(11)과 대응되게 형성된다.
상술한 구조의 박막트랜지스터를 덮도록 패시베이션층(passivation layer : 도시되지 않음)이 형성된다. 상기에서 패시베이션층은 질화실리콘 등의 무기절연물질이나, 또는, 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유기절연물질로 형성된다.
그리고, 패시베이션층 상의 화소영역에 화소전극(13)이 형성되어 있다. 화소전극(13)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화막(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질로 형성되는 것으로 접촉홀(15)을 통해 드레인전극(9)과 연결된다. 상기에서 화소전극(13)은 개구율을 증가시키 위해 주변의 데이터라인(7)과 중첩되게 형성된다.
그러나, 상술한 종래 기술에 따른 액정표시장치는 화소전극을 패터닝할 때 과다식각(over etch)으로 인해 이 화소전극이 데이터라인과 중첩되지 않는 것에 의해 빛샘 불량이 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 화소전극과 데이터라인의 중첩되지 않은 부분을 감소하여 빛샘 불량을 억제할 수 있는 액정표시장치를 제공하는 데 있다.
도 1은 종래 기술에 따른 액정표시장치의 평면도
도 2는 본 발명에 따른 액정표시장치의 평면도
<도면의 주요 부분에 대한 부호의 설명>
21 : 투명기판 23 : 게이트라인
25 : 게이트전극 27 : 데이터라인
29, 31 : 드레인 및 소오스전극
33 : 화소전극 35 : 접촉홀
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 투명기판 상에 형성되며 게이트전극과 전기적으로 연결된 N개의 게이트라인과, 상기 투명기판 상에 상기 게이트라인을 덮도록 형성된 게이트절연층과, 상기 게이트절연층 상에 소오스전극과 전기적으로 연결되며 상기 게이트라인과 교차되게 형성되는 데이터라인과, 상기 게이트전극을 중심으로 상기 소오스전극과 대응되게 형성되는 드레인전극과, 상기 드레인전극과 연결되게 형성되며 소정 부분이 상기 데이터라인과 중첩되되 상기 중첩되는 부분이 평면적으로 요철(凹凸)을 갖는 지그재그 형상으로 형성된 화소전극을 구비한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 액정표시장치의 평면도이다.
본 발명에 따른 액정표시장치는 제 1 투명기판(21) 상에 N개의 게이트라인(23)과 M개의 데이터라인(27)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에서 게이트라인(23)과 데이터라인(27)은 금속으로 형성되며 게이트절연층(도시되지 않음)에 의해 전기적으로 절연된다.
N×M개의 화소영역 내에 N×M개의 화소가 형성되는 데, 이 화소는 게이트라인(23) 및 데이터라인(27)에 전기적으로 연결되게 형성된 스위칭소자인 박막트랜지스터(Thin Film Transistor)에 의해 구동된다.
박막트랜지스터는 게이트전극(25)과, 드레인 및 소오스전극(29)(31)과, 반도체층(도시되지 않음)과 오믹접촉층(도시되지 않음)으로 형성된다. 상기에서 게이트전극(25)은 게이트라인(23)과 연결되게 형성되는 데, 이 게이트전극(25)의 상부에게이트절연층(도시되지 않음)을 개재시켜 반도체층(도시되지 않음)이 형성된다. 그리고, 소오스전극(31)은 데이터라인(27)과 연결되고, 드레인전극(29)은 게이트전극(25)을 사이에 두고 소오스전극(31)과 대응되게 이 형성된다. 그리고, 드레인 및 소오스전극(29)(31)은 오믹접촉층(도시되지 않음)을 개재시켜 반도체층(도시되지 않음)의 양측과 중첩되게 형성되는 데, 이 반도체층(도시되지 않음)의 소오스전극(31)과 드레인전극(29) 사이의 게이트전극(25)과 대응하는 부분은 채널이 된다.
상술한 구조 상에 박막트랜지스터 상부를 덮도록 패시베이션층(passivation layer : 도시되지 않음)이 형성되며, 이 패시베이션층 상의 화소영역에 화소전극(33)이 형성되어 있다.
화소전극(33)은 접촉홀(35)을 통해 드레인전극(29)과 연결되는 것으로 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화막(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질로 형성된다. 상기에서 화소전극(33)은 빛샘 불량을 방지하기 위해 데이터라인(39)과 중첩되게 형성되는 데, 화소전극(33)의 데이터라인(39)과 중첩되는 부분은 평면적으로 요철(凹凸)을 갖는 지그재그 형상을 갖는다. 또한, 화소전극(33)은 인접하는 것과 교호되게 형성되어 소정 폭만큼의 등간격을 갖도록 하는 데, 이 화소전극(33)의 요(凹) 부분은 데이터라인(27)과 좁은 부분만 중첩되나 철(凸) 부분은 넓은 부분이 중첩되게 형성된다.
또한, 패시베이션층은 데이터라인(27)과 화소전극(33) 사이의 중첩되는 부분에 의해 발생되는 기생 용량을 감소시키기 위해 아크릴(acryl)계 유기화합물, BCB(benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유전 상수가 작은 유기 절연물로 형성된다.
상술한 구성의 액정표시장치는 화소전극(33)은 평면적으로 요철(凹凸)을 갖는 지그재그 형상을 갖으나 데이터라인(27)과 중첩되므로 빛샘 불량이 발생되지 않는다. 그러나, 화소전극(33) 형성시 과다식각(over etch)으로 인해 인접하는 화소전극(33)과의 간격이 증가되면 데이터라인(27)과 중첩되지 않는 부분이 발생되어 빛샘이 발생된다. 이 때, 화소전극(33)의 요(凹) 부분은 데이터라인(27)과 중첩되는 부분이 모두 식각되어도 철(凸) 부분은 중첩되는 부분이 잔류하게 되므로 빛샘을 감소시키게 된다.
상술한 바와 같이 본 발명에 따른 액정표시장치는 화소전극이 평면적으로 요철(凹凸)을 갖는 지그재그 형상을 가지므로 형성시 과다식각(over etch)으로 인해 인접하는 화소전극과의 간격이 증가되어도 철(凸) 부분에서 중첩되는 부분이 잔류하게 되므로 빛샘을 감소시키는 잇점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야 할 것이다.

Claims (4)

  1. 투명기판 상에 형성되며 게이트전극과 전기적으로 연결된 N개의 게이트라인과,
    상기 투명기판 상에 상기 게이트라인을 덮도록 형성된 게이트절연층과,
    상기 게이트절연층 상에 소오스전극과 전기적으로 연결되며 상기 게이트라인과 교차되게 형성되는 데이터라인과,
    상기 게이트전극을 중심으로 상기 소오스전극과 대응되게 형성되는 드레인전극과,
    상기 드레인전극과 연결되게 형성되며 소정 부분이 상기 데이터라인과 중첩되되 상기 중첩되는 부분이 평면적으로 요철(凹凸)을 갖는 지그재그 형상으로 형성된 화소전극을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 화소전극은 인접하는 것과 교호되게 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 화소전극은 인접하는 것과 등간격을 갖도록 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 화소전극은 요(凹) 부분이 상기 데이터라인과 좁은 부분만 중첩되고 철(凸) 부분은 넓은 부분이 중첩되게 형성된 것을 특징으로 하는 액정표시장치.
KR1019990060689A 1999-12-22 1999-12-22 액정표시장치 KR100658523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060689A KR100658523B1 (ko) 1999-12-22 1999-12-22 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060689A KR100658523B1 (ko) 1999-12-22 1999-12-22 액정표시장치

Publications (2)

Publication Number Publication Date
KR20010063570A true KR20010063570A (ko) 2001-07-09
KR100658523B1 KR100658523B1 (ko) 2006-12-15

Family

ID=19628410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060689A KR100658523B1 (ko) 1999-12-22 1999-12-22 액정표시장치

Country Status (1)

Country Link
KR (1) KR100658523B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819865B1 (ko) * 2001-12-31 2008-04-07 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR101233729B1 (ko) * 2006-06-21 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150134264A (ko) * 2014-05-21 2015-12-01 이노럭스 코포레이션 디스플레이 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819865B1 (ko) * 2001-12-31 2008-04-07 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR101233729B1 (ko) * 2006-06-21 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20150134264A (ko) * 2014-05-21 2015-12-01 이노럭스 코포레이션 디스플레이 장치

Also Published As

Publication number Publication date
KR100658523B1 (ko) 2006-12-15

Similar Documents

Publication Publication Date Title
US8284376B2 (en) Method for manufacturing color filter on thin film transistor (COT) type liquid crystal display device having black matrix in region outside of pixel region
US7130010B2 (en) Array substrate for in-plane switching liquid crystal display device and method of fabricating the same with polycrystalline silicon pixel electrode
US7932986B2 (en) Liquid crystal display comprising a first signal line including a first portion and second portion, wherein the cross-section of the second portion is thinner than the cross-section of the first portion, and wherein a spacer overlaps the second portion
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
KR20010106862A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US20050185107A1 (en) Thin film transistor array panel and liquid crystal display including the panel
JP2004077718A (ja) 液晶表示装置
KR100312329B1 (ko) 액정표시장치의 구조 및 그 제조방법
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR20010058625A (ko) 액정표시장치
KR101133754B1 (ko) 액정 표시 장치
KR20080056813A (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
JP2003279944A (ja) 液晶表示装置
KR100658523B1 (ko) 액정표시장치
KR20030000439A (ko) 액정표시장치의 어래이 기판 및 그 제조방법
KR20030057078A (ko) 액정 표시 장치용 어레이 기판
KR100640048B1 (ko) 액정표시장치 및 그의 제조방법
KR100259611B1 (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR20070071948A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100752204B1 (ko) 액정표시장치와 그 제조방법
KR100683135B1 (ko) 프린지 필드 구동 모드 액정 표시 장치
KR20010057021A (ko) 액정표시장치
KR100669097B1 (ko) 액정표시장치의 제조방법
KR100268307B1 (ko) 액정표시장치 액티브패널의 구조 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee