KR20010061475A - A repair structure of flash memory - Google Patents

A repair structure of flash memory Download PDF

Info

Publication number
KR20010061475A
KR20010061475A KR1019990063971A KR19990063971A KR20010061475A KR 20010061475 A KR20010061475 A KR 20010061475A KR 1019990063971 A KR1019990063971 A KR 1019990063971A KR 19990063971 A KR19990063971 A KR 19990063971A KR 20010061475 A KR20010061475 A KR 20010061475A
Authority
KR
South Korea
Prior art keywords
cam
sector
sense amplifier
selector
surplus
Prior art date
Application number
KR1019990063971A
Other languages
Korean (ko)
Other versions
KR100624286B1 (en
Inventor
주영동
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063971A priority Critical patent/KR100624286B1/en
Publication of KR20010061475A publication Critical patent/KR20010061475A/en
Application granted granted Critical
Publication of KR100624286B1 publication Critical patent/KR100624286B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

PURPOSE: A repair structure of a flash memory is provided to improve speed by selecting a redundant cell through a signal for selecting a main cell, and to decrease area by sharing a redundant sense amp. CONSTITUTION: When an YSEL is inputted, a main Y selector selects a column at a main cell array(140), and the redundant selector(160) selects a column at a redundant cell array(150). At this time, the columns are appointed by the YSEL. If a flag CAM is programmed, a pertinent cell is repaired. For this reason, a redundant block(180) outputs a CBUSEN to an output multiplexer(100). If the CBUSEN is a high signal, the output multiplexer(100) regards that the pertinent cell is repaired, and outputs a RSAOUT. At this time, the RSAOUT is an output of a redundant sense amp(170). On the contrary, If the flag CAM is not programmed, the pertinent cell is not repaired. For this reason, the redundant block(180) outputs the CBUSEN in a low signal to the output multiplexer(100). The multiplexer(100) regards that the pertinent cell is not repaired, and outputs a SAOUT. At this time, the SAOUT is an output of a main sense amp(110).

Description

플래시 메모리의 리페어 구조{A repair structure of flash memory}Repair structure of flash memory

본 발명은 센스앰프를 공유하여 잉여블록의 사이즈를 감소시킬 수 있는 플래시 메모리의 리페어 구조에 관한 것이다.The present invention relates to a repair structure of a flash memory capable of reducing the size of a redundant block by sharing a sense amplifier.

일반적으로 플래시 메모리 소자에서는 수율 향상을 위하여 다음과 같은 레던던시(redundancy) 캠(Content Addressable Memory, CAM) 셀을 사용하여 잉여회로에 의한 리페어 과정을 가진다.In general, a flash memory device uses a redundancy cam (Content Addressable Memory (CAM)) cell to repair a circuit by a redundancy circuit to improve yield.

도 1을 참조하여 종래의 리페어 구조를 설명하면 다음과 같다.Referring to Figure 1, the conventional repair structure will be described.

먼저, 메인셀어레이(50)를 센싱하는 메인센스앰프(20) 및 잉여셀어레이(80)을 센싱하는 잉여센스앰프(60)의 출력단은 출력멀티플렉서(OUTMUX)(10)로 접속되며, 잉여블록(90)의 출력단 역시 출력멀티플렉서(10)로 접속된다.First, an output terminal of the main sense amplifier 20 for sensing the main cell array 50 and the surplus sense amplifier 60 for sensing the surplus cell array 80 is connected to an output multiplexer (OUTMUX) 10, and an excess block. An output terminal of 90 is also connected to an output multiplexer 10.

그리고 컬럼디코더(미도시)의 출력신호(YSEL)에 의하여 메인셀어레이(50)의 한 컬럼을 선택하는 제1메인Y셀릭터(40) 및 제2메인Y셀렉터(30)가 메인센스앰프(20) 및 메인셀어레이(50)사이에 접속되어 있다.In addition, the first main Y selector 40 and the second main Y selector 30 which select one column of the main cell array 50 according to the output signal YSEL of the column decoder (not shown) are connected to the main sense amplifier ( 20) and the main cell array 50.

한편, 잉여센스앰프(60)와 잉여셀어레이(80) 사이에는 잉여블록(90)의 출력신호(RYSEL)에 의하여 잉여셀어레이(80)의 한 컬럼을 선택하는 잉여Y셀렉터(70)가접속되어 있다.On the other hand, a surplus Y selector 70 for selecting one column of the surplus cell array 80 by the output signal RYSEL of the surplus block 90 is connected between the surplus sense amplifier 60 and the surplus cell array 80. It is.

전술한 출력멀티플렉서(10)는 메인센스앰프(20)의 출력신호(SAOUT), 잉여센스앰프(60)의 출력신호(RSAOUT) 및 잉여블록의 출력신호(CBUSEN) 중에서 선택하여 출력(IOPAD)한다.The above-described output multiplexer 10 selects among the output signal SAOUT of the main sense amplifier 20, the output signal RSAOUT of the surplus sense amplifier 60, and the output signal CBUSEN of the surplus block, and outputs the output IOPAD. .

전술한 종래의 리페어 구조의 동작은 다음과 같다.The operation of the conventional repair structure described above is as follows.

제1메인Y셀렉터(40)는 컬럼디코더(미도시)에서 출력되는 YSEL에 의해서 메인셀어레이(50)를 선택한다. YSEL에 의해서 제1메인Y셀렉터(40)가 메인셀어레이를 선택하게 되면 메인센스앰프(20)는 선택된 메인셀어레이(50)를 센싱하여 그 값(SAOUT)을 출력멀티플렉서(10)로 출력한다.The first main Y selector 40 selects the main cell array 50 by a YSEL output from a column decoder (not shown). When the first main Y selector 40 selects the main cell array by YSEL, the main sense amplifier 20 senses the selected main cell array 50 and outputs the value SAOUT to the output multiplexer 10. .

반면, 잉여Y셀렉터(70)는 잉여블록(90)에서 출력되는 RYSEL을 입력받아 잉여셀어레이(80)를 선택한다. 그에 따라서 잉여센스앰프(60)는 선택된 잉여셀어레이(80)를 센싱하여 그 값(RSAOUT)을 출력멀티플렉서(10)로 출력한다.On the other hand, the surplus Y selector 70 receives the RYSEL output from the surplus block 90 and selects the surplus cell array 80. Accordingly, the surplus sense amplifier 60 senses the selected surplus cell array 80 and outputs the value RSAOUT to the output multiplexer 10.

한편, 하나의 메인 셀에 오류가 발생하였을 경우 잉여셀을 액세스(access)하기 위하여 필요한 캠그룹은, 해당 셀이 리페어 되었는지를 나타내는 플래그캠(flag CAM), 어드레스를 저장하는 제1컬럼어드레스캠, 제2컬럼어드레스캠 및 제3컬럼어드레스캠, 제4컬럼어드레스캠, IO정보를 저장하는 제1IO캠, 제2IO캠 및 제3IO캠으로 이루어진다.On the other hand, when an error occurs in one main cell, a cam group necessary for accessing a surplus cell includes a flag cam indicating whether the corresponding cell has been repaired, a first column address cam storing an address, And a second column address cam, a third column address cam, a fourth column address cam, a first IO cam, a second IO cam, and a third IO cam for storing IO information.

따라서 본 발명은, 메인셀을 선택하는 신호에 의하여 잉여셀을 동시에 선택하여 속도를 향상시키고, 모든 섹터의 캠그룹에 대하여 잉여센스앰프를 공유함으로써 면적을 줄일 수 있는 플래시 메모리의 리페어구조를 제공하는 것을 목적으로 한다.Accordingly, the present invention provides a repair structure of a flash memory that can reduce the area by simultaneously selecting an excess cell by a signal for selecting a main cell and improving the speed, and reducing the area by sharing an excess sense amplifier for the cam groups of all sectors. For the purpose of

전술한 목적을 달성하기 위한 본 발명에 따른 플래시 메모리의 리페어 구조는, Y디코더에서 출력되는 어드레스를 입력받아 메인셀을 선택하는 메인Y셀렉터와, 메인Y셀렉터에 의해 선택된 상기 메인셀을 센싱하는 메인센스앰프와, 어드레스를 입력받아 잉여셀을 선택하는 잉여Y셀렉터와, 잉여Y셀렉터에 의해 선택된 상기 잉여셀을 센싱하는 잉여센스앰프와, 리페어정보에 따른 신호를 출력하는 잉여블록과, 잉여블록에서 출력되는 신호에 따라서 메인센스앰프와 잉여센스앰프의 출력신호를 선택하여 최종 출력하는 출력멀티플렉서를 포함하여 이루어지는 것을 특징으로 하는 구성이다. 그리고 잉여블록은, 각 섹터 캠그룹의 플래그캠과 각각 제1섹터셀렉터와, 제1섹터셀렉터의 출력단과 접속되는 플래그캠센스앰프와, 플래그캠센스앰프의 출력단과 접속되며 출력단이 출력멀티플렉서와 접속되는 캠디코더와, 각 섹터 캠그룹의 제1컬럼어드레스캠 내지 제4컬럼어드레스캠과 각각 접속되는 제2섹터셀렉터 내지는 제5섹터셀렉터와, 제2섹터셀렉터 내지는 제5섹터셀렉터의 각 출력단과 접속되며 출력단이 캠디코더와 각각 접속되는 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프와, 각 섹터 캠그룹의 제1IO캠 내지 제3IO캠과 각각 접속되는 제6섹터셀렉터 내지 제8섹터셀렉터와, 제6섹터셀렉터 내지 제8섹터셀렉터의 출력단과 각각 접속되며 출력단이 캠디코더와 각각 접속되는 제1IO캠센스앰프 내지 제3IO캠센스앰프를 포함하여 이루어지는 것을 특징으로 하는 구성이다.The repair structure of the flash memory according to the present invention for achieving the above object, the main Y selector for selecting the main cell by receiving the address output from the Y decoder, the main sensing the main cell selected by the main Y selector A surplus Y selector which receives a sense amplifier, an address to select an surplus cell, an surplus sense amplifier which senses the surplus cell selected by the surplus Y selector, a surplus block which outputs a signal according to repair information, and a surplus block And an output multiplexer for selecting and outputting the output signals of the main sense amplifier and the surplus sense amplifiers according to the output signals. The surplus block is connected to a flag cam of each sector cam group, a first sector selector, a flag cam sense amplifier connected to an output terminal of the first sector selector, an output terminal of a flag cam sense amplifier, and an output terminal is connected to an output multiplexer. The second decoder selector to the fifth sector selector connected to the first column address cam to the fourth column address cam of each sector cam group, and the output terminals of the second sector selector to the fifth sector selector, respectively. And a first address cam sense amplifier to a fourth address cam sense amplifier each having an output terminal connected to the cam decoder, and sixth sector selectors to eight sector selectors connected to the first IO cams to the third IO cams of each sector cam group, respectively. And a first IO cam sense amplifier to a third IO cam sense amplifier connected to the output terminals of the sixth to eighth sector selectors, respectively, and the output terminals of which are respectively connected to the cam decoder. A block, characterized in that the.

도 1은 종래의 리페어 구조를 나타내는 블록도.1 is a block diagram showing a conventional repair structure.

도 2는 종래의 잉여 블록도.2 is a conventional redundant block diagram.

도 3은 본 발명에 따른 리페어 구조를 나타내는 블록도.3 is a block diagram showing a repair structure according to the present invention.

도 4는 본 발명에 따른 캠 그룹의 블록도.4 is a block diagram of a cam group according to the present invention.

도 5는 본 발명에 따른 잉여 블록도.5 is a redundant block diagram according to the present invention;

* 도면이 상세한 부분의 대한 부호의 설명 *Explanation of symbols for detailed parts of the drawings

100:출력멀티플렉서 110:메인센스앰프100: output multiplexer 110: main sense amplifier

130:제1메인Y셀렉터 140:메인셀어레이130: first main Y selector 140: main cell array

150:잉여셀어레이 160:잉여Y셀렉터150: surplus cell array 160: surplus Y selector

170:잉여센스앰프 180:잉여블록170: surplus sense amplifier 180: surplus block

191:플래그캠 192:제1컬럼어드레스캠191: Flag Cam 192: First Column Address Cam

193:제2컬럼어드레스캠 194:제3컬럼어드레스캠193: second column address cam 194: third column address cam

195:제4컬럼어드레스캠 196:제1IO캠195: 4th column address cam 196: 1st IO cam

197:제2IO캠 198:제3IO캠197: second IO cam 198: third IO cam

220:섹터ATD220: Sector ADT

이하에서는 첨부한 도면을 참조하여 본 발명을 상세하게 설명하도록 한다.Hereinafter, with reference to the accompanying drawings to describe the present invention in detail.

먼저, 도 3을 참조하여 본 발명에 따른 리페어 구조를 살펴보겠다.First, the repair structure according to the present invention will be described with reference to FIG. 3.

메인셀어레이(140)를 센싱하는 메인센스앰프(110) 및 잉여셀어레이(150)를 센싱하는 잉여센스앰프(170)의 출력단은 출력멀티플렉서(OUTMUX)(100)로 접속되며, 잉여블록(180)의 출력단 역시 출력멀티플렉서(100)로 접속된다.The output terminals of the main sense amplifier 110 sensing the main cell array 140 and the surplus sense amplifier 170 sensing the surplus cell array 150 are connected to an output multiplexer (OUTMUX) 100, and the surplus block 180 ) Is also connected to the output multiplexer 100.

그리고 컬럼디코더(미도시)의 출력신호(YSEL)에 의하여 메인셀어레이(140)의 한 컬럼을 선택하는 제1메인Y셀릭터(130) 및 제2메인Y셀렉터(120)가 메인센스앰프(110) 및 메인셀어레이(140)사이에 접속되어 있다.In addition, the first main Y selector 130 and the second main Y selector 120 selecting one column of the main cell array 140 by the output signal YSEL of the column decoder (not shown) are connected to the main sense amplifier ( It is connected between the 110 and the main cell array 140.

한편, 잉여센스앰프(170)와 잉여셀어레이(150) 사이에는 YSEL에 의하여 잉여셀어레이(150)의 한 컬럼을 선택하는 잉여Y셀렉터(160)가 접속되어 있다.On the other hand, a surplus Y selector 160 for selecting one column of the surplus cell array 150 by YSEL is connected between the surplus sense amplifier 170 and the surplus cell array 150.

전술한 출력멀티플렉서(100)는 잉여블록(180)의 출력신호(CBUSEN)에 의하여 메인센스앰프(110)의 출력신호(SAOUT)와 잉여센스앰프(110)의 출력신호(RSAOUT)를 선택하여 출력(IOPAD)한다.The above-described output multiplexer 100 selects and outputs the output signal SAOUT of the main sense amplifier 110 and the output signal RSAOUT of the surplus sense amplifier 110 based on the output signal CBUSEN of the surplus block 180. (IOPAD).

한편, 캠그룹(190)은 하나의 메인 셀에 오류가 발생하였을 경우 잉여셀을 액세스(access)하기 위하여 필요한데 도 4를 참조하여 설명하면 다음과 같다. 캠그룹(190)은, 해당 셀이 리페어 되었는지를 나타내는 플래그캠(flag CAM)(191), 어드레스를 저장하는 제1컬럼어드레스캠(192), 제2컬럼어드레스캠(193), 제3컬럼어드레스캠(194) 및 제4컬럼어드레스캠(195), IO정보를 저장하는 제1IO캠(196),제2IO캠(197) 및 제3IO캠(198)으로 이루어진다.On the other hand, the cam group 190 is required to access the surplus cells when an error occurs in one main cell, as described with reference to FIG. The cam group 190 includes a flag CAM 191 indicating whether the corresponding cell has been repaired, a first column address cam 192 storing an address, a second column address cam 193, and a third column address. A cam 194 and a fourth column address cam 195, a first IO cam 196 for storing IO information, a second IO cam 197, and a third IO cam 198.

도 5를 참조하여 본 발명에 따른 잉여블록을 설명하면 다음과 같다.Referring to Figure 5, the redundant block according to the present invention will be described.

각 섹터의 캠그룹(190)은 전술한 바와 같이 플래그캠(191), 제1컬럼어드레스캠 내지는 제4어드레스캠(192 내지는 195) 및 제1IO캠 내지는 제3IO캠(196 내지는 198)으로 각각 구성된다.As described above, the cam group 190 of each sector includes a flag cam 191, a first column address cam or a fourth address cam 192 to 195, and a first IO cam or third IO cam 196 to 198, respectively. do.

전술한 각 플래그캠(190)은 제1섹터셀렉터(201)와 접속되며, 제1섹터셀렉터(201)의 출력단은 플래그캠센스앰프(211)와 접속되고, 플래그캠센스앰프(211)의 출력단은 캠디코더(230)와 접속될 뿐만 아니라 각 제1컬럼어드레스캠 내지 제4컬럼어드레스캠(192 내지는 195)은 제2섹터셀렉터 내지는 제5섹터셀렉터(202 내지는 205)와 각각 접속되며, 제2섹터셀렉터 내지는 제5섹터셀렉터(202 내지는 205)의 각 출력단은 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프(212 내지는 215)와 접속되고, 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프(212 내진ㄴ 215)의 출력단은 캠디코더(230)와 각각 접속된다. 또한 각 섹터에 있는 캠그룹(190)의 제1IO캠 내지 제3IO캠(196 내지는 198)은 제6섹터셀렉터 내지 제8섹터셀렉터(206 내지는 208)와 각각 접속되며, 제6섹터셀렉터 내지 제8섹터셀렉터(206 내지는 208)의 출력단은 제1IO캠센스앰프 내지 제3IO캠센스앰프(216 내지는 218)와 각각 접속되고, 제1IO캠센스앰프 내지 제3IO캠센스앰프(216 내지는 218)의 출력단은 캠디코더(230)와 각각 접속된다.Each of the aforementioned flag cams 190 is connected to the first sector selector 201, and an output terminal of the first sector selector 201 is connected to a flag cam sense amplifier 211 and an output terminal of the flag cam sense amplifier 211. Is connected to the cam decoder 230, and each of the first column address cams to the fourth column address cams 192 to 195 is connected to the second sector selector to the fifth sector selector 202 to 205, respectively. Each output terminal of the sector selector to the fifth sector selector 202 to 205 is connected to the first address camsense amplifier to the fourth address camsense amplifier 212 to 215, and the first address camsense amplifier to the fourth address camsense. The output terminals of the amplifiers 212 and 215 are connected to the cam decoders 230, respectively. Further, the first IO cams to the third IO cams 196 to 198 of the cam group 190 in each sector are connected to the sixth to eighth selectors 206 to 208, respectively, and the sixth to eighth selectors to eighth. The output terminals of the sector selectors 206 to 208 are connected to the first IO cam sense amplifiers to the third IO cam sense amplifiers 216 to 218, respectively, and the output terminals of the first IO cam sense amplifiers to the third IO cam sense amplifiers 216 to 218 are respectively It is connected to the cam decoder 230, respectively.

이때 제1섹터셀렉터 내지 제8섹터셀렉터(201 내지는 208)에는 해당 섹터의캠을 선택할 수 있도록 섹터어드레스가 각각 입력된다.In this case, sector addresses are respectively input to the first sector selector to the eighth sector selector 201 to 208 so as to select a cam of the corresponding sector.

한편 플래그캠센스앰프(211), 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프(212 내지는 215), 제1IO캠센스앰프 내지 제3IO캠센스앰프로(216 내지는 218) 하여금 해당 캠을 센싱하여 래치할 수 있도록 하는 래치신호(LATCH)가 플래그캠센스앰프(211), 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프(212 내지는 215), 제1IO캠센스앰프 내지 제3IO캠센스앰프(216 내지는 218)로 각각 입력된다. 래치신호는 전술한 섹터 어드레스가 변화할 때마다 섹터ATD(220)에서 발생된다.Meanwhile, the flag cam sense amplifier 211, the first address cam sense amplifier to the fourth address cam sense amplifiers 212 to 215, and the first IO cam sense amplifier to the third IO cam sense amplifiers 216 to 218 sense the corresponding cam. The latch signal LATCH to enable latching is performed by the flag cam sense amplifier 211, the first address cam sense amplifier to the fourth address cam sense amplifier 212 to 215, and the first IO cam sense amplifier to the third IO cam sense amplifier. (216 to 218), respectively. The latch signal is generated in the sector ADT 220 whenever the aforementioned sector address changes.

이하에서는 본 발명에 따른 잉여블록을 상세하게 설명하도록 한다.Hereinafter, a redundant block according to the present invention will be described in detail.

먼저 개략적인 전체동작을 설명하겠다.First of all, the overall operation will be explained.

YSEL이 입력되면 메인Y셀렉터는 메인셀어레이(140)에서 YSEL이 지정하는 컬럼을 선택하게 되고, 그와 동시에 잉여Y셀렉터(160)는 잉여셀어레이(150)에서 YSEL이 지정하는 컬럼을 선택하게 된다.When YSEL is input, the main Y selector selects the column designated by YSEL in the main cell array 140, and at the same time, the surplus Y selector 160 selects the column designated by YSEL in the surplus cell array 150. do.

해당 셀이 리페어 되었는지를 나타내는 플래그캠(191)을 센싱한 결과 플래그캠이 프로그램되어 있다면 해당 셀이 리페어 되어 있는 것이므로 잉여블록(180)은 하이신호인 CBUSEN을 출력멀티플렉서(100)로 출력한다. 출력멀티플렉서(100)는 신호 CBUSEN이 하이신호이면 해당 셀이 리페어 되어 있는 것으로 간주하여 잉여센스앰프(170)의 출력 RSAOUT을 출력한다.If a flag cam is programmed as a result of sensing the flag cam 191 indicating whether the corresponding cell has been repaired, the corresponding cell is repaired, and thus the surplus block 180 outputs the high signal CBUSEN to the output multiplexer 100. If the signal CBUSEN is a high signal, the output multiplexer 100 considers the corresponding cell to be repaired and outputs the output RSAOUT of the surplus sense amplifier 170.

하지만 플래그캠(191)을 센싱한 결과 플래그캠이 프로그램되어 있지 않다면 해당 셀리 리페어 되지 않은 것이므로 잉여블록(180)은 로우신호인 CBUSEN을 출력멀티플렉서(100)로 출력한다. 출력멀티플렉서(100)는 신호 CBUSEN이 로우신호이면 해당 셀이 리페어되어 있지 않은 것으로 간주하여 메인센스앰프(110)의 출력 SAOUT를 출력한다.However, if the flag cam is detected as a result of sensing the flag cam 191, the cel is not repaired, and the surplus block 180 outputs the low signal CBUSEN to the output multiplexer 100. If the signal CBUSEN is a low signal, the output multiplexer 100 considers that the corresponding cell is not repaired and outputs the output SAOUT of the main sense amplifier 110.

본 발명에 따른 플래시 메모리의 리페어 구조에 의하면, 메인셀을 선택하는 신호에 의하여 잉여셀을 동시에 선택함으로써 속도를 향상시키고, 모든 섹터의 캠그룹에 대하여 잉여센스앰프를 공유함으로써 면적을 줄일 수 있다According to the repair structure of the flash memory according to the present invention, the speed can be improved by simultaneously selecting the surplus cells by the signal for selecting the main cell, and the area can be reduced by sharing the surplus sense amplifiers for the cam groups of all sectors.

Claims (7)

Y디코더에서 출력되는 어드레스를 입력받아 메인셀을 선택하는 메인Y셀렉터,Main Y selector which selects main cell by receiving address output from Y decoder, 상기 메인Y셀렉터에 의해 선택된 상기 메인셀을 센싱하는 메인센스앰프,A main sense amplifier for sensing the main cell selected by the main Y selector, 상기 어드레스를 입력받아 잉여셀을 선택하는 잉여Y셀렉터,A surplus Y selector for receiving the address and selecting a surplus cell; 상기 잉여Y셀렉터에 의해 선택된 상기 잉여셀을 센싱하는 잉여센스앰프,A surplus sense amplifier for sensing the surplus cell selected by the surplus Y selector, 리페어정보에 따른 신호를 출력하는 잉여블록,Redundant block for outputting a signal according to the repair information, 상기 잉여블록에서 출력되는 신호에 따라서 상기 메인센스앰프와 상기 잉여센스앰프의 출력신호를 선택하여 최종 출력하는 출력멀티플렉서를 포함하여 이루어지는 것을 특징으로 하는 플래시 메모리의 리페어 구조.And an output multiplexer for selecting and outputting the output signal of the main sense amplifier and the surplus sense amplifier in accordance with the signal output from the surplus block. 제 1항에 있어서,The method of claim 1, 상기 잉여블록은, 각 섹터의 캠그룹을 센싱하는 것을 특징으로 하는 플래시 메모리의 리페어 구조.The redundant block is a repair structure of a flash memory, characterized in that for sensing the cam group of each sector. 제 1항에 있어서,The method of claim 1, 상기 캠그룹은, 해당 셀이 리페어 되었는지를 나타내는 플래그캠(flag CAM), 어드레스를 저장하는 제1컬럼어드레스캠, 제2컬럼어드레스캠 및 제3컬럼어드레스캠, 제4컬럼어드레스캠, IO정보를 저장하는 제1IO캠, 제2IO캠 및 제3IO캠으로 이루어지는 것을 특징으로 하는 플래시 메모리의 리페어 구조.The cam group includes a flag cam indicating whether the corresponding cell is repaired, a first column address cam, a second column address cam, a third column address cam, a fourth column address cam, and IO information for storing an address. A repair structure of a flash memory comprising a first IO cam, a second IO cam, and a third IO cam to be stored. 제 1항에 있어서,The method of claim 1, 상기 잉여블록은, 상기 각 섹터 캠그룹의 플래그캠과 각각 제1섹터셀렉터와,The surplus block includes a flag cam of each sector cam group, a first sector selector, respectively; 상기 제1섹터셀렉터의 출력단과 접속되는 플래그캠센스앰프와,A flag cam sense amplifier connected to an output terminal of the first sector selector; 상기 플래그캠센스앰프의 출력단과 접속되며 출력단이 상기 출력멀티플렉서와 접속되는 캠디코더와,A cam decoder connected to an output terminal of the flag cam sense amplifier and an output terminal connected to the output multiplexer; 상기 각 섹터 캠그룹의 제1컬럼어드레스캠 내지 제4컬럼어드레스캠과 각각 접속되는 제2섹터셀렉터 내지는 제5섹터셀렉터와,A second sector selector or a fifth sector selector connected to each of the first column address cam and the fourth column address cam of each sector cam group; 상기 제2섹터셀렉터 내지는 제5섹터셀렉터의 각 출력단과 접속되며 출력단이 상기 캠디코더와 각각 접속되는 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프와,A first address camsense amplifier to a fourth address camsense amplifier connected to each output terminal of the second sector selector or the fifth sector selector, the output terminals of which are respectively connected to the cam decoder; 상기 각 섹터 캠그룹의 제1IO캠 내지 제3IO캠과 각각 접속되는 제6섹터셀렉터 내지 제8섹터셀렉터와,A sixth sector selector to an eighth sector selector connected to each of the first IO cam to the third IO cam of each sector cam group; 상기 제6섹터셀렉터 내지 제8섹터셀렉터의 출력단과 각각 접속되며 출력단이 상기 캠디코더와 각각 접속되는 제1IO캠센스앰프 내지 제3IO캠센스앰프를 포함하여 이루어지는 것을 특징으로 하는 플래시 메모리의 리페어 구조.And a first IO cam sense amplifier to a third IO cam sense amplifier connected to the output terminals of the sixth to eighth sector selectors, respectively, and the output terminals of which are respectively connected to the cam decoders. 제 1항에 있어서,The method of claim 1, 상기 제1섹터셀렉터 내지 제8섹터셀렉터에는 섹터어드레스가 입력되는 것을 특징으로 하는 플래시 메모리의 리페어 구조.And a sector address is input to the first sector selector to the eighth sector selector. 제 1항에 있어서,The method of claim 1, 상기 플래그캠센스앰프, 제1어드레스캠센스앰프 내지 제4어드레스캠센스앰프, 제1IO캠센스앰프 내지 제3IO캠센스앰프에는 하여금 데이터를 래치할 수 있도록 래치신호(LATCH)가 각각 입력되는 것을 특징으로 하는 플래시 메모리의 리페어 구조.A latch signal LATCH is input to the flag cam sense amplifier, the first address cam sense amplifier, the fourth address cam sense amplifier, and the first IO cam sense amplifier to the third IO cam sense amplifier so as to latch data. Repair structure of flash memory. 제 1항에 있어서,The method of claim 1, 상기 래치신호는 상기 섹터 어드레스가 변화할 때마다 섹터ATD에서 발생되는 것을 특징으로 하는 플래시 메모리의 리페어 구조.The latch signal is generated in a sector ADT whenever the sector address changes.
KR1019990063971A 1999-12-28 1999-12-28 A repair device of flash memory KR100624286B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063971A KR100624286B1 (en) 1999-12-28 1999-12-28 A repair device of flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063971A KR100624286B1 (en) 1999-12-28 1999-12-28 A repair device of flash memory

Publications (2)

Publication Number Publication Date
KR20010061475A true KR20010061475A (en) 2001-07-07
KR100624286B1 KR100624286B1 (en) 2006-09-13

Family

ID=19631290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063971A KR100624286B1 (en) 1999-12-28 1999-12-28 A repair device of flash memory

Country Status (1)

Country Link
KR (1) KR100624286B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687396B1 (en) * 2001-06-29 2007-02-26 주식회사 하이닉스반도체 Flash memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687396B1 (en) * 2001-06-29 2007-02-26 주식회사 하이닉스반도체 Flash memory device

Also Published As

Publication number Publication date
KR100624286B1 (en) 2006-09-13

Similar Documents

Publication Publication Date Title
US7385863B2 (en) Semiconductor memory device
US6144593A (en) Circuit and method for a multiplexed redundancy scheme in a memory device
US20020001896A1 (en) Column redundancy circuit
ATE373307T1 (en) SIMULTANEOUS MULTI-BANK FOR FLASH MEMORY
JP2008536250A (en) Y-mux division method
US5793683A (en) Wordline and bitline redundancy with no performance penalty
US5029330A (en) Semiconductor memory device
JPH0955095A (en) Integrated semiconductor memory device
US6876557B2 (en) Unified SRAM cache system for an embedded DRAM system having a micro-cell architecture
CN112634960A (en) Memory and addressing method thereof
US6584022B2 (en) Semiconductor memory device with simultaneous data line selection and shift redundancy selection
EP0953912B1 (en) Semiconductor memory device with redundancy
US7073102B2 (en) Reconfiguration device for faulty memory
US6407961B1 (en) Dual access memory array
US6330198B1 (en) Semiconductor storage device
US6331963B1 (en) Semiconductor memory device and layout method thereof
US6937537B2 (en) Semiconductor memory with address decoding unit, and address loading method
KR100624286B1 (en) A repair device of flash memory
CN210606641U (en) Memory device
JP5363060B2 (en) Memory module and memory auxiliary module
US5875147A (en) Address alignment system for semiconductor memory device
US6188632B1 (en) Dual access memory array
KR100520643B1 (en) Flash memory device
KR100351991B1 (en) Data writing circuit for semiconductor memory
JPH0721799A (en) Semiconductor storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee