KR20010058241A - Crosspoint Element for ATM Switching Apparatus - Google Patents
Crosspoint Element for ATM Switching Apparatus Download PDFInfo
- Publication number
- KR20010058241A KR20010058241A KR1019990062457A KR19990062457A KR20010058241A KR 20010058241 A KR20010058241 A KR 20010058241A KR 1019990062457 A KR1019990062457 A KR 1019990062457A KR 19990062457 A KR19990062457 A KR 19990062457A KR 20010058241 A KR20010058241 A KR 20010058241A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- input
- routing
- switch element
- address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/255—Control mechanisms for ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 사설망에서의 ATM(Asynchronous Transfer Mode)-LAN 스위칭 시스템, 공중망에서의 ATM 지역 교환(Local Exchange), ATM 접근 노드(Access Node) 및 ATM 클로스 접속(Cross Connector) 등의 기능을 수행하는 시스템 구성에 활용될 뿐만이 아니라 ATM 스위칭 기능이 요구되는 시스템에는 모두 적용될 수 있도록 하는 ATM 스위치를 위한 크로스포인트 엘리먼트 구조에 관한 것이다.The present invention provides a system for performing functions such as an Asynchronous Transfer Mode (ATM) -LAN switching system in a private network, an ATM local exchange in an public network, an ATM access node, and an ATM cross connector. The present invention relates to a crosspoint element structure for an ATM switch that is not only used for configuration but also applicable to a system requiring an ATM switching function.
일반적으로, B-ISDN 통신망 환경에서의 서비스는 실시간 서비스 및 비실시간 서비스 속성을 갖는 데이터들이 공존하므로 이를 제공하기 위해서는 고정길이 패킷의 ATM 스위칭 기능이 필수적이다.In general, since a service in a B-ISDN network environment coexists with data having real-time service and non-real-time service attributes, an ATM switching function of a fixed length packet is essential to provide this.
기본적으로 스위칭기능은 n개의 입력에서 m개의 출력으로의 교환경로를 제공하여 임의의 입출력 포트간에 데이터의 손실없이 전달해주는 것이다.Basically, the switching function provides a switching path from n inputs to m outputs so that data can be transferred between arbitrary input / output ports without any loss of data.
이를 위한 가장 간단한 구조가 크로스 포인트 구조이다. 스위칭 용량의 확장시에 공유 메모리 및 공유 버스 구조는 새롭게 구현을 하거나 아니면 별도의 제어 장치를 요구하는 반면 크로스포인트 구조는 특별한 기능부가 없이 가능한 장점을 갖고 있다.The simplest structure for this is the cross point structure. When expanding switching capacity, shared memory and shared bus structures require new implementations or separate control devices, while crosspoint structures have the advantage of being without special functionality.
첨부한 도 1a의 구성은 일반적인 스위치 구조를 도시한 것으로 특히, 전달된 물리 매체로부터 ATM 셀을 추출하여 그 연결 정보에 대한 식별자를 이용하여 그 셀을 구분하며 스위치 패브릭에서 교환이 가능하도록 인터페이스를 제공하는 LIC(Line Interface Card)와 그 들 상호간에 전달을 원하는 출력 LIC로 물리적인 전달 경로를 제공하여 교환 서비스를 제공하는 스위치 패브릭(SF: Switch Fabric)으로 구성된다.1A shows a general switch structure, in particular, extracts an ATM cell from a transmitted physical medium, classifies the cell using an identifier for the connection information, and provides an interface for switching in the switch fabric. It consists of a switch fabric (SF) that provides exchange services by providing a physical delivery path to a line interface card (LIC) and an output LIC that is desired to be delivered between them.
그리고, LIC에 연결되는 채널에 대한 호제어 및 연결 관리를 하는 호처리부(CP: Call Processor), ATM망의 유지보수 및 스위칭 시스템 유지보수 등을 관리하는 OAM(Operation and Administration) 및 SMP(System Management Processor) 처리부로 이루어진다.In addition, a call processor (CP) for call control and connection management for channels connected to the LIC, OAM (Operation and Administration) and SMP (System Management) for managing ATM network maintenance and switching system maintenance, etc. Processor).
상술한 일반적인 스위칭 구조의 한계성을 극복하기 위해 현재 ATM 스위치 구조에 대한 많은 연구가 진행되어 왔고 제안되어온 스위치 구조 중 일 부분은 상용화되어 판매가 이루어지고 있다.In order to overcome the limitations of the general switching structure described above, many studies on the ATM switch structure have been conducted and some of the proposed switch structures have been commercialized and sold.
그러나 이들 대부분은 공유 메모리 방식 구조, 고속 버스를 이용한 공유 매체 방식, 크로스포인트 스위치 구조를 가지는 완전 결합형 구조 등으로 구현이 되어 왔다.However, most of them have been implemented in a shared memory scheme, a shared media scheme using a high-speed bus, and a fully coupled architecture having a crosspoint switch scheme.
특히, 멀티캐스팅 서비스시 셀을 복제하는 기능을 위해 별도의 기능 혹은 식별자를 두어야 하며, 대형 스위치를 구현 시에 발생하는 어느 교환 경로에 발생하는 폭주에 대한 제어가 어렵다는 문제점이 발생되었다. 또한 임의의 m개의 셀 복제를 위해서 입력 시 미리 복제를 하든지 아니면 출력 시 m개의 셀을 복제하기 위해서 m개의 타임 슬롯을 낭비해야 한다는 자원의 낭비도 문제점으로 제시되었다.In particular, it is necessary to provide a separate function or identifier for a function of replicating a cell in a multicasting service, and it is difficult to control congestion occurring in any switching path generated when a large switch is implemented. In addition, the problem of the waste of resources such that the duplicated at the input or duplicated m time slots to be duplicated at the output for any m cell duplication is proposed as a problem.
그러한 문제점을 해소하기 위하여 제시된 기술이 첨부한 도 1b 에 도시되어 있는 크로스 포인트 스위치 엘리먼트의 구성을 이용한 크로스 포인트 스위치 방식이다.In order to solve such a problem, the proposed technique is a cross point switch method using the configuration of the cross point switch element shown in FIG. 1B.
상술한 크로스 포인트 스위치 방식을 적용한 종래 구조의 경우, 첨부한 도 2에 도시되어 있는 바와 같이 구성되는데, 'Vitesse'사와 'TriQuent'사의 경우 고속의 크로스 포인트 스위치를 출시하고 있으나 개별적인 ATM 셀 단위의 스위칭을 위해서는 외부에 별도의 제어 블록이 있어서 모든 입력포트로부터의 모든 라우팅 출력 주소를 받아서 일일이 스위칭 엘리먼트의 On/OFF를 제어를 해야만 구동이 가능하다. 그래서 고속화를 하는 데 장애가 있다.In the conventional structure using the above-described cross-point switch method, it is configured as shown in FIG. 2, but 'Vitesse' and 'TriQuent' introduce high-speed cross-point switches, but switch in individual ATM cell units. For this purpose, there is a separate control block on the outside to receive all routing output addresses from all input ports and operate only when the switching element is controlled on / off. Therefore, there is an obstacle in speeding up.
그리고, 구현에 있어서도 내부 트라이 스테이트를 갖는 온/오프(On/Off) 제어 소자를 사용하지 못하고 먹스(MUX)를 사용해서 다단 다중화 부분을 통하게 설계되어 있다.In addition, even in the implementation, the on / off control element having an internal tri-state is not used, and the MUX is used to design the multi-stage multiplexing portion.
그로 인하여 칩 내부의 패스의 지연 축소와 팬아웃 문제를 해소하는 장점은 있으나 실제 레이아웃시에 패스의 숫자가 너무 증가하여 게이트 영역보다 금속 채널을 위한 영역이 너무 많이 차지하는 단점이 있다.As a result, there is an advantage of eliminating the delay reduction and the fanout problem of the chip, but the number of passes increases too much in the actual layout, so that the area for the metal channel is occupied more than the gate area.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 크로스 포인트 네트워크 스위치를 구성하는데 있어서 기존의 외부의 라우팅 제어부에 의한 교환기능 대신 자기 라우팅(Self-routing)기능을 갖는 스위치 구현을 위한 ATM 스위치를 위한 크로스포인트 엘리먼트 구조를 제공하는 데 있다.An object of the present invention for solving the above problems is to configure a cross-point network switch for an ATM switch for a switch implementation having a self-routing function instead of the switching function by the existing external routing control unit To provide a crosspoint element structure.
또한, 본 발명은 셀 복제를 위해 별도의 기능이 필요 없으면서도 셀을 복제시 별도의 타임 슬롯을 낭비하지 않도록 하는 즉, 해당 출력 포트가 폭주 상황일지라도 내부에 m개의 셀을 저장하지 않고 단 하나의 셀을 유지하도록 하는 ATM 스위치를 위한 크로스포인트 엘리먼트 구조를 제공하는 데 있다.In addition, the present invention avoids wasting a separate time slot when duplicating cells without requiring a separate function for cell duplication, that is, even if the corresponding output port is congested, without storing m cells therein. It is to provide a crosspoint element structure for an ATM switch to maintain a cell.
도 1a는 일반적인 스위치 구조에 대한 예시도,Figure 1a is an illustration of a general switch structure,
도 1b는 크로스 포인트 스위치 구조 개념 예시도1B is a conceptual diagram illustrating a cross point switch structure
도 2는 크로스 포인트 스위치 구조2 is a cross point switch structure
도 3은 ATM 스위치를 위한 크로스포인트 엘리먼트 구성3 is a crosspoint element configuration for an ATM switch
도 4는 크로스 포인트 엘리먼트의 타이밍다이아 그램4 is a timing diagram of a cross point element.
상기 목적을 달성하기 위한 본 발명의 특징은, 외부의 출력주소 할당부로부터 입력되는 출력 포트 그룹핑 주소 정보를 나타내는 출력그룹 주소 입력(AGN(15:0))과; 내부 하드마크로 구성시에 직접적인 버스로 연결되어지며 상기출력그룹 주소 입력(AGN(15:0))과 동일하며 스위치 엘레멘트를 통해 다음 스위치 엘레멘트로 전달되는 출력그룹 주소 출력(AI(15:0))과; 같은 열 내의 바로 위 스위치 엘레멘트의 경로설정 상태를 나타내는 경로 설정 상태 입력(Status in: Sin)과; 상기 경로 설정 상태 입력(Sin)에 대응하는 신호로서 상기 경로 설정 상태 입력신호(Sin)와 자신의 경로 설정 상태를 바탕으로 바로 아래 같은 열내의 스위치 엘레멘트로 송출되는 경로 설정 상태를 알려주는 경로 설정 상태 출력(Status out: Sout)과; 입력 셀의 원하는 출력포트의 라우팅 테그 상태를 나타내는 플래그(Flag)로서 첫 번째 열의 스위치 엘레멘트들은 ATM 셀로부터 출력 라우팅 태그를 관리하는 블럭으로부터로 입력을 받으며 그 다음 스위치 엘레멘트들은 바로 좌측 스위치 엘레멘트로부터 입력을 받는 입력셀 주소 입력(RGN(15:0))과; 스위치 엘레멘트의 경로 설정 상태를 바로 우측 스위치 엘레멘트에 전달하는 신호로서 자신의 경로 설정 상태에 따라 출력 주소 값을 변화 시켜 우측으로 전달하는 수정 주소 출력(MGN(15:0)); 및 정방형 격자 구조를 갖는 스위칭 블록 내의 모든 스위치 엘레멘트의 경로설정 동작이 완료된 다음 최종적으로 마지막 상태를 나타내도록 타이밍 정보를 송출하는 연결지시자(GIN)를 포함하여:Features of the present invention for achieving the above object is an output group address input (AGN (15: 0)) indicating the output port grouping address information input from an external output address assignment unit; Output group address output (AI (15: 0)), which is connected to the direct bus when configured with an internal hard mark, is the same as the output group address input (AGN (15: 0)), and is passed to the next switch element through a switch element. and; A routing status input indicating a routing status of the immediately above switch element in the same row (Status in: Sin); A path setting state indicating a path setting state transmitted as a switch element within the same column based on the path setting state input signal Sin and its own path setting state as a signal corresponding to the path setting state input Sin. An output (Status out: Sout); A flag indicating the routing tag status of the desired output port of the input cell. The first row of switch elements receives input from the ATM cell from the block that manages the output routing tag, and the next switch elements receive input directly from the left switch element. Receiving input cell address (RGN (15: 0)); A correction address output (MGN (15: 0)) which transmits the routing state of the switch element to the right switch element and changes the output address value according to its routing state to the right; And a connection indicator (GIN) that sends timing information to indicate the last state after the routing operation of all switch elements in the switching block having the square lattice structure is completed:
멀티 캐스팅 기능을 제공하기 위한 셀의 복사 기능의 수용 및 셀의 복사 기능과 라우팅 기능을 하나의 네트워크에서 동시에 처리함으로서 스위칭 장치를 구성하는데 소요되는 네트워크의 종류를 축소시킴과 아울어 기존의 스위칭 장치와 같이 복사 네크워크와 라우팅 네트워크 사이에 요구되는 제어가 복잡하고 대용량인 테이블의 구성을 배제시키고;Accepting the copy function of the cell to provide the multicasting function and simultaneously processing the cell copy function and the routing function in a single network reduces the type of network required to configure the switching device. Likewise, the control required between the copy network and the routing network excludes the construction of complex and large tables;
스위치의 라인 인터페이스 카드에서 셀을 인식하고 UPC(Usage Parameter Control)등의 일련의 절차를 수행하여 약속된 트래픽에 한하여 연결 식별자를 해석한후 셀 헤더에 라우팅 태그에 원하는 출력포트 비트 주소를 부가하며;Recognizes the cell in the line interface card of the switch, performs a series of procedures such as usage parameter control (UPC), interprets the connection identifier for the promised traffic, and adds the desired output port bit address to the routing tag in the cell header;
라인 카드에서 보내온 셀에서 셀의 앞에 부가된 서비스 라우팅 정보에 따라서 입력되는 연결 정보 RGN(15:0)와 이미 할당된 주소 정보 AGN(15:0)를 비교해서 일치하면, 상위의 상태 정보 SIN를 받아서 상위 요소의 일치 상태가 아니면 (SIN=0) STATUS=1로 유지를 하며, GIN의 펄스가 입력됨과 동시에 입력 데이타 DI(7:0)를 출력 QO(7:0)로 연결되고; RGN(15:0)에서 일치된 비트 주소를 0으로 수정 후 MGN(15:0)으로 출력하며 매칭 결과 SOUT=1을 내보내되; 만일 RGN(15:0)와 AGN(15:0)의 비트 주소가 일치하나, 상위의 상태 정보 SIN=1 이면 상위에서 이미 매칭된 결과이므로 SSTATUS=0를 유지하며 SOUT=1로 내보내고 MGN(15:0) = RGN(15:0)로 출력하는 데 있다.In the cell sent from the line card, if the connection information RGN (15: 0) inputted according to the service routing information added to the front of the cell is compared with the already assigned address information AGN (15: 0), the upper state information SIN is matched. If the upper element is not matched, and maintains (SIN = 0) STATUS = 1, and the input data DI (7: 0) is connected to the output QO (7: 0) at the same time as the pulse of GIN is inputted; RGN (15: 0) modifies the matched bit address to 0 and outputs to MGN (15: 0), and exports the matching result SOUT = 1; If the bit addresses of RGN (15: 0) and AGN (15: 0) match, but the upper status information SIN = 1, the result is already matched at the upper level, so SSTATUS = 0 is maintained and exported as SOUT = 1 and MGN (15 : 0) = output to RGN (15: 0).
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 살펴보기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
본 발명의 실시 예에서는 첨부한 도면중 도 1b 에 도시되어 있는 바와 같은 16×16 개의 스위치 엘리먼트(RCEU: Routing Crosspoint Switching Element)로 구성되는 라우팅 크로스바 스위치 블록(RCSU: Routing Crosspoint Switching Unit)이다.In an embodiment of the present invention, a routing crossbar switching block (RCSU) is composed of 16 × 16 switching elements (RCEUs) as shown in FIG. 1B of the accompanying drawings.
이는 약 74 게이트로 구성되는 라우팅 크로스바 스위치 블록(RCEU)을 256개 포함하며, 직렬연결의 확장이 가능하도록 하기 위하여 TRI BUF(NIT)를 포함하므로19,367.4 게이트로 구성이 된다.It includes 256 Routing Crossbar Switch Blocks (RCEUs) consisting of approximately 74 gates, and TRI BUF (NIT) to enable expansion of series connections, so it consists of 19,367.4 gates.
도 3은 본 발명에 따른 ATM 스위치를 위한 크로스포인트 엘리먼트 구조로서, 2×2 스위치 엘레멘트에 대한 구성을 도시한 것으로 이를 확장하여 16×16 혹은 32×32형태의 정방형 크로스포인트 엘리먼트 구조를 형성하는 것이다.3 is a crosspoint element structure for an ATM switch according to the present invention, which shows a configuration for a 2 × 2 switch element and expands it to form a square crosspoint element structure of 16 × 16 or 32 × 32 type. .
첨부한 도 3의 구성을 살펴보면, 참조번호 AGN(15:0)로 표시되는 부분은 출력그룹 주소의 입력단자로써, 외부의 출력주소 할당부로부터 입력되는 출력 포트 그룹핑 주소 정보를 나타내며, 스위칭 시스템에서 요구되는 동작 속도에 따라 다수의 비트 군으로 구성되어 병렬처리를 할 수 있다.Referring to the configuration of FIG. 3, a portion denoted by reference number AGN (15: 0) is an input terminal of an output group address, and indicates output port grouping address information input from an external output address allocator. Depending on the required operating speed, it can be composed of multiple bit groups for parallel processing.
또한, 참조번호 AI(15:0)는 출력그룹 주소의 출력단을 나타내는데, 스위치 엘레멘트를 통해 다음 스위치 엘레멘트로 전달되는 정보로서 내용은 출력그룹 주소의 입력단자 AGN(15:0)과 동일하며, 내부 하드마크로 구성시에 직접적인 버스로 연결된다.In addition, the reference number AI (15: 0) indicates the output terminal of the output group address, the information is passed to the next switch element through the switch element, the content is the same as the input terminal AGN (15: 0) of the output group address, the internal When configured as a hardmark, it is connected by a direct bus.
또한, 참조번호 Sin(Status in)은 경로 설정 상태 입력신호로서 같은 열 내의 바로 위 스위치 엘레멘트의 경로설정 상태를 나타내는데, 신호의 논리상태가 1이면 경로가 이미 상위의 스위치 엘리먼트에서 설정된 상태를 나타낸다.In addition, reference numeral Sin (Status in) indicates the routing state of the immediately above switch element in the same row as the routing state input signal. When the logic state of the signal is 1, the path is already set in the upper switch element.
상기 경로 설정 상태 입력신호 Sin에 대응하는 신호가 경로 설정 상태 출력(Sout: Status out)신호로서 상기 경로 설정 상태 입력신호 Sin과 자신의 경로 설정 상태를 바탕으로 바로 아래 같은 열내의 스위치 엘레멘트로 송출되는 경로 설정상태신호이며, 신호의 논리상태가 0이면 아직까지는 상단의 스위치 엘레멘트에서 경로 설정이 없었음을 의미한다.A signal corresponding to the path setting state input signal Sin is sent as a switch setting element in the same column as the bottom row based on the path setting state input signal Sin and its own path setting state as a path setting state output signal (Sout: Status out) signal. If the logical state of the signal is 0, it means that there is no path setting in the upper switch element.
또한, 참조번호 RGN(15:0)로 표시되는 입력셀 주소 입력은 입력 셀의 원하는 출력포트의 라우팅 테그 상태를 나타내는 Flag로서 첫 번째 열의 스위치 엘레멘트들은 ATM 셀로부터 출력 라우팅 태그를 관리하는 블럭으로부터로 입력을 받으며 그 다음 스위치 엘레멘트들은 바로 좌측 스위치 엘레멘트로부터 입력을 받는다. 각 스위치 엘레멘트는 이 주소를 조사하여 해당 출력포트가1이면 경로 설정을 시도 하게 되고 만약 0이면 아무런 동작을 하지 않고 그 값을 자신의 우측 스위치 엘레멘트로 전달한다. 만약 경로설정이 이루어 졌다면 스위치 엘레멘트는 이 비트 주소값을 0으로 변환시켜 더 이상 같은 행 내의 스위치 엘레멘트에서 경로설정이 없도록 한다.In addition, the input cell address indicated by the reference number RGN (15: 0) is a flag indicating the routing tag state of the desired output port of the input cell. The first row of switch elements are transferred from the ATM cell to the block managing the output routing tag. It receives an input and then the switch elements receive input directly from the left switch element. Each switch element examines this address and attempts to set the path if the corresponding output port is 1 and if it is 0, it does nothing and transfers the value to its right switch element. If routing is done, the switch element converts this bit address value to zero so that there is no longer routing on the switch element in the same row.
또한, 참조번호 MGN(15:0)는 수정 주소 출력으로 스위치 엘레멘트의 경로 설정 상태를 바로 우측 스위치 엘레멘트에 전달하는 신호, 자신의 경로 설정 상태에 따라 출력 주소 값을 변화 시켜 우측으로 전달 한다. 만약 경로설정이 이루어 졌다면 스위치 엘레멘트는 이 비트 주소값을 0으로 변환시켜 더 이상 같은 행 내의 스위치 엘레멘트에서 경로설정이 없도록 한다.In addition, the reference number MGN (15: 0) is a signal that transmits the path setting state of the switch element to the right switch element as a modified address output, and changes the output address value according to its path setting state and transmits it to the right side. If routing is done, the switch element converts this bit address value to zero so that there is no longer routing on the switch element in the same row.
또한, 참조번호 GIN는 연결지시자는 16×16 스위칭 블록 내의 모든 스위치 엘레멘트의 경로설정 동작이 완료된 다음 최종적으로 마지막 상태를 나타내도록 타이밍 정보를 보내는 신호로서 이 신호를 이용하여 셀의 전달 경로를 최종적으로 제공한다.In addition, the reference number GIN is a signal that transmits timing information to indicate the last state after the routing operation of all switch elements in the 16 × 16 switching block is completed. to provide.
상술한 바와 같이 구성되는 본 발명에 따른 ATM 스위치를 위한 크로스포인트 엘리먼트 구조의 바람직한 동작예를 첨부한 도 4를 참조하여 살펴보면, 입력되는연결 정보 RGN(15:0)와 이미 할당된 주소 정보 AGN(15:0)를 비교해서 일치하면, 상위의 상태 정보 SIN를 받아서 상위 요소의 일치 상태가 아니면 (SIN=0) STATUS=1로 유지를 하며, GIN의 펄스가 입력됨과 동시에 입력 데이타 DI(7:0)를 출력 QO(7:0)로 연결 되도록 한다.Referring to FIG. 4 attached to a preferred example of the crosspoint element structure for the ATM switch according to the present invention configured as described above, the input connection information RGN (15: 0) and the already assigned address information AGN ( If 15: 0) is compared and matched, the upper status information SIN is received, and if it is not the upper status of the upper element, (SIN = 0) and STATUS = 1, the pulse of GIN is input and the input data DI (7: 0) to the output QO (7: 0).
그리고 RGN(15:0)에서 일치된 비트 주소를 0으로 수정 후 MGN(15:0)으로 출력하며 매칭 결과 SOUT=1을 내보낸다. 만일 RGN(15:0)와 AGN(15:0)의 비트 주소가 일치하나, 상위의 상태 정보 SIN=1 이면 상위에서 이미 매칭된 결과이므로 SSTATUS=0를 유지하며 SOUT=1로 내보내고 MGN(15:0) = RGN(15:0)로 출력한다.After modifying the matched bit address in RGN (15: 0) to 0, it outputs to MGN (15: 0) and sends out the matching result SOUT = 1. If the bit addresses of RGN (15: 0) and AGN (15: 0) match, but the upper status information SIN = 1, the result is already matched at the upper level, so SSTATUS = 0 is maintained and exported as SOUT = 1 and MGN (15 : 0) = output as RGN (15: 0)
위에서 설명한 입출력 관계를 정리한 것은 표 1과 같다.Table 1 summarizes the I / O relationship described above.
그리고, 상기 표 1의 입출력 신호의 진리표는 아래의 표 2와 같으며, xxxx는 dont care bit를 의미한다. 그리고 yyyy는 0 혹은 1을 가질 수 있으나 수정없이 투명하게 전달됨을 의미하고 AGN(15:0)는 반드시 16비트 중에서 한 비트만 1이 될 수 있다The truth table of the input / output signals of Table 1 is shown in Table 2 below, and xxxx means dont care bit. And yyyy can have 0 or 1 but it means that it is transmitted transparently without modification. AGN (15: 0) must be 1 bit among 16 bits.
RCEU는 위의 RCSU의 구조에 나타낸 바와 같이 하나의 래치(LD1Q)와 대부분의 combinational logic circuit로 구성되어 있고 바이패스 되는 8비트 버스가 수평, 수직으로 2개가 있으며, 16비트 버스가 수직으로 연결된다. 그러므로 이들 바이패스 되는 버스를 포함하는 RCEU를 설계를 하고 이를 규칙적으로 인접 배치하여 RCSU를 쉽게 구현이 가능 할 것이다.RCEU consists of one latch (LD1Q) and most combinational logic circuits as shown in the structure of RCSU above. There are two bypassed 8-bit buses horizontally and vertically, and 16-bit buses are connected vertically. . Therefore, RCEUs can be easily implemented by designing RCEUs containing these bypassed buses and regularly arranging them.
이상 설명한 바와 같이 본 발명에 따른 ATM 스위치를 위한 크로스포인트 엘리먼트 구조를 제공하면, 멀티 캐스팅 기능을 제공하기 위한 셀의 복사 기능의 수용 및 셀의 복사 기능과 라우팅 기능을 하나의 네트워크에서 동시에 처리함으로서 스위칭 장치를 구성하는데 소요되는 네트워크의 종류를 축소시킴과 아울어 기존의 스위칭 장치와 같이 Copy 네크워크와 라우팅 네트워크 사이에 요구 되는 제어가 복잡하고 대용량인 테이블의 구성을 배제시키는 특성을 가진다.As described above, when providing a crosspoint element structure for an ATM switch according to the present invention, switching by accepting the copy function of the cell to provide a multi-casting function and simultaneously processing the copy function and the routing function of the cell in one network In addition to reducing the type of network required to compose the device, the control required between the copy network and the routing network, like the existing switching device, has a characteristic of excluding a complex and large table configuration.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0062457A KR100371139B1 (en) | 1999-12-27 | 1999-12-27 | Crosspoint Element for ATM Switching Apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0062457A KR100371139B1 (en) | 1999-12-27 | 1999-12-27 | Crosspoint Element for ATM Switching Apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058241A true KR20010058241A (en) | 2001-07-05 |
| KR100371139B1 KR100371139B1 (en) | 2003-02-07 |
Family
ID=19630002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0062457A KR100371139B1 (en) | 1999-12-27 | 1999-12-27 | Crosspoint Element for ATM Switching Apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100371139B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447386B1 (en) * | 2001-09-21 | 2004-09-04 | 엘지전자 주식회사 | Apparatus and method for controlling cross-connection in a digital cross-connect system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69233333T2 (en) * | 1991-11-29 | 2005-02-17 | Nec Corp. | Optical ATM self-routing switching system with reduced cell header bit count |
| EP0602693B1 (en) * | 1992-12-18 | 2001-11-21 | Alcatel | ATM switching node and ATM switching element having routing logic means |
-
1999
- 1999-12-27 KR KR10-1999-0062457A patent/KR100371139B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447386B1 (en) * | 2001-09-21 | 2004-09-04 | 엘지전자 주식회사 | Apparatus and method for controlling cross-connection in a digital cross-connect system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100371139B1 (en) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0300061B1 (en) | Self-routing switching system | |
| EP0365864B1 (en) | Design of a high speed packet switching node | |
| EP0405990B1 (en) | Message routing | |
| JP2810205B2 (en) | Data cell stream combining method | |
| Shobatake et al. | A one-chip scalable 8* 8 ATM switch LSI employing shared buffer architecture | |
| JP3109591B2 (en) | ATM switch | |
| EP0256701B1 (en) | Crosspoint circuitry for data packet space division switches | |
| EP0709987A2 (en) | Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch | |
| JPH10313323A (en) | Packet-switching device and packet-switching system using the same | |
| EP0405208A2 (en) | Multistage network with distributed pipelined control | |
| CN1050963A (en) | The fault detect of PSE and width monitoring device | |
| US6570845B1 (en) | Switching system including a mask mechanism for altering the internal routing process | |
| KR100246627B1 (en) | A multichannel packet switch with traffic flow control and monitoring function | |
| US5051985A (en) | Contention resolution in a communications ring | |
| KR100371139B1 (en) | Crosspoint Element for ATM Switching Apparatus | |
| US20030133447A1 (en) | Data transmission system with multi-memory packet switch | |
| US5039986A (en) | High speed dynamic allocator for various length time slots | |
| JPH077520A (en) | Local area network and bridge element | |
| Bianchini et al. | The Tera project: A hybrid queueing ATM switch architecture for LAN | |
| Yamanaka et al. | Shared multibuffer ATM switches with hierarchical queueing and multicast functions | |
| EP0755139A2 (en) | ATM switch address generating circuit | |
| EP0369116B1 (en) | TDM switching matrix controller | |
| Agrawal et al. | A survey of communication processor systems | |
| EP0777360B1 (en) | Method of expanding the capacity of switching elements, and switching stage obtained by the method | |
| KR20010011135A (en) | Cell copy apparatus and interface apparatus of atm switching system by using it for transmitting point-to-multipoint |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |