KR20010053750A - Method for manufacturing metal pattern of semiconductor device - Google Patents

Method for manufacturing metal pattern of semiconductor device Download PDF

Info

Publication number
KR20010053750A
KR20010053750A KR1019990054245A KR19990054245A KR20010053750A KR 20010053750 A KR20010053750 A KR 20010053750A KR 1019990054245 A KR1019990054245 A KR 1019990054245A KR 19990054245 A KR19990054245 A KR 19990054245A KR 20010053750 A KR20010053750 A KR 20010053750A
Authority
KR
South Korea
Prior art keywords
pattern
metal
metal pattern
layer
thickness
Prior art date
Application number
KR1019990054245A
Other languages
Korean (ko)
Inventor
윤석훈
이재봉
김태룡
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990054245A priority Critical patent/KR20010053750A/en
Publication of KR20010053750A publication Critical patent/KR20010053750A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for forming a metal pattern of a semiconductor device is provided to obtain an excellent etch profile of the metal pattern with using existing facilities and without increasing etch selectivity of metal to photoresist. CONSTITUTION: The method includes forming in twice the metal pattern(251,253) to etch a metal layer thicker than a superjacent photoresist pattern. In the method, after a tungsten plug(230) is formed in an interlayer dielectric layer(210) so as to be connected with an impurity doping region(200a) in a substrate(200), an insulating pattern(245) such as an oxide layer is formed thereon. Next, to form the first metal pattern(251), the first metal layer is deposited in and over the insulating pattern(245) and then polished. Thereafter, the second metal layer for the second metal pattern(253) is deposited thereon and then etched through the superjacent photoresist pattern. Preferably, a barrier metal layer(262) and an anti-reflective layer(272) may be formed on the second metal pattern(253). After formation of the metal pattern(251,253) is completed, the photoresist pattern and the anti-reflective layer(272) are removed.

Description

반도체 장치의 금속 패턴 제조 방법{METHOD FOR MANUFACTURING METAL PATTERN OF SEMICONDUCTOR DEVICE}METHOD FOR MANUFACTURING METALLIC PATTERN OF SEMICONDUCTOR DEVICE {METHOD FOR MANUFACTURING METAL PATTERN OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 금속 패턴 제조 방법에 관한 것으로서, 상세하게는 미세한 선폭을 가지며, 포토레지스트 패턴의 두께가 이의 하부에 형성된 금속층을 주어진 식각 조건으로 식각하기에는 너무 얇은 경우에 특히 용이하게 적용될 수 있는 반도체 장치의 금속 패턴 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a metal pattern of a semiconductor device, and in particular, has a fine line width, and can be particularly easily applied when the thickness of the photoresist pattern is too thin to etch a metal layer formed thereunder under a given etching condition. A metal pattern manufacturing method of a semiconductor device.

메모리 소자는 여러 가지 종류의 전자 소자 및 집적 회로의 수행에 사용된다. 전자 소자의 종류에는 마이크로 프로세서, SRAM(static random access memories), EPROM(erasable programmable read only memories), EEPROM(electrically erasable programmable read only memories), 플레쉬 EEPROM(Flash EEPROM) 등이 있다. 또한 메모리 소자를 갖는 집적 회로는 컴퓨터, 멀티미디어, 텔레컴뮤니케이션, 네트워킹, 소비성 전자 제품, 자동차, 인공 위성 등 여러 가지 응용 분야에 널리 사용된다.Memory devices are used to perform various types of electronic devices and integrated circuits. Types of electronic devices include a microprocessor, static random access memories (SRAM), erasable programmable read only memories (EPROM), electrically erasable programmable read only memories (EEPROM), flash EEPROM (Flash EEPROM), and the like. Integrated circuits with memory devices are also widely used in a variety of applications, including computers, multimedia, telecommunications, networking, consumer electronics, automobiles, and satellites.

집적 회로 기술과 반도체 공정 기술이 지속적으로 발전함에 따라 집적 회로의 밀도와 기능의 향상도 또한 지속적으로 요구되고 있다. 집적도는 메모리 소자의 크기와 구조에 의해 결정된다. 이에 더하여 메모리 소자는 개선된 동작 특성, 재프로그램 가능성, 개선된 데이터 보유 능력, 우수한 전압 및 전류 특성 등을 가지도록 제조되고 있다. 플레쉬 메모리 소자나 EEPROM 소자는 플로팅 게이트(floating gate), 컨트롤 게이트(control gate), 드레인 영역, 소스 영역 등을 갖는 소자로서, 이러한 메모리 소자에는 요구되는 시간 동안 데이터가 저장되고 파워가 제거되어도 데이터는 보존된다는 점에서 최근 각광 받고 있는 소자이다.As integrated circuit technology and semiconductor process technology continue to advance, so too is the need for improvements in integrated circuit density and functionality. The degree of integration is determined by the size and structure of the memory device. In addition, memory devices are manufactured to have improved operating characteristics, reprogrammability, improved data retention capabilities, and excellent voltage and current characteristics. A flash memory device or an EEPROM device is a device having a floating gate, a control gate, a drain region, a source region, and the like. The memory device stores data for a required time and the data is stored even when power is removed. It is a device that has been in the spotlight recently in that it is preserved.

UV-EPROM에서 소거하는데 20분이 걸리는데 비하여 플레쉬 메모리 장치는 훨씬 빠른 시간, 즉, 1초 또는 2초만에 셀 들이 소거될 수 있는 것이다. 플레쉬 메모리 장치의 플로팅 게이트는 이의 면적에 따라 가해지는 전압(Vcc) 값이 결정된다. 즉, 플로팅 게이트의 면적이 넓을수록 낮은 Vcc에서도 정상적인 동작이 가능하기때문에 이의 면적은 넓을 것이 요구된다.Flash memory devices can erase cells in a much faster time, ie one or two seconds, compared to 20 minutes to erase from a UV-EPROM. The floating gate of the flash memory device has a voltage Vcc value determined according to its area. In other words, the larger the area of the floating gate is, the more normal the operation is possible even at low Vcc.

한정된 공간에 넓은 면적을 갖는 소자를 형성하기 위해서는 디자인 룰이 감소하고 이에 따라 소자 내에 형성되는 여러 가지 패턴들간의 간격이 좁아질 수밖에 없는데 현재 256M NAND 플레쉬 메모리 장치의 경우 금속의 패턴 피치가 0.7㎛ 이하일 것이 요구된다. 이의 형성을 위해 기존에 사용되던 노광용 광원인 I-라인으로는 이러한 패턴을 형성하기가 어렵다. 최근 공정에 적용되고 있는 0.66㎛의 피치를 갖는 금속 패턴을 형성하기 위해서는 I-라인 대신에 DUV(deep ultraviolet ray)를 사용하고 있다. 그런데, 이렇게 파장이 짧은 DUV를 사용하게 됨에 따라 포토레지스트층의 두께를 얇게 해야 하는 문제가 발생된다. 즉, 기존의 15000Å 이상의 두께를 갖는 포토레지스트층을 이용하기가 어렵고 9500-10000Å 정도의 두께를 갖는 포토레지스트층을 이용해야만 하게 되었다.In order to form a device having a large area in a limited space, the design rule is reduced and the gap between the various patterns formed in the device is inevitably narrowed. In the current 256M NAND flash memory device, the pattern pitch of the metal is 0.7 μm or less. Is required. It is difficult to form such a pattern with an I-line, which is a light source for exposure, which is conventionally used for its formation. In order to form a metal pattern having a pitch of 0.66 μm, which is being applied to a recent process, a deep ultraviolet ray (DUV) is used instead of an I-line. However, as the DUV having a short wavelength is used, a problem arises in that the thickness of the photoresist layer needs to be thinned. That is, it is difficult to use a conventional photoresist layer having a thickness of 15000 GPa or more and a photoresist layer having a thickness of about 9500-10000 GPa has to be used.

그런데, 이와 같이 두께가 얇은 포토레지스트층을 이용하여 금속층을 식각하면 특히 집적도가 높은 플레쉬 메모리 소자에 있어서의 금속 패턴을 형성함으로써 미세한 간격을 갖는 패턴의 형성이 구현되고 있으나 이에는 다음과 같은 문제점이 수반된다. 금속층의 상부(top 부분)가 깨끗하게 식각되지 못하고 가장자리 부분이 공격을 받는다는 문제가 발생된다. 도 1a 내지 1g에는 이러한 과정을 설명하기 위하여 공정의 순서에 따라 간략화된 단면도들을 나타내었다.However, when the metal layer is etched using the thin photoresist layer as described above, the formation of a pattern having fine spacing is realized by forming a metal pattern in a flash memory device having a high degree of integration. Entails. The problem is that the top portion of the metal layer is not etched cleanly and the edge portion is attacked. 1A to 1G show simplified cross-sectional views in order of a process to explain this process.

도 1a는 기판(100)의 상부에 형성된 층간절연막(110)에 기판(100)상의 불순물 도핑영역(100a)과 통하도록 하기 위한 콘택홀(120)이 형성되어 있다. 이의 상부에 텅스텐을 도포하여 도 1b에서와 같이 텅스텐층(130)을 형성하고 이를CMP(chemical mechanical polishing) 공정에 의해 도 1c에 나타난 바와 같이 콘택홀(120)의 내부에 텅스텐이 채워져서 형성되는 텅스텐 플러그(132)를 형성하도록 한다.In FIG. 1A, a contact hole 120 is formed in the interlayer insulating layer 110 formed on the substrate 100 so as to communicate with the impurity doped region 100a on the substrate 100. Tungsten is applied to the upper portion thereof to form a tungsten layer 130 as shown in FIG. 1B and is formed by filling tungsten in the contact hole 120 as shown in FIG. 1C by a chemical mechanical polishing (CMP) process. The tungsten plug 132 is formed.

곧이어서, 알루미늄층(140), TiN 장벽층(150) 및 반사 방지막(160)을 순차적으로 형성하고(도 1d) 그 상부에 도 1e에서와 같이 포토레지스트 패턴(170)을 형성하도록 한다. 이제, 금속층(140)을 식각하도록 하는데, 상술한 바와 같이 원하는 피치의 금속 패턴을 형성하기에는 포토레지스트 패턴(170)의 두께가 너무 얇기 때문에 도 1f에서와 같이 식각 후에 하부막의 가장자리 부분까지 식각이 되는 문제가 있다. 이후, 반사 방지막 패턴(162)을 제거하면 도 1g에서와 같이 상단부의 가장자리가 공격되어 프로파일이 양호하지 못한 장벽층 패턴(152) 및 알루미늄 패턴(180)이 얻어지는 것이다.Subsequently, the aluminum layer 140, the TiN barrier layer 150, and the anti-reflection film 160 are sequentially formed (FIG. 1D), and the photoresist pattern 170 is formed thereon as shown in FIG. 1E. Now, the metal layer 140 is etched. Since the thickness of the photoresist pattern 170 is too thin to form a metal pattern having a desired pitch as described above, the metal layer 140 is etched to the edge of the lower layer after etching as shown in FIG. 1F. there is a problem. Thereafter, when the anti-reflection film pattern 162 is removed, the edges of the upper end portions are attacked as shown in FIG.

이러한 문제를 해결하기 위해서는 포토레지스트에 대한 금속의 선택비를 높여서 식각 조건을 설정해야 하지만 이를 위해서는 새로운 설비를 도입해야 한다는 문제가 있다. 또한 선택비를 높인다 하더라도 포토레지스트 스컴(scum) 등에 대한 마진(margin)이 부족하기 때문에 금속 패턴이 형성된 후 브리지가 유발될 가능성이 크다.In order to solve this problem, the etching conditions must be set by increasing the selectivity of the metal to the photoresist, but this requires the introduction of a new facility. In addition, even if the selectivity is increased, there is a high possibility that a bridge may be induced after the metal pattern is formed because the margin for the photoresist scum is insufficient.

이에, 본 발명에서는 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 식각시 포토레지스트에 대한 금속의 선택비를 높이지 않고 기존의 설비를 그대로 사용할 수 있으면서도 양호한 프로파일을 갖는 미세한 금속 패턴을 얻을 수 있는 반도체 장치의 금속 패턴 제조 방법을 제공하는 것을 목적으로 한다.Accordingly, in the present invention, in order to solve the problems of the prior art as described above, it is possible to obtain a fine metal pattern having a good profile while using existing equipment without increasing the selectivity of the metal to the photoresist during etching. An object of the present invention is to provide a method for producing a metal pattern of a semiconductor device.

도 1a 내지 도 1g는 종래의 방법에 따라 금속 패턴을 형성하는 공정을 설명하기 위한 도면이다.1A to 1G are diagrams for explaining a process of forming a metal pattern according to a conventional method.

도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 방법에 따라 금속 패턴을 형성하는 공정을 설명하기 위한 도면이다.2A to 2I are views for explaining a process of forming a metal pattern according to a method according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100, 200: 기판 110, 210: 층간 절연막100, 200: substrate 110, 210: interlayer insulating film

132, 230: 텅스텐 플러그 150, 260: TiN 장벽층132, 230: tungsten plug 150, 260: TiN barrier layer

160, 270: 반사 방지막 170, 280: 포토레지스트 패턴160, 270: antireflection films 170, 280: photoresist pattern

180, 253: 알루미늄 패턴180, 253: aluminum pattern

상기한 본 발명의 목적을 달성하기 위하여 본 발명에서는In the present invention to achieve the above object of the present invention

이후 상부에 형성될 금속층의 두께 보다 얇은 두께를 갖는 절연층을 형성하고 이를 식각하여 절연막 패턴을 형성하는 단계;Thereafter forming an insulating layer having a thickness thinner than the thickness of the metal layer to be formed thereon and etching the same to form an insulating layer pattern;

상기 절연막 패턴의 상부에 금속을 도포한 후 CMP 공정을 수행하여 상기 절연막 패턴의 높이와 동일한 높이를 갖는 제1 금속 패턴을 다마신 형태의 패턴으로 형성하는 단계;Forming a first metal pattern having a height equal to that of the insulating layer pattern to a damascene type by applying a metal on the insulating layer pattern and then performing a CMP process;

상기 제1 금속 패턴의 상부에 이후 형성될 금속층 두께의 나머지 두께만큼 금속을 도포한 후 이의 상부에 형성되는 포토레지스트 패턴을 이용하여 식각함으로써 제2 금속 패턴을 형성하는 단계; 및Forming a second metal pattern by applying a metal on the upper portion of the first metal pattern to the remaining thickness of the metal layer to be subsequently formed and then etching using a photoresist pattern formed on the upper portion of the first metal pattern; And

상기 포토레지스트 패턴을 제거하여 상기 제1 금속 패턴과 상기 제2 금속 패턴으로 이루어지는 금속 패턴을 형성하는 단계를 포함하는 반도체 장치의 금속 패턴 제조 방법을 제공한다.And removing the photoresist pattern to form a metal pattern including the first metal pattern and the second metal pattern.

바람직하게는 상기 제1 금속 패턴의 상부에 금속을 도포한 후 TiN 장벽층 및 반사 방지막을 더 형성하도록 하고, 상기 제1 금속 패턴 및 상기 제2 금속 패턴의 두께의 비는 3:2 - 2:1 가 되도록 하며, 상기 제1 금속 패턴의 선폭과 상기 제2 금속 패턴의 선폭은 동일하게 형성한다.Preferably, the TiN barrier layer and the anti-reflection film are further formed after the metal is coated on the first metal pattern, and the ratio of the thicknesses of the first metal pattern and the second metal pattern is 3: 2-2: 1, and the line width of the first metal pattern and the line width of the second metal pattern are the same.

본 발명에서는 상부 포토레지스트 패턴에 비하여 상대적으로 두꺼운 금속층을 식각하는 경우에 제1 금속 패턴을 다마신 공정을 이용하여 소정의 두께만큼 미리 형성한 후, 기존의 공정에 따라 나머지 두께만큼의 제2 금속 패턴을 형성하는 것에 의해 상단부의 가장자리 부분까지도 프로파일이 우수한 금속 패턴을 얻을 수 있도록 한 것이다.In the present invention, in the case of etching a metal layer relatively thicker than the upper photoresist pattern, the first metal pattern is formed in advance by a predetermined thickness using a damascene process, and then the second metal having the remaining thickness according to the existing process. By forming the pattern, even the edge portion of the upper end can obtain a metal pattern with excellent profile.

이하, 본 발명을 첨부된 도면을 참고로 하여 구체적인 실시예에 따라 상세히 설명하기로 한다. 도 2a 내지 도 2i에는 본 발명의 방법에 따라 금속 패턴을 형성하는 공정을 설명하기 위한 도면을 개략적으로 나타내었다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. 2A to 2I are schematic views illustrating a process of forming a metal pattern according to the method of the present invention.

도 2a는 기판(200)의 상부에 형성된 층간절연막(210)에 기판(200)상의 불순물 도핑영역(200a)과 통하도록 하기 위한 콘택홀(도시되지 않음)을 형성하고 이의 상부에 텅스텐을 도포하여 텅스텐층(도시되지 않음)을 형성한 후, CMP 공정에 의해 이를 절연막까지 제거하는 것에 의해 콘택홀의 내부에 텅스텐을 채워서 텅스텐 플러그(230)를 형성한 단계를 나타내는 도면이다.FIG. 2A shows a contact hole (not shown) for communicating with an impurity doped region 200a on the substrate 200 in the interlayer insulating layer 210 formed on the substrate 200 and applying tungsten on the upper portion thereof. After forming a tungsten layer (not shown), the tungsten plug 230 is formed by filling tungsten in the contact hole by removing the insulating layer by an CMP process.

곧 이어서, 도 2b에서와 같이 PEOX(plasma enhanced oxide) 등과 같은 산화물을 약 4000Å의 두께로 도포하여 절연막인 산화물층(240)을 형성하도록 한다. 이를 통상의 사진 식각방법에 의해 식각하여 산화물 패턴(245)을 형성하도록 한다(도 2c). 이의 상부에 금속, 예컨대 알루미늄을 스퍼터링 방법으로 도포하여 제1 알루미늄층(250)을 형성하고(도 2d) 이를 CMP 공정에 의해 상기 산화물 패턴(245)과 동일한 높이를 갖는 다마신 형태의 제1 알루미늄 패턴(251)으로 제조한다(도 2e).Subsequently, as shown in FIG. 2B, an oxide such as plasma enhanced oxide (PEOX) is applied to a thickness of about 4000 μm to form an oxide layer 240 as an insulating film. This is etched by a conventional photolithography method to form an oxide pattern 245 (FIG. 2C). A first aluminum layer 250 is formed by applying a metal, for example, aluminum, on the upper portion thereof by a sputtering method (FIG. 2D), and the first aluminum having a damascene shape having the same height as the oxide pattern 245 by a CMP process. The pattern 251 is manufactured (FIG. 2E).

형성되는 제1 알루미늄 패턴의 두께는 이후 형성되는 제2 알루미늄 패턴의 두께와 동일하게 하거나 약간 두껍게 되도록 형성하는데, 바람직하게는 제1 알루미늄 패턴의 두께와 제2 알루미늄 패턴의 두께의 비가 3:2 - 2:1이 되도록 형성한다.The thickness of the first aluminum pattern to be formed is formed to be equal to or slightly thicker than the thickness of the second aluminum pattern to be formed later. Preferably, the ratio of the thickness of the first aluminum pattern and the thickness of the second aluminum pattern is 3: 2-. Form 2: 1.

상기 제1 알루미늄 패턴의 폭은 이후 형성되는 제2 알루미늄 패턴의 폭과 동일하게 하는 것이 바람직하다. 제1 알루미늄 패턴의 폭을 제2 알루미늄 패턴의 폭보다 약간 넓게 형성할 수도 있는데, 이렇게 함으로써 패턴의 형성도 용이하고 하부에 형성된 텅스텐 플러그(230) 및 상부에 형성될 제2 알루미늄 패턴과 충분히 접촉될 수 있기 때문이다. 그러나, 이 경우 금속 패턴의 폭이 넓어짐에 따라 인접 패턴과의 피치를 유지하기가 어려울 수도 있기 때문에 이 점을 고려하여 미세하게 넓게 형성할 수는 있으나 지나치게 넓게 형성하면 오히려 결함 발생의 원인이 될 수 있다.The width of the first aluminum pattern is preferably the same as the width of the second aluminum pattern to be formed later. The width of the first aluminum pattern may be formed slightly wider than the width of the second aluminum pattern, thereby facilitating the formation of the pattern and sufficiently contacting the tungsten plug 230 formed at the bottom and the second aluminum pattern to be formed at the top. Because it can. However, in this case, as the width of the metal pattern becomes wider, it may be difficult to maintain the pitch with the adjacent pattern, but it may be finely formed in consideration of this point, but if it is formed too wide, it may cause a defect. have.

다음에 도 2f에 도시한 바와 같이, 형성된 제1 알루미늄 패턴의 상부에 얻어질 금속층의 총 두께의 나머지 두께만큼의 알루미늄을 약 3000-4000Å 두께로 도포하여 제2 알루미늄층(252)을 형성한다. 제1 알루미늄 패턴과 제2 알루미늄 패턴의 두께는 이들의 합이 원하는 총 두께이기만 하면 되므로 이들의 값을 특별히 한정할 필요는 없지만, 어느 한쪽 층이 너무 두껍거나 너무 얇으면 본 발명의 효과를 충분히 얻을 수 없고 특히, 상부의 금속 패턴이 너무 두꺼우면 어스펙트비(aspect ratio)가 높아지기 때문에 후속 공정의 수행에 어려움이 있으므로 이 점을 고려하여 설정하도록 한다.Next, as shown in FIG. 2F, aluminum is applied to the thickness of about 3000-4000 mm as the remaining thickness of the total thickness of the metal layer to be obtained on top of the formed first aluminum pattern to form the second aluminum layer 252. The thickness of the first aluminum pattern and the second aluminum pattern only needs to be the total thickness desired, so there is no need to specifically limit these values. However, if either layer is too thick or too thin, the effect of the present invention is sufficiently obtained. In particular, if the upper metal pattern is too thick, the aspect ratio is high, so that it is difficult to perform a subsequent process.

이어서 TiN 등과 같은 질화물로 형성되는 장벽층(260) 및 반사 방지막(270)을 순차적으로 형성하도록 한다(도 2f 참조). 장벽층은 불순물의 확산을 방지해 줄 수 있을 정도로 충분히 두껍게 형성하도록 하는데 통상 약 500-1500Å 정도의 두께로 형성하게 된다. 반사 방지막으로는 주로 SiON 막을 사용하는데, 이는 약 440℃의 온도에서 웨이퍼를 사일렌(SiH4)과 N2O 의 혼합 가스에 노출시켜 플라즈마 방식으로 형성한다. SiON 막은 굴절률에 따라 그 두께가 가변적일 수 있는데, 통상 약 400-600Å 정도의 두께가 되도록 형성한다. 이러한 상기 SiON 막의 반사 방지막으로서의 역할은 포토리소그라피 공정의 수행시 노광되는 광의 굴절 계수를 줄여 주는 것인데 하부막질로 인한 빛의 반사에 의한 비바람직한 영향을 줄이기 위하여 형성되는 것이다.Subsequently, the barrier layer 260 and the anti-reflection film 270 formed of nitride such as TiN are sequentially formed (see FIG. 2F). The barrier layer is formed to be thick enough to prevent diffusion of impurities, and is generally formed to a thickness of about 500-1500Å. As the anti-reflection film, a SiON film is mainly used, which is formed in a plasma manner by exposing the wafer to a mixed gas of silylene (SiH 4 ) and N 2 O at a temperature of about 440 ° C. The SiON film may vary in thickness depending on the refractive index, and is typically formed to have a thickness of about 400-600 Å. The role of the anti-reflection film of the SiON film is to reduce the refractive index of the light exposed when performing the photolithography process is formed to reduce the undesirable effects of the reflection of light due to the lower film quality.

반사 방지막(270)의 상부에 이의 상부에 적절한 포토레지스트를 약 10000Å 두께로 도포하고 소정 영역을 노광 및 현상하여 도 2g에서와 같이 원하는 포토레지스트 패턴(280)을 형성하도록 한다. 노광시에는 상기 반사 방지막이 하부막에 의한 빛의 반사를 방지해 주어 패턴 프로파일을 향상시켜 주게 된다. 이제, 상기 포토레지스트 패턴(280)에 의해 노출된 하부막을 식각하도록 하는데, 상부로부터 반사 방지막(270), TiN 장벽층(260), 제2 알루미늄층(252)의 순서로 식각하여 반사 방지막 패턴(272), TiN 장벽층 패턴(262) 및 제2 알루미늄 패턴(253)이 얻어지게 된다(도 2h). 이후, 반사 방지막 패턴(272)을 제거하면 도 2i에서와 같이 상단부의 가장자리까지 양호한 프로파일을 갖는 장벽층 패턴(262) 및 알루미늄 패턴(254)을 얻도록 한다.An appropriate photoresist is applied to the upper portion of the anti-reflection film 270 to a thickness of about 10000 GPa, and a predetermined area is exposed and developed to form a desired photoresist pattern 280 as shown in FIG. 2G. At the time of exposure, the anti-reflection film prevents reflection of light by the lower layer, thereby improving the pattern profile. Now, the lower layer exposed by the photoresist pattern 280 is etched, and the upper layer is etched in the order of the anti-reflection film 270, the TiN barrier layer 260, and the second aluminum layer 252 from the top. 272, the TiN barrier layer pattern 262 and the second aluminum pattern 253 are obtained (FIG. 2H). Thereafter, the anti-reflection film pattern 272 is removed to obtain a barrier layer pattern 262 and an aluminum pattern 254 having a good profile up to the edge of the upper end as shown in FIG. 2I.

얻어지는 금속 패턴을 살펴보면 패턴의 하부는 다마신 형태로 형성되었기 때문에 패턴의 상부만이 요철 모양을 갖는 패턴으로 얻어진다는 것을 확인할 수 있다. 결국 얻어지는 금속 패턴의 어스펙트비(aspect ratio)가 낮기 때문에 이후 단계의 공정 진행도 용이해지며 불량율도 낮출 수 있게 된다.Looking at the resulting metal pattern, since the lower part of the pattern is formed in the form of damascene, it can be confirmed that only the upper part of the pattern is obtained as a pattern having an uneven shape. As a result, the aspect ratio of the resulting metal pattern is low, so that the process of subsequent steps can be easily progressed and the defect rate can be lowered.

상기한 본 발명의 방법은 특히 256M NAND 플래쉬 메모리 소자에서와 같이 형성되는 패턴의 피치가 0.7㎛ 이하로서 DUV 광원을 채용하여 사진 식각 공정을 수행하는 경우에 용이하게 적용할 수 있다.The above-described method of the present invention can be easily applied in the case of performing a photolithography process using a DUV light source having a pitch of 0.7 μm or less, particularly as in a 256 M NAND flash memory device.

본 발명에 의하면 식각에 의한 금속 패턴을 형성함에 있어서, 이의 식각을 위하여 상부에 형성되는 포토레지스트층의 두께가 얇거나 패턴의 선폭이 매우 좁은 경우에도 양호한 프로파일을 갖는 패턴으로 얻을 수 있게 된다.According to the present invention, in forming a metal pattern by etching, a pattern having a good profile can be obtained even when the thickness of the photoresist layer formed thereon for the etching is thin or the line width of the pattern is very narrow.

또한 제1 금속층을 다마신 공정을 이용하여 미리 제조하고 전체 금속 패턴의 두께 보다 얇은 제2 금속층을 식각하는 것에 의해 원하는 두께의 금속 패턴을 형성할 수 있기 때문에 식각해야 할 금속층의 두께가 얇아지게 되며, 이에 따라 기존의 식각 설비를 그대로 사용하는 것이 가능하다.In addition, since the metal pattern having a desired thickness can be formed by preparing the first metal layer in advance using a damascene process and etching the second metal layer thinner than the thickness of the entire metal pattern, the thickness of the metal layer to be etched becomes thin. Therefore, it is possible to use the existing etching equipment as it is.

이에 더하여, 얻어지는 금속 패턴의 어스펙트비가 낮아지기 때문에 이후 형성되는 보호막에 형성될 가능성이 높은 공극(void)의 형성이 억제되기 때문에 제조되는 소자의 신뢰성이 높아지게 된다.In addition, since the aspect ratio of the resulting metal pattern is lowered, the formation of voids, which are likely to be formed in the protective film to be formed later, is suppressed, thereby increasing the reliability of the device to be manufactured.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (3)

이후 상부에 형성될 금속층의 두께 보다 얇은 두께를 갖는 절연층을 형성하고 이를 식각하여 절연막 패턴을 형성하는 단계;Thereafter forming an insulating layer having a thickness thinner than the thickness of the metal layer to be formed thereon and etching the same to form an insulating layer pattern; 상기 절연막 패턴의 상부에 금속을 도포한 후 CMP 공정을 수행하여 상기 절연막 패턴의 높이와 동일한 높이를 갖는 제1 금속 패턴을 다마신 형태의 패턴으로 형성하는 단계;Forming a first metal pattern having a height equal to that of the insulating layer pattern to a damascene type by applying a metal on the insulating layer pattern and then performing a CMP process; 상기 제1 금속 패턴의 상부에 이후 형성될 금속층 두께의 나머지 두께만큼 금속을 도포한 후 이의 상부에 형성되는 포토레지스트 패턴을 이용하여 식각함으로써 제2 금속 패턴을 형성하는 단계; 및Forming a second metal pattern by applying a metal on the upper portion of the first metal pattern to the remaining thickness of the metal layer to be subsequently formed and then etching using a photoresist pattern formed on the upper portion of the first metal pattern; And 상기 포토레지스트 패턴을 제거하여 상기 제1 금속 패턴과 상기 제2 금속 패턴으로 이루어지는 금속 패턴을 형성하는 단계를 포함하는 반도체 장치의 금속 패턴 제조 방법.Removing the photoresist pattern to form a metal pattern comprising the first metal pattern and the second metal pattern. 제1항에 있어서, 상기 제1 금속 패턴의 상부에 금속을 도포한 후 TiN 장벽층 및 반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 패턴 제조 방법.The method of claim 1, further comprising forming a TiN barrier layer and an anti-reflection film after applying a metal on the first metal pattern. 제1항 또는 2항에 있어서, 상기 제1 금속 패턴 및 상기 제2 금속 패턴의 두께의 비는 3:2 - 2:1 이며, 상기 제1 금속 패턴의 선폭과 상기 제2 금속 패턴의 선폭이 동일한 것을 특징으로 하는 반도체 장치의 금속 패턴 제조 방법.According to claim 1 or 2, wherein the ratio of the thickness of the first metal pattern and the second metal pattern is 3: 2-2: 1, the line width of the first metal pattern and the line width of the second metal pattern is The same method of manufacturing a metal pattern of a semiconductor device.
KR1019990054245A 1999-12-01 1999-12-01 Method for manufacturing metal pattern of semiconductor device KR20010053750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054245A KR20010053750A (en) 1999-12-01 1999-12-01 Method for manufacturing metal pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054245A KR20010053750A (en) 1999-12-01 1999-12-01 Method for manufacturing metal pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR20010053750A true KR20010053750A (en) 2001-07-02

Family

ID=19623021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054245A KR20010053750A (en) 1999-12-01 1999-12-01 Method for manufacturing metal pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR20010053750A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080177A (en) * 2002-04-05 2003-10-11 미쓰비시덴키 가부시키가이샤 Semiconductor device
KR100426000B1 (en) * 2001-12-27 2004-04-06 동부전자 주식회사 metal line forming method having a high aspect ratio of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426000B1 (en) * 2001-12-27 2004-04-06 동부전자 주식회사 metal line forming method having a high aspect ratio of semiconductor device
KR20030080177A (en) * 2002-04-05 2003-10-11 미쓰비시덴키 가부시키가이샤 Semiconductor device

Similar Documents

Publication Publication Date Title
US6156485A (en) Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology
KR100494955B1 (en) Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
US6448185B1 (en) Method for making a semiconductor device that has a dual damascene interconnect
US7229904B2 (en) Method for forming landing plug contacts in semiconductor device
KR100349680B1 (en) Method for forming dual damascene interconnection
EP0859400A2 (en) Improvements in or relating to integrated circuits
KR20010053750A (en) Method for manufacturing metal pattern of semiconductor device
JP2000332008A (en) Semiconductor device and manufacture thereof
KR101147387B1 (en) Manufacturing method of semiconductor device
KR20090019133A (en) Method of forming a overlay vernier in semiconductor device
KR20000072897A (en) method of manufacturing semiconductor device
KR100784074B1 (en) Method of manufacturing bit line in a semiconductor device
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
KR100278995B1 (en) Method for forming via hole in semiconductor device
KR100524806B1 (en) Method for forming storagenode contact in semiconductor device
KR100506050B1 (en) Contact formation method of semiconductor device
KR100336793B1 (en) Fabricating method of semiconductor device
KR100509845B1 (en) Method for fabricating contacts
KR100553837B1 (en) Method for manufacturing fine patterns of nonvolatile semiconductor memory device
KR20010114056A (en) Method of forming a wordline in a flash memory device
KR20030043201A (en) Method for forming contact plug of semiconductor device
US20080081428A1 (en) Method of Manufacturing Flash Memory Device
KR20010003047A (en) Method of manufacturing semiconductor
KR20000044667A (en) Method of forming contact in semiconductor device
KR20020095910A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination