KR20010053658A - Method managing partition of memory - Google Patents

Method managing partition of memory Download PDF

Info

Publication number
KR20010053658A
KR20010053658A KR1019990054102A KR19990054102A KR20010053658A KR 20010053658 A KR20010053658 A KR 20010053658A KR 1019990054102 A KR1019990054102 A KR 1019990054102A KR 19990054102 A KR19990054102 A KR 19990054102A KR 20010053658 A KR20010053658 A KR 20010053658A
Authority
KR
South Korea
Prior art keywords
memory
data
address
program
read
Prior art date
Application number
KR1019990054102A
Other languages
Korean (ko)
Inventor
장성근
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990054102A priority Critical patent/KR20010053658A/en
Publication of KR20010053658A publication Critical patent/KR20010053658A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)

Abstract

PURPOSE: A method for managing memory area is provided to divide a memory integrated with a program memory and a data memory into a program memory region and a data memory region and prevent collision between the program memory region and the data memory region in the integrated memory. CONSTITUTION: A data access part decides whether or not an address where data are going to be written is larger than an address stored in a ROE(Read Only region End) (610). If the address is not larger than the address stored in the ROE, the data access part decides whether or not the address is smaller than an address stored in a ROB(Read Only region Begin)(620). If the address is larger than the address stored in the ROE or smaller than the address stored in the ROB, the data access part writes the data to the memory of corresponding address(630). If the address is not smaller than the address stored in the ROB, the data access part regards the result as a memory area violating process error and does not write the data to the memory of corresponding address(640).

Description

메모리의 영역 관리 방법{METHOD MANAGING PARTITION OF MEMORY}How to manage area of memory {METHOD MANAGING PARTITION OF MEMORY}

본 발명은 메모리를 관리하는 방법에 관한 것으로, 특히 내부 프로그램 메모리와 내부 데이터 메모리를 통합하여 프로그램 영역과 데이터 영역을 구분하여 상호간의 영역 침범을 방지하기 위한 관리 방법에 관한 것이다.The present invention relates to a method of managing a memory, and more particularly, to a method of managing an internal program memory and an internal data memory to classify a program area and a data area to prevent an area invasion therebetween.

현재 프로세서 구조(processor architecture)의 기반은 하버드 구조(Harvardarchitecture)가 주를 이루고 있다. 기본적인 하버드 구조에서는 내부 메모리 공간(internal memory space)를 도 1에 도시된 것과 같이 물리적으로 프로그램 메모리(120)와 데이터 메모리(130)로 구분하여 관리한다. 이러한 하버드 구조의 최대 장점은 프로그램 메모리(120)와 데이터 메모리(13)가 분리되어 있기 때문에 파이프라인드 프로그램 익스큐션(pipelined program execution) 실행시 한 사이클내에 데이터 페치(data fetch)와 명령 페치(instruction fetch)를 동시에 수행할 수 있다는 점이다. 그러나, 기본적인 하버드 구조에서는 내부 메모리 공간을 물리적으로 프로그램 메모리와 데이터 메모리로 구분해 놓았기 때문에 메모리 공간을 효율적으로 관리하기가 어렵다. 즉, 종래 기본적인 하버드 구조는 프로그램 공간이 부족하고 데이터 메모리에 여유가 있더라도 데이터 메모리에 프로그램을 로드(load)할 수 없다.The current processor architecture is based on the Harvard architecture. In the basic Harvard structure, an internal memory space is physically divided into a program memory 120 and a data memory 130 as illustrated in FIG. 1. The biggest advantage of this structure is that the program memory 120 and the data memory 13 are separated, so that data fetch and instruction fetch in one cycle when pipelined program execution is executed. fetch) can be performed at the same time. However, in the basic Harvard architecture, since the internal memory space is physically divided into program memory and data memory, it is difficult to efficiently manage the memory space. That is, the conventional basic Harvard structure cannot load a program in the data memory even if the program space is insufficient and the data memory is free.

이를 개선하기 위한 수정된 하버드 구조(modified Harvard architecture)는 도 2에 도시된 것과 같이 프로그램 메모리 공간과 데이터 메모리 공간을 통합하여 하나의 물리적인 메모리(200)로 관리한다. 이 구조에서는 통합된(unified) 메모리를 듀얼 포트 램(Dual port RAM)으로 구현하여 명령어 페치부(110)와 데이터 엑세스부(140)에서 동시에 메모리(200)를 억세스할 수 있다. 그러므로, 통합된 메모리 공간을 프로그램 메모리와 데이터 메모리로 효율적으로 분할하여 관리할 수 있다.The modified Harvard architecture to improve this is managed as a single physical memory 200 by integrating the program memory space and data memory space as shown in FIG. In this structure, the unified memory may be implemented as dual port RAM so that the memory 200 may be simultaneously accessed by the command fetch unit 110 and the data access unit 140. Therefore, the integrated memory space can be efficiently divided and managed into the program memory and the data memory.

그런데, 종래의 수정된 하버드 구조에서는 하드웨어적으로 내부 프로그램 메모리 공간과 내부 데이터 메모리 공간을 구분할 수 없다. 그러므로 종래 수정된 하버드 구조에서는 예를 들어 프로그램상의 버그로 인하여 데이터 억세스부(140)가프로그램 메모리를 억세스하고 있어도 하드웨어적으로는 이를 인식하지 못하는 문제점이 있다. 따라서, 종래 수정된 하버드 구조는 내부 데이터 메모리 공간과 내부 프로그램 메모리 공간의 억세스 충돌(access violation)이 발생할 수 있는 문제점이 있다.However, in the conventional modified Harvard structure, the internal program memory space and the internal data memory space cannot be distinguished by hardware. Therefore, in the conventionally modified Harvard structure, there is a problem in that even if the data access unit 140 accesses the program memory due to a bug in the program, it is not recognized in hardware. Therefore, the conventionally modified Harvard structure has a problem that an access violation between an internal data memory space and an internal program memory space may occur.

따라서, 본 발명의 목적은 프로그램 메모리와 데이터 메모리를 통합한 메모리에서 프로그램 메모리 영역과 데이터 메모리 영역을 구분하는 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for distinguishing a program memory area from a data memory area in a memory in which a program memory and a data memory are integrated.

본 발명의 다른 목적은 프로그램 메모리와 데이터 메모리를 통합된 메모리에서 프로그램 메모리 영역과 데이터 메모리 영역 상호간의 억세스 충돌을 예방하는 방법을 제공함에 있다.Another object of the present invention is to provide a method of preventing an access conflict between a program memory area and a data memory area in a memory in which a program memory and a data memory are integrated.

이러한 목적들을 달성하기 위한 본 발명은 프로그램 메모리와 데이터 메모리가 통합된 메모리에서 어드레스가 읽기 전용값들이 저장된 영역의 시작 어드레스보다 크거나 읽기 전용값들이 저장된 영역의 끝 어드레스보다 작으면 메모리에 데이터를 라이트하는 것을 특징으로 한다.The present invention to achieve these objects is to write data to the memory if the address is larger than the start address of the area in which read-only values are stored or less than the end address of the area in which read-only values are stored in the memory in which the program memory and the data memory are integrated. Characterized in that.

도 1은 종래 프로그램 메모리와 데이터 메모리를 구분한 구조도.1 is a structural diagram dividing a conventional program memory and a data memory.

도 2는 종래 프로그램 메모리와 데이터 메모리를 통합한 구조도.2 is a structural diagram incorporating a conventional program memory and a data memory.

도 3은 본 발명에 따른 프로그램 메모리와 데이터 메모리를 통합한 구조도.3 is a structural diagram integrating a program memory and a data memory according to the present invention;

도 4는 본 발명의 실시예에 따른 프로그램 메모리와 데이터 메모리를 통합하여 관리하기 위한 구체적인 구조도.4 is a detailed structural diagram for integrating and managing a program memory and a data memory according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 프로그램 메모리와 데이터 메모리르 통합하여 관리하기 위한 구체적인 구조도.5 is a detailed structural diagram for integrating and managing a program memory and a data memory according to another embodiment of the present invention.

도 6은 본 발명에 따른 메모리에 프로그램 영역과 데이터 영역을 구분하여 관리하기 위한 제어 흐름도.6 is a control flowchart for managing a program area and a data area in a memory according to the present invention;

이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Specific details appear in the following description, which is provided to aid a more general understanding of the present invention, and it should be understood by those skilled in the art that the present invention may be practiced without these specific details. It will be self explanatory. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 발명에 따른 프로세서 구조는 도 3에 도시된 것과 같다.The processor structure according to the present invention is as shown in FIG.

도 3을 참조하면, 본 발명에 따른 프로세서 구조는 도 2에 도시된 것과 같은 변형된 하버드 구조와 기본 구조는 동일하다. 메모리(200)는 프로그램 메모리와 데이터 메모리가 통합된 메모리로서 듀얼 포트 메모리이며, 각 포트는 명령어 페치부(110)와 데이터 억세스부(300)에 연결된다. 특히, 본 발명에 따른 메모리 (200)는 도 4에 도시된 것과 같이 프로그램과 상수 테이블등의 읽기 전용값들을 한 메모리영역에 모은다. 명령어 페치부(110)는 명령어의 어드레스를 계산하여 명령어를 페치하는 것이다. 그리고, 데이터 억세스부(300)는 도 2에 도시된 데이터 억세스부(140)와 달리 데이터의 어드레스를 계산하여 데이터를 리드하거나 라이트하기 위해 ROB(301)와 ROE(302)의 제어 레지스터를 추가로 더 구비한다. 여기서, ROB (Read Only region Begin;301)는 도 4에 도시된 것과 같이 프로그램 메모리나 상수 테이블 메모리와 같은 읽기 전용(read-only)값들이 저장된 영역의 시작 주소를 가리키고, ROE(Read Only region End;302)는 읽기 전용값들이 저장된 영역의 끝 주소를 가리킨다. 즉, ROB(301)와 ROE(302)는 프로그램 메모리와 데이터 메모리를 통합한 메모리(200)에서 읽기 전용 영역(read only region)을 표시하기 위한 레지스터이다.Referring to FIG. 3, the processor structure according to the present invention has the same basic structure as the modified Harvard structure shown in FIG. 2. The memory 200 is a dual port memory in which a program memory and a data memory are integrated, and each port is connected to the instruction fetch unit 110 and the data access unit 300. In particular, the memory 200 according to the present invention collects read-only values, such as programs and constant tables, into one memory area as shown in FIG. The instruction fetch unit 110 fetches an instruction by calculating an address of the instruction. Unlike the data access unit 140 shown in FIG. 2, the data access unit 300 additionally adds control registers of the ROB 301 and the ROE 302 to calculate or read data and read or write data. It is further provided. Here, ROB (Read Only region Begin; 301) indicates a start address of a region in which read-only values such as program memory or constant table memory are stored, as shown in FIG. 302 indicates the end address of the area where read-only values are stored. That is, the ROB 301 and the ROE 302 are registers for indicating a read only region in the memory 200 in which the program memory and the data memory are integrated.

통합 메모리 사용시 메모리 공간 침범이 일어날 수 있는 경우는 데이터 메모리 영역에 라이트하고자 할 때 그 주소가 프로그램 메모리나 상수 테이블 메모리와 같은 읽기 전용 메모리를 가리키는 경우이다. 이 경우 데이터값을 읽기 전용 메모리에 오버라이트(overwrite)하기 때문에 프로그램이 오동작하거나 상수 테이블값이 바뀔 수 있다. 따라서, 본 발명에서 데이터 억세스부(300)는 데이터값을 메모리 (200)에 라이트할 때 도 6에 도시된 것과 같이 라이트하는 영역이 읽기 전용 영역이 아닌지의 여부를 확인한다. 제610단계에서 데이터 억세스부(300)는 데이터를 라이트하고자하는 어드레스가 R0E(302)에 저장된 어드레스보다 큰지의 여부를 판단한다. 상기 데이터를 라이트하고자하는 어드레스가 ROE(302)에 저장된 어드레스보다 크지 않은 것으로 판단되면, 제620단계에서 데이터를 라이트하고자하는 어드레스가 ROB(301)에 저장된 어드레스보다 작은지의 여부를 판단한다. 이와 달리 상기 데이터를 라이트하고자하는 어드레스가 ROE(302)에 저장된 어드레스보다 크거나 ROB (301)에 저장된 어드레스보타 작으면, 제630단계에서 데이터 억세스부(300)는 해당 어드레스의 메모리(200)에 데이터를 라이트한다.Memory space violations can occur when using unified memory, when the address is written to a data memory area and the address points to a read-only memory such as program memory or constant table memory. In this case, because the data value is overwritten to read-only memory, the program may malfunction or the constant table value may change. Therefore, in the present invention, when the data access unit 300 writes the data value to the memory 200, the data access unit 300 checks whether or not the area to be written is not a read-only area as shown in FIG. In operation 610, the data access unit 300 determines whether an address to which data is to be written is greater than an address stored in the R0E 302. If it is determined that the address to which the data is to be written is not larger than the address stored in the ROE 302, it is determined whether the address to which the data is to be written is smaller than the address stored in the ROB 301 in step 620. On the contrary, if the address to which data is to be written is larger than the address stored in the ROE 302 or smaller than the address stored in the ROB 301, the data access unit 300 stores the memory 200 of the corresponding address in operation 630. Write data.

하지만 상기 데이터를 라이트하고자하는 어드레스가 ROB(302)보다 작지 않은 것으로 판단되면, 제640단계에서 데이터 억세스부(300)는 메모리 영역 위배 프로세스 에러로 간주하여 해당 어드레스의 메모리(200)에 데이터를 라이트하지 않는다.However, if it is determined that the address to which the data is to be written is not smaller than the ROB 302, in step 640, the data access unit 300 considers the memory area violation process error to write the data to the memory 200 at the address. I never do that.

본 발명의 실시예에 따른 ROB(301)와 ROE(302)는 도 5에 도시된 것과 같이 데이터 억세스부(300)의 쓰기 동작외에도 DMA부(Direct Memory Access unit;500)의 쓰기 동작에도 활용할 수 있다. 이러한 경우에는 호스트 포트(510)나 시리얼 포트 (520)나 외부 메모리 인터페이스(530)와 같은 프로세서 주변부에서도 내부 데이터메모리에 라이트할 수 있다. 즉, 이러한 경우도 DMA부(500)가 가리키는 라이트 어드레스가 읽기 전용 메모리 공간을 가리키고 있다면, 프로그램 메모리가 오버라이트되거나 상수 테이블 메모리가 오버라이트될 수 있다. 그러므로 프로세서의 특정 주변부가 DMA부(500)를 이용하여 통합된 메모리(200)에 라이트하고자 할 경우 데이터 억세스부(300)의 ROB(301), ROE(302)와 도 6에 도시된 것과 같은 절차에 따라 읽기 전용 메모리 영역에 데이터를 라이트하는 에러를 예방한다. 즉, DMA부(500)에서 내부 메모리(200)에 데이터를 라이트하기 전에 ROB(301)와 ROE (302)를 읽고, 도 6에 도시된 것과 같은 절차에 따라 라이트 어드레스가 유효한지를 확인한 후 데이터를 라이트한다.As shown in FIG. 5, the ROB 301 and the ROE 302 according to an exemplary embodiment of the present invention may be used not only for the write operation of the data access unit 300 but also for the write operation of the direct memory access unit 500. have. In this case, the processor peripherals such as the host port 510, the serial port 520, or the external memory interface 530 may also be written to the internal data memory. That is, even in this case, if the write address indicated by the DMA unit 500 indicates the read-only memory space, the program memory may be overwritten or the constant table memory may be overwritten. Therefore, when a specific peripheral portion of the processor wishes to write to the integrated memory 200 using the DMA unit 500, the ROB 301 and the ROE 302 of the data access unit 300 and the procedure as shown in FIG. 6. This prevents errors in writing data to read-only memory areas. That is, before the data is written to the internal memory 200 by the DMA unit 500, the ROB 301 and the ROE 302 are read, and after confirming whether the write address is valid according to the procedure as shown in FIG. 6, the data is read. Light it.

상술한 바와 같이 본 발명은 확장 변형 하버드 구조에서 기존의 변형 하버드 구조와 같이 내부 메모리의 프로그램 메모리와 데이터 메모리를 통합된 메모리의 공간을 관리한다. 즉, 본 발명은 기존의 변형 하버드 구조를 개선하여 프로그램 메모리 영역을 포함하는 읽기 전용 메모리 영역을 데이터 메모리 영역과 구분할 수 있도록 한다. 따라서, 본 발명은 프로그램 메모리와 데이터 메모리를 통합한 메모리내에서 억세스 충동을 방지할 수 있는 이점이 있다.As described above, the present invention manages the space of the memory in which the program memory and the data memory of the internal memory are integrated, as in the conventional modified Harvard structure. That is, the present invention improves the existing modified Harvard structure so that the read-only memory area including the program memory area can be distinguished from the data memory area. Accordingly, the present invention has the advantage of preventing access urges in the memory in which the program memory and the data memory are integrated.

Claims (3)

프로그램 메모리와 데이터 메모리가 통합된 메모리의 영역 관리 방법에 있어서,In the area management method of a memory in which a program memory and a data memory are integrated, 메모리에 데이터를 라이트하고자 하는 어드레스가 읽기 전용값들이 저장된 영역의 시작 어드레스보다 크거나 읽기 전용값들이 저장된 영역의 끝 어드레스보다 작으면 상기 메모리에 데이터를 라이트하는 것을 특징으로 하는 방법.And writing the data to the memory if the address for writing data to the memory is larger than the start address of the area in which read-only values are stored or less than the end address of the area in which read-only values are stored. 제1항에 있어서, 상기 읽기 전용값은,The method of claim 1, wherein the read-only value is: 프로그램임을 특징으로 하는 방법.A method characterized by being a program. 제1항에 있어서, 상기 읽기 전용값은,The method of claim 1, wherein the read-only value is: 상수 테이블임을 특징으로 하는 방법.Method characterized in that it is a constant table.
KR1019990054102A 1999-12-01 1999-12-01 Method managing partition of memory KR20010053658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990054102A KR20010053658A (en) 1999-12-01 1999-12-01 Method managing partition of memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990054102A KR20010053658A (en) 1999-12-01 1999-12-01 Method managing partition of memory

Publications (1)

Publication Number Publication Date
KR20010053658A true KR20010053658A (en) 2001-07-02

Family

ID=19622917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990054102A KR20010053658A (en) 1999-12-01 1999-12-01 Method managing partition of memory

Country Status (1)

Country Link
KR (1) KR20010053658A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866817B2 (en) 2016-03-14 2020-12-15 Samsung Electronics Co.. Ltd. Computing system, and driving method and compiling method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555424A (en) * 1994-10-06 1996-09-10 The Dow Chemical Company Extended Harvard architecture computer memory system with programmable variable address increment
JPH09120372A (en) * 1995-07-07 1997-05-06 Sun Microsyst Inc Harmonized software control for hardware architecture cache memory using prefetch instruction
US5706466A (en) * 1995-01-13 1998-01-06 Vlsi Technology, Inc. Von Neumann system with harvard processor and instruction buffer
US5956751A (en) * 1995-06-28 1999-09-21 Industrial Technology Research Institute Computer memory management system using physical segmentation space allocation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555424A (en) * 1994-10-06 1996-09-10 The Dow Chemical Company Extended Harvard architecture computer memory system with programmable variable address increment
US5706466A (en) * 1995-01-13 1998-01-06 Vlsi Technology, Inc. Von Neumann system with harvard processor and instruction buffer
US5956751A (en) * 1995-06-28 1999-09-21 Industrial Technology Research Institute Computer memory management system using physical segmentation space allocation
JPH09120372A (en) * 1995-07-07 1997-05-06 Sun Microsyst Inc Harmonized software control for hardware architecture cache memory using prefetch instruction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866817B2 (en) 2016-03-14 2020-12-15 Samsung Electronics Co.. Ltd. Computing system, and driving method and compiling method thereof

Similar Documents

Publication Publication Date Title
US7533246B2 (en) Application program execution enhancing instruction set generation for coprocessor and code conversion with marking for function call translation
US7131114B2 (en) Debugger breakpoint management in a multicore DSP device having shared program memory
US7840845B2 (en) Method and system for setting a breakpoint
JP4843013B2 (en) System and method for preventing user OS in VMM system from turning off device used by service OS
EP2645237B1 (en) Deadlock/livelock resolution using service processor
US5862148A (en) Microcontroller with improved debug capability for internal memory
US20040268045A1 (en) Cache residency test instruction
US6697971B1 (en) System and method for detecting attempts to access data residing outside of allocated memory
US11907301B2 (en) Binary search procedure for control table stored in memory system
US7536694B2 (en) Exception handling in a multiprocessor system
US6021498A (en) Power management unit including a programmable index register for accessing configuration registers
US7774758B2 (en) Systems and methods for secure debugging and profiling of a computer system
KR20010053658A (en) Method managing partition of memory
US7689864B2 (en) Processor comprising an integrated debugging interface controlled by the processing unit of the processor
US20010049794A1 (en) Write protection software for programmable chip
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
US20180239558A1 (en) Method and device for recording memory access operation information
US7020745B1 (en) AMBA-based secondary cache controller and method of operating the same
US12007902B2 (en) Configurable memory system and memory managing method thereof
US7870349B2 (en) Method for accessing memory
US20240152463A1 (en) Configurable memory system and memory managing method thereof
JP2010134572A (en) Device and method for achieving security
CN114780479A (en) Atomic operation control circuit, system and electronic equipment
JP3006487B2 (en) Emulation device
KR20040047399A (en) Method for access controlling of memory area

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application