KR20010049025A - 아이에스디엔 데이터 단말 장치 - Google Patents

아이에스디엔 데이터 단말 장치 Download PDF

Info

Publication number
KR20010049025A
KR20010049025A KR1019990053941A KR19990053941A KR20010049025A KR 20010049025 A KR20010049025 A KR 20010049025A KR 1019990053941 A KR1019990053941 A KR 1019990053941A KR 19990053941 A KR19990053941 A KR 19990053941A KR 20010049025 A KR20010049025 A KR 20010049025A
Authority
KR
South Korea
Prior art keywords
data
channel
isdn
connection unit
channel data
Prior art date
Application number
KR1019990053941A
Other languages
English (en)
Other versions
KR100336511B1 (ko
Inventor
임제상
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019990053941A priority Critical patent/KR100336511B1/ko
Publication of KR20010049025A publication Critical patent/KR20010049025A/ko
Application granted granted Critical
Publication of KR100336511B1 publication Critical patent/KR100336511B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 ISDN 데이터 단말 장치를 제공하기 위한 것으로, 이러한 본 발명은 ISDN 망에 연결이 가능하도록 하는 ISDN 접속부와; 음성 전화 신호를 연결하는 음성신호 접속부와; 상기 ISDN 접속부로부터 2B+D 채널 데이터를 받아서 D 채널 데이터와 B1 채널 데이터와 B2 채널 데이터를 각각 분리하고, 상기 음성신호 접속부로부터 음성 전화 데이터를 입력받는 채널데이터 접속부와; 상기 채널 데이터 접속부로부터 D 채널 데이터를 받아서 처리하는 D 채널 HDLC 처리부와; 상기 채널 데이터 접속부로부터 B1 채널 데이터를 받아서 처리하는 B1 채널 HDLC 처리부와; 상기 채널 데이터 접속부로부터 B2 채널 데이터를 받아서 처리하는 B2 채널 HDLC 처리부와; 상기 D 및 B1 및 B2 채널 HDLC 처리부와 범용시리얼버스와 범용비동기송수신부 간에 직접 데이터가 송수신되도록 내부에 6개의 채널을 구비한 직접메모리액세스부와; 컴퓨터와 고속 데이터를 시리얼로 주고받는 범용시리얼버스와; 상기 컴퓨터와 저속 데이터를 시리얼로 주고 받는 범용비동기송수신부와; ISDN 데이터 단말 장치의 전체동작을 제어하는 마이크로프로세서로 구성함으로써, DMA를 이용하여 데이터 송수신 효율적으로 수행하고 하나의 반도체에 전체회로를 집적시켜 저가 회로를 구현할 수 있게 되는 것이다.

Description

아이에스디엔 데이터 단말 장치{Apparatus for data terminal in ISDN}
본 발명은 ISDN(Integrated Services Digital Network, 종합정보통신망) 데이터 단말 장치에 관한 것으로, 특히 DMA(Direct Memory Access, 직접메모리액세스)를 이용하여 데이터 송수신 효율적으로 수행하고 하나의 반도체에 전체회로를 집적시켜 저가 회로를 구현하기에 적당하도록 한 ISDN 데이터 단말 장치에 관한 것이다.
일반적으로 ISDN은 하나의 단말기에 한 줄의 통신 회선으로 음성(전화), 화상(팩시밀리), 데이터(컴퓨터) 등의 모든 정보를 전송하고, 또 교환할 수 있도록 한 교환망이다. 디지털 신호를 사용하기 때문에 넓은 주파수 대역이 필요하며, 동축 케이블이나 광섬유 케이블을 사용한다. ISDN 통신망이 전국적으로 완성되기까지의 과도기에는 기존의 전화 회선을 사용하고 있는 단말기에서는 망제어 장치를 사용하여 디지털 신호의 발착신을 식별하여 제어해야 한다.
도1은 종래 ISDN 데이터 단말 장치의 블록구성도이다.
이에 도시된 바와 같이, ISDN 망과 접속하여 ISDN의 시그널링을 처리하는 ISDN 접속부(11)와; 상기 ISDN 접속부(11)와 연결되고 음성신호를 처리하는 음성신호 접속부(12)와; 상기 ISDN 접속부(11) 및 상기 음성신호 접속부(12)와 연결되고, 수신된 데이터를 처리하는 HDLC(High-level Data Link Control, 고도 데이터 링크 제어) 제어부(13)와; 상기 HDLC 제어부(13)를 통해 데이터를 받아 처리하여 메모리에 저장하는 마이크로프로세서(14)와; 상기 마이크로프로세서(14)의 데이터를 컴퓨터(17)로 보내는 범용시리얼버스(Universal Serial Bus, USB)(15) 및 UART(Universal Asynchronous Receiver Transmitter, 범용 비동기 송수신기)(16)로 구성된다.
여기서 참조번호 17은 상기 범용시리얼버스(USB)(15) 및 범용비동기송신부(16)를 통해 상기 마이크로프로세서(14)와 연결된 컴퓨터(17)이다.
이처럼 종래에는 개별회로로 ISDN 접속부(11)와 음성신호 접속부(12)와 HDLC 제어부(13)와 마이크로프로세서(14)와 USB(15)와 UART(16)를 각각 구성하였다.
그래서 종래의 기술에서는 마이크로프로세서(14)의 성능이 매우 좋게 하여 많은 데이터를 처리하도록 동작하였다.
즉, ISDN 접속부(11)와 HDLC 제어부(13)를 통해 시그널링 신호(호 제어 신호)를 주고 받아서 ISDN 데이터 단말 장치를 제어하고, 음성신호는 음성신호 접속부(12)와 연결시켜준다.
그리고 데이터 수신 시에는 HDLC 제어부(13)를 통해서 마이크로프로세서(14)가 데이터를 받아서 메모리에 저장한다. 그리고 그 데이터를 USB(15) 또는 UART(16)를 통해서 컴퓨터(17)로부터 데이터를 받아 메모리에 저장해 두었다가 이를 다시 HDLC 제어부(13)를 통해 ISDN 접속부(11)로 보내어 ISDN 망으로 전송하게 된다.
그러나 종래 기술은 마이크로프로세서가 많은 일을 처리해야했기 때문에 성능이 높아야 하므로 가격이 비싸며, 모든 회로의 구성은 각각의 기능마다 별도의 반도체 집적회로를 사용해야했기 때문에 가격이 비싸고 회로 구성이 복잡한 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 DMA를 이용하여 데이터 송수신 효율적으로 수행하고 하나의 반도체에 전체회로를 집적시켜 저가 회로를 구현할 수 있는 ISDN 데이터 단말 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 ISDN 데이터 단말 장치는,
ISDN 망에 연결이 가능하도록 하는 ISDN 접속부와; 음성 전화 신호를 연결하는 음성신호 접속부와; 상기 ISDN 접속부로부터 2B+D 채널 데이터를 받아서 D 채널 데이터와 B1 채널 데이터와 B2 채널 데이터를 각각 분리하고, 상기 음성신호 접속부로부터 음성 전화 데이터를 입력받는 채널데이터 접속부와; 상기 채널 데이터 접속부로부터 D 채널 데이터를 받아서 처리하는 D 채널 HDLC 처리부와; 상기 채널 데이터 접속부로부터 B1 채널 데이터를 받아서 처리하는 B1 채널 HDLC 처리부와; 상기 채널 데이터 접속부로부터 B2 채널 데이터를 받아서 처리하는 B2 채널 HDLC 처리부와; 상기 D 및 B1 및 B2 채널 HDLC 처리부와 범용시리얼버스와 범용비동기송수신부 간에 직접 데이터가 송수신되도록 내부에 6개의 채널을 구비한 직접메모리액세스부와; 컴퓨터와 고속 데이터를 시리얼로 주고받는 범용시리얼버스와; 상기 컴퓨터와 저속 데이터를 시리얼로 주고 받는 범용비동기송수신부와; ISDN 데이터 단말 장치의 전체동작을 제어하는 마이크로프로세서로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도1은 종래 ISDN 데이터 단말 장치의 블록구성도이고,
도2는 본 발명의 일실시예에 의한 ISDN 데이터 단말 장치의 블록구성도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : ISDN 접속부 22 : 음성신호 접속부
23 : 채널데이터 접속부 24 : D 채널 HDLC 처리부
25 : B1 채널 HDLC 처리부 26 : B2 채널 HDLC 처리부
27 : 직접메모리액세스부 28 : 범용시리얼버스
29 : 범용비동기송수신부 30 : 마이크로프로세서
31 : 컴퓨터
이하, 상기와 같은 본 발명 ISDN 데이터 단말 장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
도2는 본 발명의 일실시예에 의한 ISDN 데이터 단말 장치의 블록구성도이다.
이에 도시된 바와 같이, ISDN 망에 연결이 가능하도록 하는 ISDN 접속부(21)와; 음성 전화 신호를 연결하는 음성신호 접속부(22)와; 상기 ISDN 접속부(21)로부터 2B+D 채널 데이터를 받아서 D 채널 데이터와 B1 채널 데이터와 B2 채널 데이터를 각각 분리하고, 상기 음성신호 접속부(22)로부터 음성 전화 데이터를 입력받는 채널데이터 접속부(23)와; 상기 채널 데이터 접속부(23)로부터 D 채널 데이터를 받아서 처리하는 D 채널 HDLC 처리부(24)와; 상기 채널 데이터 접속부(23)로부터 B1 채널 데이터를 받아서 처리하는 B1 채널 HDLC 처리부(25)와; 상기 채널 데이터 접속부(23)로부터 B2 채널 데이터를 받아서 처리하는 B2 채널 HDLC 처리부(26)와; 상기 D 및 B1 및 B2 채널 HDLC 처리부(24 ~26)와 범용시리얼버스(28)와 범용비동기송수신부(29) 간에 직접 데이터가 송수신되도록 내부에 6개의 채널을 구비한 직접메모리액세스부(27)와; 컴퓨터(31)와 고속 데이터를 시리얼로 주고받는 범용시리얼버스(USB)(28)와; 상기 컴퓨터(31)와 저속 데이터를 시리얼로 주고 받는 범용비동기송수신부(UART)(29)와; ISDN 데이터 단말 장치의 전체동작을 제어하는 마이크로프로세서(30)로 구성된다.
이와 같이 구성된 본 발명에 의한 ISDN 데이터 단말 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명의 동작을 ISDN에 연결된 ISDN 접속부(21)에서 2-B 채널과 1-D 채널을 통하여 시그널링 신호는 물론 디지털 음성 신호와 디지털 데이터 신호를 ISDN 망과 주고 받으면서 이루어진다.
음성신호 접속부(22)는 채널데이터 접속부(23)로부터 PCM(Pulse Code Modulation, 펄스 부호 변조) 데이터를 받아서 아날로그 음성신호로 변환하여 수신하고, 송신하는 아날로그 음성신호를 PCM 데이터로 변환하여 채널데이터 접속부(23)로 보낸다.
채널데이터 접속부(23)는 ISDN 접속부921)로부터 2B+D 채널 데이터를 받아 D 채널 데이터와 B1 채널 데이터와 B2 채널 데이터를 각각 분리해서 D 채널 데이터는 D 채널 HDLC 처리부(24)로 보내고, B1 채널 데이터는 B1 채널 HDLC 처리부(25)로 보내며, B2 채널 데이터는 B2 채널 HDLC 처리부(26)로 보낸다. 또한 채널데이터 접속부(23)는 D 채널 HDLC 처리부(24)로부터 D 채널 데이터를 받거나 또는 B1 채널 HDLC 처리부(25)로부터 B1 채널 데이터를 받거나 또는 B2 채널 HDLC 처리부(26)로부터 B2 채널 데이터를 받으면, 이를 ISDN 접속부(21)로 보낸다.
D 채널 HDLC 처리부(24)는 채널데이터 접속부(23)로부터 D 채널 데이터를 받아서 시그널링 신호인지 데이터 전송용 데이터인지를 식별하여 마이크로프로세서(30)로 알려준다. 마이크로프로세서(30)는 시그널링 신호는 직접 수신하고, 데이터 전송용 데이터이면 직접메모리액세스부(DMA)(27)가 처리하도록 한다. 또한 D 채널 HDLC 처리부(24)는 시그널링 신호를 마이크로프로세서(30)로부터 받거나, 데이터 전송용 데이터를 직접메모리액세스부(27)로부터 받게 되면, 이 신호를 채널데이터 접속부(23)로 보낸다.
B1 채널 HDLC 처리부(25)는 채널데이터 접속부(23)로부터 B1 채널 데이터를 받아서 시그널링 신호인지 데이터 전송용 데이터인지를 식별하여 마이크로프로세서(30)로 알려준다. 마이크로프로세서(30)는 시그널링 신호는 직접 수신하고, 데이터 전송용 데이터이면 직접메모리액세스부(27)가 처리하도록 한다. 또한 B1 채널 HDLC 처리부(25)는 시그널링 신호를 마이크로프로세서(30)로부터 받거나, 데이터 전송용 데이터를 직접메모리액세스부(27)로부터 받게 되면, 이 신호를 채널데이터 접속부(23)로 보낸다.
B2 채널 HDLC 처리부(26)는 채널데이터 접속부(23)로부터 B2 채널 데이터를 받아서 시그널링 신호인지 데이터 전송용 데이터인지를 식별하여 마이크로프로세서(30)로 알려준다. 마이크로프로세서(30)는 시그널링 신호는 직접 수신하고, 데이터 전송용 데이터이면 DMA(27)가 처리하도록 한다. 또한 B2 채널 HDLC 처리부(26)는 시그널링 신호를 마이크로프로세서(30)로부터 받거나, 데이터 전송용 데이터를 DMA(27)로부터 받게 되면, 이 신호를 채널데이터 접속부(23)로 보낸다.
DMA(27)는 내부에 6개의 채널을 가지고 있으며, D 채널 HDLC 처리부(24), B1 채널 HDLC 처리부(25), B2 채널 HDLC 처리부(26)와 USB(28), UART(29) 사이에서 마이크로프로세서(30) 없이 직접 데이터를 주고 받을 수 있도록 해준다. 그래서 DMA(27)는 2B+D 채널로부터 동시에 데이터를 받아서 처리할 수 있다.
이에 따라 DMA(27)는 마이크로프로세서(30)로부터 명령을 받아서 D 채널 HDLC 처리부(24), B1 채널 HDLC 처리부(25), B2 채널 HDLC 처리부(26), USB(28), UART(29) 사이에서 어느 연결 방향으로든 데이터가 옮겨질 수 있도록 한다. 예를 들어, D 채널 HDLC 처리부(24)로부터 USB(28)로 128 바이트의 데이터를 옮기도록 명령을 받으면 이를 즉시 수행한다.
또한 D 채널 HDLC 처리부(24), B1 채널 HDLC 처리부(25), B2 채널 HDLC 처리부(26), USB(28), UART(29)에는 데이터를 저장했다가 보내주는 FIFO(First In First Out, 선입선출)가 있고, 그 크기는 필요한 크기 만큼 설계할 수 있다.
DMA(27)는 D 채널 HDLC 처리부(24), B1 채널 HDLC 처리부(25), B2 채널 HDLC 처리부(26)와 USB(28), UART(29) 사이에서 마이크로프로세서(30) 없이도 데이터를 고속으로 옮겨주기 때문에 마이크로프로세서(30)의 처리부하를 크게 줄여준다.
범용시리얼버스(USB)(28)는 컴퓨터(31)와 연결되어 시리얼 데이터를 고속으로 받아서 내부 FIFO에 데이터를 저장하고 있다가 FIFO가 지정된 만큼 차게 되면 마이크로프로세서(30)에 알린다. 그러면 마이크로프로세서(30)가 DMA(27)에 명령을 해서 USB(28) 내부 FIFO로부터 데이터를 읽어서 D 채널 HDLC 처리부(24)와 B1 채널 HDLC 처리부(25)와 B2 채널 HDLC 처리부(26) 중의 하나로 데이터를 옮기게 된다. 또한 USB(28)는 D 채널 HDLC 처리부(24)와 B1 채널 HDLC 처리부(25)와 B2 채널 HDLC 처리부(26) 중의 하나로부터 DMA(27)를 통해 데이터를 받아서 컴퓨터(31)로 시리얼의 고속 데이터를 보내게 된다.
범용비동기송수신부(UART)(29)는 컴퓨터(31)와 연결되어 시리얼 데이터를 저속으로 받아서 내부 FIFO에 데이터를 저장하고 있다가 FIFO가 지정된 만큼 차게 되면 마이크로프로세서(30)에 알린다. 그러면 마이크로프로세서(30)가 DMA(27)에 명령을 해서 UART(29) 내부 FIFO로부터 데이터를 읽어서 D 채널 HDLC 처리부(24)와 B1 채널 HDLC 처리부(25)와 B2 채널 HDLC 처리부(26) 중의 하나로 데이터를 옮기게 된다. 또한 USB(28)는 D 채널 HDLC 처리부(24)와 B1 채널 HDLC 처리부(25)와 B2 채널 HDLC 처리부(26) 중의 하나로부터 DMA(27)를 통해 데이터를 받아서 컴퓨터(31)로 시리얼의 저속 데이터를 보내게 된다.
USB(28)와 UART(29)의 경우, USB(28)는 고속데이터 전송에 사용되고, UART(29)는 저속데이터 전송에 사용되는 점만 다를 뿐 나머지 동작을 동일하다.
마이크로프로세서(30)는 전체적으로 ISDN 데이터 단말 장치를 제어하는 기능을 수행한다. 즉, 사용자의 다이얼을 인식하여 D 채널 HDLC 처리부(24)와 채널데이터 접속부(23)와 ISDN 접속부(21)를 통해 ISDN 망으로 보내는 것을 제어하고, ISDN 망으로부터 명령을 받아서 ISDN 데이터 단말 장치의 동작을 제어한다.
이처럼 본 발명은 DMA를 이용하여 데이터 송수신 효율적으로 수행하고 하나의 반도체에 전체회로를 집적시켜 저가 회로를 구현하게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 ISDN 데이터 단말 장치는 DMA를 이용하여 D 채널 HDLC 처리부, B1 채널 HDLC 처리부, B2 HDLC 처리부들과 USB, UART 사이에 데이터를 직접 주고 받도록 하여 마이크로프로세서의 작업량을 대폭 감소시킴으로써 마이크로프로세서는 성능이 낮을 것을 사용할 수 있어 전체 회로를 하나의 ASIC(Applicable Specific Integrated Circuit, 주문형 반도체)으로 구성할 때 회로의 복잡도를 감소시키고 데이터 처리 속도도 증가시킨 효과가 있다.
또한 본 발명은 DMA가 6개의 채널을 가지기 때문에 2B+D 채널로 동시에 데이터가 입력되어도 처리할 수 있어, ISDN 데이터 단말 장기가 128Kbps까지 데이터를 처리할 수 있는 효과도 있게 된다.
더불어 본 발명은 각각의 기능 블록을 별도의 반도체 집적회로로 사용하던 종래의 기술과는 달리 하나의 반도체 집적회로에 통합함으로써 부품 가격의 인하와 회로 간편화를 구현할 수 있는 효과가 있게 된다.

Claims (1)

  1. ISDN 망에 연결이 가능하도록 하는 ISDN 접속부와;
    음성 전화 신호를 연결하는 음성신호 접속부와;
    상기 ISDN 접속부로부터 2B+D 채널 데이터를 받아서 D 채널 데이터와 B1 채널 데이터와 B2 채널 데이터를 각각 분리하고, 상기 음성신호 접속부로부터 음성 전화 데이터를 입력받는 채널데이터 접속부와;
    상기 채널 데이터 접속부로부터 D 채널 데이터를 받아서 처리하는 D 채널 HDLC 처리부와;
    상기 채널 데이터 접속부로부터 B1 채널 데이터를 받아서 처리하는 B1 채널 HDLC 처리부와;
    상기 채널 데이터 접속부로부터 B2 채널 데이터를 받아서 처리하는 B2 채널 HDLC 처리부와;
    상기 D 및 B1 및 B2 채널 HDLC 처리부와 범용시리얼버스와 범용비동기송수신부 간에 직접 데이터가 송수신되도록 내부에 6개의 채널을 구비한 직접메모리액세스부와;
    컴퓨터와 고속 데이터를 시리얼로 주고받는 범용시리얼버스와;
    상기 컴퓨터와 저속 데이터를 시리얼로 주고 받는 범용비동기송수신부와;
    ISDN 데이터 단말 장치의 전체동작을 제어하는 마이크로프로세서로 구성된 것을 특징으로 하는 ISDN 데이터 단말 장치.
KR1019990053941A 1999-11-30 1999-11-30 아이에스디엔 데이터 단말 장치 KR100336511B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990053941A KR100336511B1 (ko) 1999-11-30 1999-11-30 아이에스디엔 데이터 단말 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990053941A KR100336511B1 (ko) 1999-11-30 1999-11-30 아이에스디엔 데이터 단말 장치

Publications (2)

Publication Number Publication Date
KR20010049025A true KR20010049025A (ko) 2001-06-15
KR100336511B1 KR100336511B1 (ko) 2002-05-11

Family

ID=19622772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990053941A KR100336511B1 (ko) 1999-11-30 1999-11-30 아이에스디엔 데이터 단말 장치

Country Status (1)

Country Link
KR (1) KR100336511B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479845B1 (ko) * 2001-12-13 2005-03-30 한국전자통신연구원 Ｉｓｄｎ 통신 단말장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03256439A (ja) * 1990-03-07 1991-11-15 Hitachi Ltd Ｉｓｄｎ通信制御装置
JP2902776B2 (ja) * 1990-11-29 1999-06-07 富士通株式会社 Ｉｓｄｎインタフェース装置
US5463629A (en) * 1992-07-13 1995-10-31 Ko; Cheng-Hsu Dynamic channel allocation method and system for integrated services digital network

Also Published As

Publication number Publication date
KR100336511B1 (ko) 2002-05-11

Similar Documents

Publication Publication Date Title
US5903849A (en) Adapter for data transmission to and from a radio telephone
US4615028A (en) Switching system with separate supervisory links
US5349640A (en) Option bus adapter
US6031825A (en) Infrared audio link in mobile phone
US6529743B1 (en) Universal wireless telephone to modem adapter
CA2219360A1 (en) Single-chip software configurable transceiver for asymmetric communication system
US5883896A (en) Arrangement for coupling optional auxiliary devices to terminal equipment of private branch exchanges
WO1999033251A3 (en) Routing call processing communications in a telecommunications system
US5193089A (en) Key telephone system
KR100336511B1 (ko) 아이에스디엔 데이터 단말 장치
KR100285717B1 (ko) 교환시스템에서의가입자신호직접변환방법
KR960011706B1 (ko) Isdn 망에 접속가능한 디지탈 키폰 시스템
US5490146A (en) Digital mobile radio system interfacing an ISDN standard bus system
KR100265069B1 (ko) 종합정보통신망 가입자 접속 모듈
KR0146149B1 (ko) 데이타 송수신 장치
KR0128170B1 (ko) 디지탈 키폰시스템에서 디지털 키폰전화기 접속장치 및 방법
KR100268072B1 (ko) 종합정보통신망(isdn)용복합인터페이스카드
KR950010387Y1 (ko) 범용 디지탈망 송,수신기를 이용한 디지탈 키폰회로
KR910006678B1 (ko) 데이타 통신용 인터페이스회로
KR100303301B1 (ko) 이더넷 데이터 통신장치를 가지는 컴퓨터-전화 복합시스템
KR940004923B1 (ko) 피씨 접속용 모뎀의 다기능 통신방법
FI109074B (fi) Tilaajamultipleksointilaite
KR950005977B1 (ko) 복수연결 가능한 디지탈 키폰 전화기
JPH02262748A (ja) ディジタル通信回線用ターミナル・アダプタ
KR940005051A (ko) 2선식 디지탈 전화기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050330

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee