KR20010048515A - electrode of plasma display panel - Google Patents
electrode of plasma display panel Download PDFInfo
- Publication number
- KR20010048515A KR20010048515A KR1019990053215A KR19990053215A KR20010048515A KR 20010048515 A KR20010048515 A KR 20010048515A KR 1019990053215 A KR1019990053215 A KR 1019990053215A KR 19990053215 A KR19990053215 A KR 19990053215A KR 20010048515 A KR20010048515 A KR 20010048515A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- display panel
- plasma display
- width
- address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
Abstract
Description
본 발명은, 플라즈마 디스플레이 패널의 전극에 관한 것으로, 더 상세하게는 플라즈마 디스플레이 패널의 방전효율을 향상시켜 기능 향상 및 생산성 향상을 도모할 수 있는 플라즈마 디스플레이 패널의 전극에 관한 것이다.The present invention relates to an electrode of a plasma display panel, and more particularly, to an electrode of a plasma display panel capable of improving the discharge efficiency of the plasma display panel and improving the function and productivity.
도 1에는 종래의 플라즈마 디스플레이 패널(PDP)의 구성을 설명하기 위한 개략부분단면도가 도시되는 바, 도 1에서 그 플라즈마 디스플레이 패널은, X전극(3)과 Y전극(4)으로 전면 전극군을 형성하여 전면기판(1)에 형성되며, 그위에 유전층(6)이 형성된다. 또, 그 전면기판(1)의 대향측에는 후면기판(2)에 데이터전극으로서 어드레스전극(5)이 형성되고, 그 위에 유전층(7)이 형성되며, 격벽(8)사이에 형광체 패턴(9)이 형성된다.FIG. 1 shows a schematic partial cross-sectional view for explaining the structure of a conventional plasma display panel (PDP). In FIG. 1, the plasma display panel includes a front electrode group formed of an X electrode 3 and a Y electrode 4. Formed on the front substrate 1, on which the dielectric layer 6 is formed. On the opposite side of the front substrate 1, an address electrode 5 is formed on the rear substrate 2 as a data electrode, a dielectric layer 7 is formed thereon, and the phosphor pattern 9 is formed between the partitions 8. Is formed.
이러한 플라즈마 디스플레이 패널은, X전극(3) 및 Y전극(4)의 폭(a,b)가 동일하며, 서로 대칭으로 형성되어 있다.The plasma display panel has the same width a and b of the X electrode 3 and the Y electrode 4, and is formed symmetrically with each other.
이와 같이 구성되는 플라즈마 디스플레이장치의 구동방법은, 1프레임을 6개의 서브프레임으로 분할하고, 각 서브프레임은 서로 다른 유지기간이 설정하고, 각 서브프레임을 조합하여 영상화면의 계조를 표시하고, 각 서브프레임은 리셋(Reset)기간, 어드레스기간, 및 유지기간으로 분리된다. 리셋기간에는, 패널의 모든 셀의 방전조건을 균일화 또는 초기화하기 위해 공통접속된 X전극(3)에 쓰기펄스를 인가하여 모든 셀들을 전면 방전시키고, 다음에 모든 Y전극(4)들에 유지펄스를 인가하여 유지방전을 한 후, 공통접속된 X전극(3)에 소거펄스를 인가하여 유전체상에 축적된 벽전하를 소거한다. 어드레스 기간에는, 입력된 영상데이터에 따라 표시해야할 셀들을 지정하기 위해 어드레스 전극에 데이터 펄스가 인가되고, Y전극(4)에는 순차적으로 스캔펄스가 인가되어, 표시해야할 셀의 전면 유전층(6)상에 벽전하가 축적된다. 다음에 유지펄스를 X전극(3) 및 Y전극(4)에 교번으로 인가하여, 어드레스 기간에 지정된, 즉 벽전하가 축적된 셀만 유지방전을 한다.In the driving method of the plasma display apparatus configured as described above, one frame is divided into six subframes, each subframe is set to have a different retention period, and each subframe is combined to display the gray level of the video screen. The subframe is divided into a reset period, an address period, and a sustain period. In the reset period, in order to equalize or initialize the discharge conditions of all the cells of the panel, a write pulse is applied to the commonly connected X electrodes 3 to discharge all the cells entirely, and then the sustain pulses are applied to all the Y electrodes 4. After the sustain discharge is applied, an erase pulse is applied to the commonly connected X electrode 3 to erase the wall charges accumulated on the dielectric. In the address period, data pulses are applied to the address electrode to designate cells to be displayed according to the input image data, and scan pulses are sequentially applied to the Y electrode 4, so that the front dielectric layer 6 of the cell to be displayed is applied. Wall charges accumulate in the Next, the sustain pulse is alternately applied to the X electrode 3 and the Y electrode 4, so that only the cells designated in the address period, that is, the wall charges are accumulated, are sustain discharged.
상술된 1서브프레임의 표시동안에, 리셋(Reset)기간과 어드레스 기간에 어드레스전극(5)은 전면 전극군인 X전극(3) 및 Y전극(4)과 동일한 기준 준위로 그라운드 레벨(Ground Level)로 처리 되어 방전에 필요한 기입 및 소거를 원활하게 하기 위한 공간전하(Space Charge)와 벽전하(Wall Charge)를 생성하고 있다. 또한, 유지 기간에서는 어드레스전극(5)은 그라운드 레벨로 처리되어 있지 않고 하이-임피덴스(Hi-lmpedence)로 처리되어 있으며, 전면 전극군에 형성되는 공간전하로 어드레스전극(5)에 전압이 유기된다. 이는 편의상 플로팅(floating)된 어드레스 전압을 어드레스 유기전압이라 한다. 유지 방전시 그 어드레스 유기전압은, 그라운드 레벨로 처리하면, 유지 방전이 불안정성을 초래할 수도 있다. 따라서, 모든 면방전 구조에서는 하이 임퍼덴스(Hi-lmpedence)로 통상 처리하고 있다.During the display of the above one subframe, in the reset period and the address period, the address electrode 5 is brought to the ground level at the same reference level as the X electrode 3 and the Y electrode 4, which are the front electrode groups. The process generates space charges and wall charges to facilitate writing and erasing required for discharge. In the sustain period, the address electrode 5 is not treated at ground level but is treated with high-impedance, and voltage is induced to the address electrode 5 due to the space charge formed in the front electrode group. do. For convenience, the floating address voltage is called an address induced voltage. When the address induced voltage at the sustain discharge is processed at the ground level, the sustain discharge may cause instability. Therefore, in all surface discharge structures, it is normally processed by high-impedance (Hi-lmpedence).
상술한 구성의 종래의 플라즈마 디스플레이 패널은, 회로 구동시에 Y전극(4)이 어드레싱의 중요한 역할을 하고 X전극(3)은 보조하는 역활을 하는데 Y전극(4)의 어드레싱 제어가 어렵다는 결점이 있다.In the conventional plasma display panel having the above-described configuration, the Y electrode 4 plays an important role of addressing and the X electrode 3 plays a role in addressing the circuit, but the addressing control of the Y electrode 4 is difficult. .
또한, 기존의 대칭적 X전극(3) 및 Y전극(4)의 전극 구조로는 방전후 형성된 프림밍 파티클(Primming Particle)의 제어가 어렵고, 결과적으로 동특성 마진(Margin)이 떨어지는 결점이 있다.In addition, the electrode structures of the conventional symmetric X electrodes 3 and Y electrodes 4 are difficult to control the priming particles formed after the discharge, and as a result, there is a disadvantage in that the dynamic margin is reduced.
따라서, 본 발명은, 상술한 문제점들을 해결하기 위한 것으로, Y전극의 어드레싱 제어와 방전후 형성된 프림밍 파티클(Primming Particle)의 제어를 용이하게 하여 플라즈마 디스플레이 패널의 방전효율을 향상시킴으로써 기능 향상 및 생산성 향상을 도모할 수 있는 플라즈마 디스플레이 패널의 전극을 제공하는 데에 그 목적이 있다.Accordingly, the present invention is to solve the above problems, to facilitate the addressing control of the Y electrode and the control of the priming particles formed after discharge to improve the discharge efficiency of the plasma display panel to improve the function and productivity An object of the present invention is to provide an electrode of a plasma display panel that can be improved.
도 1은 종래의 플라즈마 디스플레이 패널(PDP)의 구성을 설명하기 위한 개략부분단면도,1 is a schematic partial cross-sectional view for explaining the structure of a conventional plasma display panel (PDP);
도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구성을 도시한 개략부분단면도,2 is a schematic partial cross-sectional view showing the configuration of a plasma display panel according to an embodiment of the present invention;
도 3은 본 발명의 다른 실시예에 따른 플라즈마 디스플레이 패널의 구성을 도시한 개략부분단면도,3 is a schematic partial cross-sectional view showing the configuration of a plasma display panel according to another embodiment of the present invention;
도 4는 본 발명의 또다른 실시예에 따른 플라즈마 디스플레이 패널의 구성을 도시한 개략부분단면도.4 is a schematic partial cross-sectional view showing the configuration of a plasma display panel according to another embodiment of the present invention;
〈도면의 주요 부분에 대한 부호 설명〉<Description of Signs of Major Parts of Drawings>
1: 전면기판 2: 후면기판1: front board 2: back board
3: X전극 3': 금속전극3: X electrode 3 ': metal electrode
4: Y전극 4': 금속전극4: Y electrode 4 ': metal electrode
5: 어드레스전극 6,7: 유전층5: address electrode 6,7: dielectric layer
8: 격벽 9: 형광체 패턴8: bulkhead 9: phosphor pattern
이러한 목적을 달성하기 위한 본 발명의 제1실시예에 따른 플라즈마 디스플레이 패널의 전극은, 전면기판의 배면에 형성되는 X전극과 Y전극으로 구성되는 전면 전극군과, 그 전면전극군과 교차하는 지점에 형성되는 복수의 셀들을 형성하도록 상기 전면기판의 대향측 후면기판의 배면에 형성되는 어드레스전극과, 전면 전극군 및 어드레스전극상에 각각 형성되는 유전층들과, 어드레스전극상의 유전층위에 격벽들사이에 각각 형성되는 형광체 패턴을 포함하여 구성되는 플라즈마 디스플레이 패널에 있어서, 상기 X전극의 폭과 Y전극의 폭이 비대칭으로 형성되는 것을 특징으로 한다.The electrode of the plasma display panel according to the first embodiment of the present invention for achieving the above object, the front electrode group consisting of the X electrode and the Y electrode formed on the back surface of the front substrate, and the intersection point with the front electrode group Between the address electrodes formed on the rear surface of the opposite back substrate of the front substrate, the dielectric layers formed on the front electrode group and the address electrodes, and the partition walls on the dielectric layer on the address electrodes so as to form a plurality of cells formed on the front substrate. In the plasma display panel including phosphor patterns to be formed, the width of the X electrode and the width of the Y electrode are asymmetrically formed.
상기 Y전극의 폭이 X전극의 폭보다 길게 형성되는 것이 더욱 바람직하며, 상기 X전극 및 Y전극상에 각각 금속전극도 비대칭으로 형성될 수도 있다.More preferably, the width of the Y electrode is longer than that of the X electrode, and metal electrodes may also be formed asymmetrically on the X electrode and the Y electrode.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2에는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구성이 도 1과 유사한 개략부분단면도로 도시된다.FIG. 2 is a schematic partial cross-sectional view of a plasma display panel according to an embodiment of the present invention similar to FIG. 1.
도 2에서도 도 1에서와 같이 본 발명의 플라즈마 디스플레이 패널의 전극은, 전면기판(1)의 배면에 X전극(3)과 Y전극(4)으로 구성되는 전면 전극군(3,4)이 형성되고, 그 전면전극군과 교차하는 지점에서 복수의 셀들을 형성하도록 상기 전면기판(1)의 대향측 후면기판(2)의 배면에 어드레스전극(5)이 형성된다. 또, 전면 전극군(3,4) 및 어드레스전극(5)상에 각각 유전층(6,7)들이 형성되고, 어드레스전극(5)상의 유전층(7)위에 격벽(8)들이 일정한 간격으로 형성되며, 그 사이에 각각 형광체 패턴(9)이 형성된다.In FIG. 2, as shown in FIG. 1, the electrode of the plasma display panel according to the present invention includes front electrode groups 3 and 4 formed of an X electrode 3 and a Y electrode 4 on the rear surface of the front substrate 1. The address electrode 5 is formed on the rear surface of the opposite rear substrate 2 of the front substrate 1 so as to form a plurality of cells at the point where they cross the front electrode group. In addition, dielectric layers 6 and 7 are formed on the front electrode groups 3 and 4 and the address electrode 5, respectively, and partition walls 8 are formed on the dielectric layer 7 on the address electrode 5 at regular intervals. Phosphor pattern 9 is formed between them.
이와 같은 구조의 플라즈마 디스플레이 패널에 있어서, 본 발명의 일실시예에 따라서는 상기 X전극(3)의 폭(a)과 Y전극(4)의 폭(b)이 비대칭으로 형성되며, 도 2에서는 상기 Y전극(4)의 폭(b)이 X전극(3)의 폭(a)보다 길게 형성된다.In the plasma display panel having such a structure, according to an embodiment of the present invention, the width a of the X electrode 3 and the width b of the Y electrode 4 are asymmetrically formed. The width b of the Y electrode 4 is formed longer than the width a of the X electrode 3.
이와 같이 X전극(3)과 Y전극(4)이 비대칭으로 형성됨으로써 Y전극(4)의 폭이 넓어지면 방전시에 벽전하가 Y전극(4)쪽으로 쉽게 모일 수 있게 되고 이에 따라 어드레싱이 용이하게 이루어질 수 있게 된다. 이와 같이 Y전극(4)의 폭(b)을 넓게 함으로써 회로구동시에 어드레싱(Addressing) 효율을 높일 수 있게 된다.As the X electrode 3 and the Y electrode 4 are asymmetrically formed in this manner, when the width of the Y electrode 4 becomes wider, wall charges can be easily collected toward the Y electrode 4 during discharge, and thus addressing is easy. Can be done. By widening the width b of the Y electrode 4 in this manner, the addressing efficiency can be increased at the time of driving the circuit.
또한, 방전후 형성되는 프림밍 파티클(Primming Particle)을 쉽게 Y전극(4)쪽으로 모을 수 있게 된다. 이에 따라 잔류 벽전하를 쉽게 제어할 수 있어 동특성 마진(Margin)이 증대되게 된다.In addition, the priming particles (Primming Particle) formed after the discharge can be easily collected toward the Y electrode (4). Accordingly, the residual wall charge can be easily controlled, thereby increasing the dynamic characteristic margin.
한편, 도 3 및 도 4에는 본 발명의 다른 실시예들이 도시된다. 도 2에서 X전극(3)과 Y전극(4)이 비대칭으로 형성되나, 금속전극(3',4')은 서로 대칭으로 형성된다. 그러나, 도 3에서는 금속전극(3',4')이 왼쪽으로 치우쳐 형성된다. 또, 도 3에서는 X전극(3)의 금속전극(3')이 외쪽으로 치우쳐 형성되고, Y전극(4)의 금속전극(4')은 중앙부에 위치한다. 이와 같이 금속전극(3',4')이 어떤 위치에 있더라도 본 발명에 따라 Y전극(4)의 폭(b)이 X전극(3)의 폭(a)보다 길게 형성되면, 상술한 작용 및 효과를 가져오게 된다.Meanwhile, other embodiments of the present invention are shown in FIGS. 3 and 4. In FIG. 2, the X electrode 3 and the Y electrode 4 are formed asymmetrically, but the metal electrodes 3 ', 4' are formed symmetrically with each other. However, in FIG. 3, the metal electrodes 3 ′ and 4 ′ are formed to be biased to the left. In addition, in FIG. 3, the metal electrode 3 'of the X electrode 3 is formed outwardly, and the metal electrode 4' of the Y electrode 4 is located in the center part. As described above, if the width b of the Y electrode 4 is formed longer than the width a of the X electrode 3 according to the present invention no matter where the metal electrodes 3 'and 4' are located, the above-described operation and Will have an effect.
이상에서 설명한 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 전극의 구성과 작용에 의하면, Y전극(4)의 폭(b)이 X전극(3)의 폭(a)보다 길게 형성함으로써 회로구동시에 어드레싱 효율을 높일 수 있게 되고, 잔류 벽전하를 쉽게 제어할 수 있어 동특성 마진이 기대되어 기능 향상 및 생산성 향상을 도모할 수 있는 등의 효과가 있다.According to the configuration and operation of the electrode of the plasma display panel according to the embodiment of the present invention described above, the width (b) of the Y electrode 4 is formed longer than the width (a) of the X electrode 3, the circuit driving time The addressing efficiency can be increased, the residual wall charge can be easily controlled, and the dynamic characteristic margin is expected, thereby improving the function and improving the productivity.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053215A KR100640164B1 (en) | 1999-11-26 | 1999-11-26 | electrode of plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053215A KR100640164B1 (en) | 1999-11-26 | 1999-11-26 | electrode of plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010048515A true KR20010048515A (en) | 2001-06-15 |
| KR100640164B1 KR100640164B1 (en) | 2006-10-31 |
Family
ID=19622206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990053215A KR100640164B1 (en) | 1999-11-26 | 1999-11-26 | electrode of plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100640164B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487000B1 (en) * | 2002-06-26 | 2005-05-03 | 엘지전자 주식회사 | Plasma display panel |
| KR100555306B1 (en) * | 2002-12-27 | 2006-03-03 | 엘지전자 주식회사 | Plasma display panel |
| US7250724B2 (en) | 2002-09-12 | 2007-07-31 | Lg Electronics Inc. | Plasma display panel including dummy electrodes in non-display area |
| US7329990B2 (en) | 2002-12-27 | 2008-02-12 | Lg Electronics Inc. | Plasma display panel having different sized electrodes and/or gaps between electrodes |
| KR100976012B1 (en) * | 2006-07-18 | 2010-08-17 | 가부시끼가이샤 지세다이 피디피 가이하쯔 센타 | Plasma display panel |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3121247B2 (en) * | 1995-10-16 | 2000-12-25 | 富士通株式会社 | AC-type plasma display panel and driving method |
| JP3687715B2 (en) * | 1997-08-13 | 2005-08-24 | 富士通株式会社 | AC type plasma display panel |
-
1999
- 1999-11-26 KR KR1019990053215A patent/KR100640164B1/en not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487000B1 (en) * | 2002-06-26 | 2005-05-03 | 엘지전자 주식회사 | Plasma display panel |
| US7250724B2 (en) | 2002-09-12 | 2007-07-31 | Lg Electronics Inc. | Plasma display panel including dummy electrodes in non-display area |
| KR100555306B1 (en) * | 2002-12-27 | 2006-03-03 | 엘지전자 주식회사 | Plasma display panel |
| US7329990B2 (en) | 2002-12-27 | 2008-02-12 | Lg Electronics Inc. | Plasma display panel having different sized electrodes and/or gaps between electrodes |
| US7817108B2 (en) | 2002-12-27 | 2010-10-19 | Lg Electronics Inc. | Plasma display having electrodes provided at the scan lines |
| KR100976012B1 (en) * | 2006-07-18 | 2010-08-17 | 가부시끼가이샤 지세다이 피디피 가이하쯔 센타 | Plasma display panel |
| US7952277B2 (en) | 2006-07-18 | 2011-05-31 | Advanced Pdp Development Center Corporation | Plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100640164B1 (en) | 2006-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5952986A (en) | Driving method of an AC-type PDP and the display device | |
| JP5146410B2 (en) | Driving method of plasma display device | |
| US6867552B2 (en) | Method of driving plasma display device and plasma display device | |
| KR980004289A (en) | Driving Method of Plasma Display Panel and Plasma Display | |
| US7227513B2 (en) | Plasma display and driving method thereof | |
| KR100640164B1 (en) | electrode of plasma display panel | |
| JP3248074B2 (en) | Driving method of plasma display panel | |
| US20070063929A1 (en) | Plasma display panel driving and a method of driving the same | |
| US7006060B2 (en) | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio | |
| JP2005165267A (en) | Plasma display and driving method thereof | |
| KR20010046350A (en) | Method for driving plasma display panel | |
| KR19980046358A (en) | Plasma Display Panel Structure and Its Driving Method | |
| JPH11176337A (en) | Panel structure of plasma display panel | |
| JP3272396B2 (en) | Plasma display device | |
| KR100715626B1 (en) | Plasma display panel with elecrode arrangement for long-gap glow discharge and driving methods thereof | |
| KR20010046334A (en) | method of driving a plasma display panel | |
| JP2001076627A (en) | Plasma display panel | |
| JP2007165315A (en) | Plasma display device | |
| KR100366941B1 (en) | Plasma Display Panel And Method Of Driving The Same | |
| JP2004165172A (en) | Plasma display panel | |
| KR20010090945A (en) | method of driving a plasma display panel in a circular discharge manner | |
| KR100397433B1 (en) | Plasma Display Panel Drived with Radio Frequency Signal | |
| US20010054993A1 (en) | Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio | |
| KR100403770B1 (en) | A Driving Method Of Plasma Display Panel | |
| KR20010048516A (en) | plasma display panel with an improved durability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130917 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |