KR20010045789A - Sigma-delta modulator with simplified reference voltage - Google Patents
Sigma-delta modulator with simplified reference voltage Download PDFInfo
- Publication number
- KR20010045789A KR20010045789A KR1019990049232A KR19990049232A KR20010045789A KR 20010045789 A KR20010045789 A KR 20010045789A KR 1019990049232 A KR1019990049232 A KR 1019990049232A KR 19990049232 A KR19990049232 A KR 19990049232A KR 20010045789 A KR20010045789 A KR 20010045789A
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- voltage
- delta converter
- switch unit
- sigma delta
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/38—Calibration
- H03M3/382—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Abstract
Description
본 발명은 시그마 델타 변환기에 관한 것으로, 좀 더 구체적으로는 기준전압을 단순화한 시그마 델타 변환기에 관한 것이다.The present invention relates to a sigma delta converter, and more particularly to a sigma delta converter with a simplified reference voltage.
도 1은 종래 기술에 의한 1-비트 시그마 델타 변환기(10)의 회로 구성을 보여주기 위한 회로도이다. 도 1을 참조하면, 종래의 1-비트 시그마 델타 변환기(10)는, 아날로그 입력 전압(Vin)과 1-비트 비교기(quantizer ; 14)의 출력에 의한 피드백 값의 차이를 구한 후, 이를 적분한다. 이 적분된 값은 다시 1-비트 비교기(14)에 의해 비교되어 1-비트의 비트 스트림(bit stream), 즉 펄스 덴시티 모듈레이션 신호(pulse density modulation signal)를 출력하는 구조로 되어 있다.1 is a circuit diagram showing a circuit configuration of a 1-bit sigma delta converter 10 according to the prior art. Referring to FIG. 1, the conventional 1-bit sigma delta converter 10 calculates a difference between a feedback value by an output of an analog input voltage Vin and a 1-bit comparator 14, and then integrates it. . The integrated value is again compared by the 1-bit comparator 14 to output a 1-bit bit stream, that is, a pulse density modulation signal.
여기서, 기호 Φ1과 Φ2는, 넌-오버랩핑 클럭(non-overlapping clock)으로서, 적분기(integrator ; 13)에서는 Φ1 시에 샘플링(sampling)하고, Φ2에서는 홀딩(holding) 하도록 되어 있다. 이 때, 제어 로직(control logic ; 15)은 네거티브 피드백(negative feedback)을 구현하기 위해 1-비트 비교기의 출력 비트에 응답해서 아래 [수학식 1]을 만족시키는 스위칭 동작을 수행하도록 제 2 스위치부(12)를 제어한다.Here, the symbols Φ1 and Φ2 are non-overlapping clocks, and are sampled at Φ1 in the integrator 13 and held at Φ2. At this time, the control logic 15 controls the second switch unit to perform a switching operation that satisfies Equation 1 below in response to an output bit of the 1-bit comparator in order to implement negative feedback. To control (12).
[수학식 1][Equation 1]
즉, Bit=1이면, Φ1 위상(phase)에서 음의 기준전압(Vref-)을 샘플링하기 위해 제 1 스위치(A)를 온(ON)하고, Bit=0이면, Φ1 위상에서 양의 기준전압(Vref+)을 샘플링하기 위해 제 2 스위치(B)를 온(ON) 한다. 그리고, Φ2 위상에서 캐패시터(C2)에 저장된 기준전압에 의한 전하량을 적분기(13)의 캐패시터(13)에 전달함으로서, 아날로그 입력 전압(Vin)과 기준전압(Vref)이 적분기(13)의 출력(V1)에 전압으로 나타나게 된다. 이와 같은 적분기(13)의 출력(V1)은 아래 [수학식 2]와 같다.That is, if Bit = 1, the first switch A is turned ON to sample the negative reference voltage Vref- at Φ1 phase, and if Bit = 0, the positive reference voltage at Φ1 phase The second switch B is turned ON to sample (Vref +). In addition, by transferring the charge amount due to the reference voltage stored in the capacitor C2 to the capacitor 13 of the integrator 13 in the phase Φ 2, the analog input voltage Vin and the reference voltage Vref are outputted from the integrator 13 ( It appears as a voltage in V1). The output V1 of such an integrator 13 is expressed by Equation 2 below.
[수학식 2][Equation 2]
여기서, 부호(±)는 제 2 스위치부(12)의 제 1 및 제 2 스위치(A, B)에 의해 결정되며, 이를 수학식으로 표기하면 다음과 같다.Here, the sign (±) is determined by the first and second switches A and B of the second switch unit 12, which is expressed as follows.
[수학식 3][Equation 3]
일반적으로, 공통전압(Vcom)은 1/2×VDD 레벨의 아날로그 DC(direct current) 전압이고, 이 공통전압(Vcom)을 기준으로 도 1에 도시된 시그마 델타 변환기(10) 회로가 동작하게 된다. 여기서, 양의 기준전압(Vref+)은 공통전압(Vcom)을 기준으로 기준전압(Vref) 만큼 높은 전압이고, 음의 기준전압(Vref-)은 공통전압(Vcom)을 기준으로 기준전압(Vref) 만큼 낮은 전압이다.In general, the common voltage Vcom is an analog DC (direct current) voltage of 1/2 × VDD level, and the sigma delta converter 10 shown in FIG. 1 is operated based on the common voltage Vcom. . Here, the positive reference voltage Vref + is a voltage as high as the reference voltage Vref based on the common voltage Vcom, and the negative reference voltage Vref- is a reference voltage Vref based on the common voltage Vcom. As low as voltage.
통상적으로 A/D 변환기의 온도 특성을 보장하기 위해서는 BGR(Band Gap Reference)을 사용하여 기준전압(Vref)을 발생시키는데, 이 때, 종래의 시그마 델타 변환기(10)의 구조에서는 정확하게 공통전압(Vcom)을 중심으로 대칭되는 양의 기준전압(Vref+)과 음의 기준전압(Vref-)들이 필요하게 된다. 그러므로, BGR에서 발생된 기준전압(Vref = Vref+)을 가지고 이 전압과 대칭되는 음의 기준전압(Vref-)을 만들기 위한 회로가 추가로 필요하게 된다. 그러나, 두 기준전압들(Vref+, Vref-)이 공통전압(Vcom)에 대해 정확하게 대칭 되도록 만들기도 힘들뿐만 아니라, 여기에는 어느 정도의 오프셋(offset) 전압이 존재하게 된다.In general, in order to ensure the temperature characteristics of the A / D converter, a reference voltage Vref is generated using a band gap reference (BGR). In this case, in the structure of the conventional sigma delta converter 10, the common voltage (Vcom) is precisely used. Positive reference voltage (Vref +) and negative reference voltage (Vref-) are required to be symmetric about. Therefore, there is a further need for a circuit for producing a negative reference voltage Vref− that is symmetric with this voltage with the reference voltage Vref = Vref + generated at BGR. However, it is difficult to make the two reference voltages Vref + and Vref− exactly symmetrical with respect to the common voltage Vcom, and there is some offset voltage therein.
이 오프셋 전압은, 시그마 델타 모듈레이터(10)에 오프셋을 유지시키기 때문에, 고정도 달성에 저해 요소로 작용하게 된다. 이를 해결하기 위해서는 저항 분배기(resistor divider)를 이용하여 공통전압(Vcom)을 전원전압(VDD)의 1/2이 되도록 한 후, 양의 기준전압(Vref+)에는 전원전압(VDD)을 연결하고, 음의 기준전압(Vref-)에는 접지전압(Vss)을 연결하면 된다. 그러나, 그렇게 되면, 상기 BRG를 사용하지 못하게 되어, 온도 특성이 나빠지게 되는 문제가 발생된다.Since this offset voltage maintains the offset in the sigma delta modulator 10, it acts as a deterrent to achieving high accuracy. To solve this problem, the common voltage Vcom is made 1/2 of the power supply voltage VDD by using a resistor divider, and then the power supply voltage VDD is connected to the positive reference voltage Vref +. The ground voltage Vss may be connected to the negative reference voltage Vref-. However, if this happens, the BRG cannot be used, resulting in a problem of deterioration of the temperature characteristic.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 시그마 델타 변환기에 사용되는 양의 기준전압 및 음의 기준전압의 발생시 유발되는 오프셋 전압 및 온도 특성 등의 제약 등을 해결할 수 있는 시그마 델타 변환기를 제공하는데 있다.Accordingly, an object of the present invention has been proposed to solve the above-mentioned problems, it is possible to solve the constraints such as offset voltage and temperature characteristics caused when the positive reference voltage and negative reference voltage used in the sigma delta converter. To provide a sigma delta converter.
도 1은 종래 기술에 의한 1-비트 시그마 델타 변환기의 회로 구성을 보여주기 위한 회로도;1 is a circuit diagram showing a circuit configuration of a 1-bit sigma delta converter according to the prior art;
도 2는 본 발명에 의한 1-비트 시그마 델타 변환기의 회로 구성을 보여주기 위한 회로도; 그리고2 is a circuit diagram showing a circuit configuration of a 1-bit sigma delta converter according to the present invention; And
도 3은 도 1에 도시된 종래의 1-비트 시그마 델타 변환기 및 도 2에 도시된 본 발명에 의한 1-비트 시그마 델타 변환기의 피드백 스위칭 타이밍을 보여주기 위한 타이밍도.3 is a timing diagram showing the feedback switching timing of the conventional 1-bit sigma delta converter shown in FIG. 1 and the 1-bit sigma delta converter according to the present invention shown in FIG.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11, 110 : 제 1 스위치부 12, 120 : 제 2 스위치부11, 110: first switch unit 12, 120: second switch unit
13, 130 : 적분기 14, 140 : 비교기13, 130: integrator 14, 140: comparator
15, 150 : 제어로직15, 150: control logic
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 시그마 델타 변환기는, 아날로그 입력 신호를 받아들이기 위한 제 1 스위치부와, 상기 제 1 스위치부에 연결된 제 2 스위치부와, 상기 제 1 스위치부에 연결되어 상기 입력 신호를 적분하기 위한 적분기와, 상기 적분기에 연결되어 상기 적분기로부터의 적분 신호를 소정의 값과 비교하여 비교신호를 발생하기 위한 비교기와, 상기 비교기와 상기 제 2 스위치부 사이에 연결되고 상기 비교 신호에 응답해서 상기 제 2 스위치부의 스위칭 동작을 제어하기 위한 제어 로직을 포함하며, 상기 제 2 스위치부는 기준 전압이 공통전압과 접지전압에 각각 연결된 제 1 및 제 2 스위치를 포함한다.According to a feature of the present invention for achieving the object of the present invention as described above, the sigma delta converter comprises: a first switch unit for receiving an analog input signal, a second switch unit connected to the first switch unit, An integrator connected to the first switch unit for integrating the input signal, a comparator connected to the integrator to generate a comparison signal by comparing an integrated signal from the integrator with a predetermined value, the comparator and the first comparator; A control logic connected between the two switch units and controlling the switching operation of the second switch unit in response to the comparison signal, wherein the second switch unit includes first and second terminals of which a reference voltage is connected to a common voltage and a ground voltage, respectively; It includes 2 switches.
(실시예)(Example)
이하 본 발명에 따른 실시예를 첨부된 도면 도 2 내지 도 3을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2 to 3.
본 발명의 신규한 기준전압을 단순화한 시그마 델타 변환기는, 고정도의 아날로그-디지털 (A/D) 변환기에 사용되는 1-비트 시그마 델타 모듈레이터에서, 피드백 루프(feedback loop)에 사용되는 1-비트 디지털-아날로그 (D/A) 컨버터의 구조를 간단하게 할 뿐만 아니라, 보다 더 개선된 고정도를 얻을 수 있도록 기준전압을 단순화한 구조를 가진다. 본 발명에 의한 시그마 델타 변환기는 기존의 기준전압이 필요 없기 때문에, 정교한 기준전압 발생기를 필요로 하지 않을 뿐만 아니라, 양의 기준전압 및 음의 기준전압의 비대칭에 의한 오프셋 전압 문제 또한 발생시키지 않게 된다. 또한, 상기 공통전압을 BGR(Band Gap Reference)을 이용하여 만들 경우, 온도에 대해서도 좋은 특성을 가질 수 있다.The sigma delta converter, which simplifies the novel reference voltage of the present invention, is a 1-bit digital used in a feedback loop in a 1-bit sigma delta modulator used in a high accuracy analog-to-digital (A / D) converter. It not only simplifies the structure of the analog (D / A) converter, but also has a structure that simplifies the reference voltage to obtain more improved accuracy. Since the sigma delta converter according to the present invention does not require a conventional reference voltage, it does not require a sophisticated reference voltage generator, and also does not cause a problem of offset voltage due to asymmetry of the positive reference voltage and the negative reference voltage. . In addition, when the common voltage is made using a band gap reference (BGR), the common voltage may have good characteristics with respect to temperature.
도 2는 본 발명에 의한 1-비트 시그마 델타 변환기(100)의 회로 구성을 보여주기 위한 회로도이다. 도 2를 참조하면, 본 발명에 의한 1-비트 시그마 델타 변환기(100)는, 아날로그 입력 신호(Vin)를 받아들이기 위한 제 1 스위치부(110), 상기 제 1 스위치부(110)에 연결된 제 2 스위치부(120), 상기 제 1 스위치부(110)에 연결되어 상기 입력 신호(Vin)를 적분하기 위한 적분기(130), 상기 적분기(130)에 연결되어 상기 적분기(130)로부터의 적분 신호(V1)를 소정의 값과 비교하여 비교신호(Bit)를 발생하기 위한 비교기(quantizer ; 140), 상기 비교기(140)와 상기 제 2 스위치부(120) 사이에 연결되어, 상기 비교 신호(Bit)에 응답해서 상기 제 2 스위치부(120)의 스위칭 동작을 제어하기 위한 제어 로직(15)을 포함한다.2 is a circuit diagram showing the circuit configuration of the 1-bit sigma delta converter 100 according to the present invention. Referring to FIG. 2, the 1-bit sigma delta converter 100 according to the present invention includes a first switch unit 110 for receiving an analog input signal Vin, and a first switch unit connected to the first switch unit 110. 2 is connected to the switch unit 120, the first switch unit 110, the integrator 130 for integrating the input signal Vin, the integrator 130 is connected to the integral signal from the integrator 130 A comparator 140 for generating a comparison signal Bit by comparing V1 with a predetermined value, and is connected between the comparator 140 and the second switch unit 120 and the comparison signal Bit Control logic 15 for controlling the switching operation of the second switch unit 120 in response to.
상기 제 2 스위치부(120)는, 기존의 기준 전압(Vref+, Vref-)이 상기 시그마 델타 변환기(100)의 내부에 존재하는 접지전압(Vss)과 공통전압(Vcom)에 각각 연결된 제 1 및 제 2 스위치(A', B')를 포함한다. 상기 제 1 및 제 2 스위치(A', B')들은 다음 [수학식 4]를 만족시키도록 상기 제어로직(150)에 의해 제어된다.The second switch unit 120 may include first and second reference voltages Vref + and Vref− connected to the ground voltage Vss and the common voltage Vcom respectively existing in the sigma delta converter 100. And second switches A 'and B'. The first and second switches A 'and B' are controlled by the control logic 150 to satisfy the following [Equation 4].
[수학식 4][Equation 4]
본 발명에 의한 1-비트 시그마 델타 변환기(100)의 동작을 살펴보면 다음과 같다.The operation of the 1-bit sigma delta converter 100 according to the present invention is as follows.
도 3은 도 1에 도시된 종래의 1-비트 시그마 델타 변환기 및 도 2에 도시된 본 발명에 의한 1-비트 시그마 델타 변환기의 피드백 스위칭 타이밍을 보여주기 위한 타이밍도이다. 여기서, A 및 B는 종래의 제 1 및 제 2 스위치의 동작 타이밍을 나타내며, A' 및 B'는 본 발명에 의한 제 1 및 제 2 스위치의 동작 타이밍을 나타낸다.FIG. 3 is a timing diagram illustrating the feedback switching timing of the conventional 1-bit sigma delta converter shown in FIG. 1 and the 1-bit sigma delta converter according to the present invention shown in FIG. 2. Here, A and B represent the operation timing of the conventional first and second switches, A 'and B' represents the operation timing of the first and second switches according to the present invention.
도 3을 참조하면, 비교기(140)의 출력 신호인 비교신호(Bit)가 0이면, 양의 기준 전압(Vref+)을 적분기(130)에 전달하기 위해서, 제 2 스위치부(120)의 제 1 스위치(A')는 제어 로직(150)의 제어에 응답해서 Φ1의 입력시 온(ON) 되고, 제 2 스위치부(120)의 제 2 스위치(B')는 Φ2의 입력시 온(ON) 된다. 이 때, 상기 제 2 스위치부(120)와 연결된 캐패시터(C2)의 일 단자에는 음의 접지 전압(-Vss)에 상응하는 전하량이 축적된다. 이어서, Φ2의 입력시에는 상기 캐패시터(C2)가 공통전압(Vcom)을 중심으로 홀딩된다. 따라서, 적분기(130)의 출력(V1)에는 양의 기준전압(Vref+), 즉 C2/C3×Vss이 나타나게 된다.Referring to FIG. 3, when the comparison signal Bit, which is an output signal of the comparator 140, is 0, in order to transfer a positive reference voltage Vref + to the integrator 130, the first switch of the second switch unit 120 is provided. The switch A 'is ON upon input of Φ1 in response to the control of the control logic 150, and the second switch B' of the second switch unit 120 is ON upon input of Φ2. do. At this time, a charge amount corresponding to the negative ground voltage (−Vss) is accumulated at one terminal of the capacitor C2 connected to the second switch unit 120. Subsequently, at the input of .phi.2, the capacitor C2 is held around the common voltage Vcom. Accordingly, the positive reference voltage Vref +, that is, C2 / C3 × Vss, appears at the output V1 of the integrator 130.
반대로, 비교기(140)의 출력 신호인 비교신호(Bit)가 0이면, 음의 기준 전압(Vref-)을 적분기(130)에 전달하기 위해서, 제 2 스위치부(120)의 제 2 스위치(B')가 제 Φ1의 입력시 온(ON) 되고, 제 1 스위치부(120)의 제 2 스위치(A')가 Φ2의 입력시 온(ON) 된다. 이 때, 상기 제 2 스위치부(120)와 연결된 캐패시터(C2)의 일 단자에는 0 전압에 상응하는 전하량이 축적된다. 이어서, Φ2의 입력시에는 상기 캐패시터(C2)가 접지전압(Vss)을 중심으로 홀딩된다. 그 결과, 적분기(130)의 출력(V1)에는 음의 기준전압(Vref-), 즉 -C2/C3×Vss이 나타나게 된다.On the contrary, when the comparison signal Bit, which is an output signal of the comparator 140, is 0, the second switch B of the second switch unit 120 is used to transfer the negative reference voltage Vref− to the integrator 130. ') Is turned on upon input of the first? 1, and the second switch A' of the first switch part 120 is turned on upon input of? 2. At this time, an amount of charge corresponding to zero voltage is stored at one terminal of the capacitor C2 connected to the second switch unit 120. Subsequently, at the input of Φ 2, the capacitor C 2 is held around the ground voltage Vss. As a result, a negative reference voltage Vref-, that is, -C2 / C3 x Vss appears at the output V1 of the integrator 130.
위의 동작을 수식으로 나타내면 아래의 [수학식 5]와 같다.When the above operation is expressed as an equation, it is expressed as Equation 5 below.
[수학식 5][Equation 5]
여기서 부호(±)는 제 2 스위치(120)의 제 1 및 제 2 스위치(A', B')의 스위칭 순서에 의해 결정된다.Here, the sign (±) is determined by the switching order of the first and second switches A 'and B' of the second switch 120.
앞에서 설명한 바와 같이, 본 발명에 의한 시그마 델타 변환기(100)는 이미 회로적으로 존재하는 공통전압(Vcom)과 아날로그 접지전압(Vss)을 이용하여 기존의 양의 기준전압(Vref+) 및 기존의 음의 기준전압(Vref-)을 양의 접지전압(Vss+)과 음의 접지전압(Vss-)이 대체할 수 있도록 구성한 것이다. 본 발명에 의한 시그마 델타 변환기(100)는 기존의 기준전압(Vref±)이 필요 없기 때문에, 정교한 기준전압(Vref) 발생기를 필요로 하지 않을 뿐만 아니라, 양의 기준전압(Vref+) 및 음의 기준전압(Vref-)의 비대칭에 의한 오프셋 전압 문제 또한 발생시키지 않게 된다. 또한, 상기 공통전압(Vcom)을 BGR을 이용하여 만들 경우, 온도에 대해서도 좋은 특성을 가질 수 있다.As described above, the sigma delta converter 100 according to the present invention utilizes the existing positive reference voltage (Vref +) and the existing negative voltage by using the common voltage (Vcom) and the analog ground voltage (Vss) that already exist in the circuit. The reference voltage of Vref- is configured to replace the positive ground voltage (Vss +) and the negative ground voltage (Vss-). Since the sigma delta converter 100 according to the present invention does not need a conventional reference voltage (Vref ±), not only does not need a sophisticated reference voltage (Vref) generator, but also a positive reference voltage (Vref +) and a negative reference. The offset voltage problem caused by the asymmetry of the voltage Vref- is also not caused. In addition, when the common voltage Vcom is made using BGR, it may have good characteristics with respect to temperature.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the circuit according to the present invention are shown in accordance with the above description and drawings, but this is merely described, for example, and various changes and modifications are possible without departing from the spirit of the present invention. .
이상과 같은 본 발명에 의하면, 시그마 델타 변환기에 사용되는 양의 기준전압 및 음의 기준전압의 발생시 유발되는 오프셋 전압 및 온도 특성 등의 제약 등이 줄어든다.According to the present invention as described above, constraints such as offset voltage and temperature characteristics caused when the positive reference voltage and the negative reference voltage used in the sigma delta converter are reduced.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049232A KR20010045789A (en) | 1999-11-08 | 1999-11-08 | Sigma-delta modulator with simplified reference voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049232A KR20010045789A (en) | 1999-11-08 | 1999-11-08 | Sigma-delta modulator with simplified reference voltage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010045789A true KR20010045789A (en) | 2001-06-05 |
Family
ID=19619038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049232A KR20010045789A (en) | 1999-11-08 | 1999-11-08 | Sigma-delta modulator with simplified reference voltage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010045789A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044802B1 (en) * | 2008-12-17 | 2011-06-29 | 표수길 | Salt water tank included in apparatus for producing sodium hypochlorite |
| KR20210024439A (en) * | 2018-03-29 | 2021-03-05 | 에이엠에스 센서스 유케이 리미티드 | Circuit for resistance measurement |
-
1999
- 1999-11-08 KR KR1019990049232A patent/KR20010045789A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044802B1 (en) * | 2008-12-17 | 2011-06-29 | 표수길 | Salt water tank included in apparatus for producing sodium hypochlorite |
| KR20210024439A (en) * | 2018-03-29 | 2021-03-05 | 에이엠에스 센서스 유케이 리미티드 | Circuit for resistance measurement |
| CN112513649A (en) * | 2018-03-29 | 2021-03-16 | Ams传感器英国有限公司 | Circuit for measuring resistance |
| US11789054B2 (en) | 2018-03-29 | 2023-10-17 | Ams Sensors Uk Limited | Circuit for measuring a resistance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910009070B1 (en) | Delta to sigma converter | |
| EP0084353B1 (en) | Delta-sigma modulator with switched capacitor implementation | |
| JP3143567B2 (en) | Delta-sigma modulator | |
| KR101229572B1 (en) | Digital to analogue conversion | |
| EP1760866B1 (en) | Control circuit of dc-dc converter and its control method | |
| US5461381A (en) | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor | |
| US20010033240A1 (en) | Delta sigma analog-to-digital converter | |
| US6369730B1 (en) | Sigma-delta analog-to-digital converter | |
| US5977895A (en) | Waveform shaping circuit for function circuit and high order delta sigma modulator | |
| JPH1084255A (en) | Switched capacitor circuit and delta-sigma modulator using the circuit | |
| JPH03143027A (en) | Ternary output type d/a converter | |
| US20050275580A1 (en) | Double-sampled integrator system and method thereof | |
| WO1990000836A1 (en) | Delta modulator with integrator having positive feedback | |
| JP2721905B2 (en) | Signal integrator | |
| KR940000944B1 (en) | D/a converter | |
| CA2138362C (en) | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter | |
| KR20010045789A (en) | Sigma-delta modulator with simplified reference voltage | |
| JP2006333053A (en) | Analog-to-digital converter | |
| US20140368367A1 (en) | Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method | |
| JPH02172324A (en) | A/d converter | |
| JP3731334B2 (en) | Modulator and oversampled A / D converter | |
| US7106234B2 (en) | Digital to analog converter with reduced output noise | |
| JP3138558B2 (en) | A / D conversion circuit | |
| US7880653B2 (en) | Switched-capacitor circuits, integration systems, and methods of operation thereof | |
| JPH0575468A (en) | Sigmadelta modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |