KR20010039307A - Field emission display - Google Patents

Field emission display Download PDF

Info

Publication number
KR20010039307A
KR20010039307A KR1019990047634A KR19990047634A KR20010039307A KR 20010039307 A KR20010039307 A KR 20010039307A KR 1019990047634 A KR1019990047634 A KR 1019990047634A KR 19990047634 A KR19990047634 A KR 19990047634A KR 20010039307 A KR20010039307 A KR 20010039307A
Authority
KR
South Korea
Prior art keywords
line
cathode
gate
lines
anode
Prior art date
Application number
KR1019990047634A
Other languages
Korean (ko)
Inventor
현창호
Original Assignee
김영남
오리온전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영남, 오리온전기 주식회사 filed Critical 김영남
Priority to KR1019990047634A priority Critical patent/KR20010039307A/en
Publication of KR20010039307A publication Critical patent/KR20010039307A/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto

Abstract

PURPOSE: A field emission display is provided to use driving circuit easily, to improve emission efficiency, to reduce much of leakage between pixel comparing the existing three line RGB driving method by driving RGB using two line method. CONSTITUTION: A panel has many of cathode line and many of gate line to be orthogonal with cathode line and many of anode line that is installed on the top in a definite interval with many of gate line. R and B line of cathode line is connected horizontally in common. Odd cathode line has many of electrode structure that G line is made a predetermined shift and located specially against above G line. Even cathode line has electrode structure to be opposite to the structure of above odd cathode line. R and B line between adjacent gate line is connected mutually in a zigzag at above gate line. G line between adjacent gate line is connected mutually in a zigzag. Above anode line has definite number of terminal and does a switching motion.

Description

전계 방출 표시장치{Field emission display}Field emission display

본 발명은 전계 방출 표시장치에 관한 것으로, 보다 상세하게는 두 라인을 사용하여 RGB를 구현하도록 된 전계 방출 표시장치에 관한 것이다.FIELD OF THE INVENTION The present invention relates to field emission displays, and more particularly, to field emission displays adapted to implement RGB using two lines.

종래 전계 방출 표시기(Field Emission Display; FED)의 한 픽셀은 캐소드와 게이트 및 애노드 부분으로 구성되고, 애노드 부분과 캐소드 부분은 각각 R/G/B로 나누어져 있으며, 애노드 부분의 R/G/B 형광체의 전극은 공통으로 접속된다. 그리고, 캐소드 부분은 각각의 R/G/B라인에 비디오 신호를 전달하기 위해서 분할된 전극이 사용된다.One pixel of a conventional field emission display (FED) consists of a cathode, a gate, and an anode portion, and the anode portion and the cathode portion are divided into R / G / B, respectively, and the R / G / B of the anode portion The electrodes of the phosphor are commonly connected. And, the cathode portion is divided electrodes are used to transfer the video signal to each R / G / B line.

종래 전계 방출 표시장치의 일예(USP 5,160,871 참조)로서 도 1과 같은 구성이 있다.An example of a conventional field emission display device (see USP 5,160,871) has a configuration as shown in FIG.

도 1의 전계 방출 표시장치는 캐소드(14)를 게이트 방향으로 4분할하여 듀티비를 1/4로 떨어뜨리는 구조이다. 즉, 게이트 전극(15)을 4라인씩 동시에 묶어서 공통 버스(16) 형태로 스캔하여 듀티비를 떨어뜨린다.The field emission display of FIG. 1 has a structure in which the duty ratio is reduced to 1/4 by dividing the cathode 14 in the gate direction. In other words, the gate electrodes 15 are bundled in four lines at the same time and scanned in the form of a common bus 16 to reduce the duty ratio.

도 1에서, 절연 기판(10)상에는 막(film)과 같은 단자 리드 부재(11a, 11b)와, 관통 구멍을 가진 절연층(12), 외부 회로로부터의 영상신호에 반응하는 베이스 전극(13) 및, 상기 영상신호에 응하여 전자 비임을 발생시키는 캐소드(14)가 제공된다.In Fig. 1, on the insulating substrate 10, terminal lead members 11a and 11b, such as films, an insulating layer 12 having through holes, and a base electrode 13 in response to video signals from an external circuit. And a cathode 14 for generating an electron beam in response to the video signal.

상기 베이스 전극(13)은 전도성 부재(17)를 통해 단자 리드 부재(11a, 11b)에 전기적으로 각각 연결된다. 즉, 베이스 전극(13a)은 단자 리드 부재(11a)에 연결되고 베이스 전극(13b)은 단자 리드 부재(11b)에 연결된다.The base electrode 13 is electrically connected to the terminal lead members 11a and 11b through the conductive member 17, respectively. That is, the base electrode 13a is connected to the terminal lead member 11a and the base electrode 13b is connected to the terminal lead member 11b.

상기 캐소드(14)는 베이스 전극(13)상에 일정간격을 유지하면서 게이트 전극(15)에 대향되게 구성된다. 상기 게이트 전극(15)은 스캐닝 라인을 스위칭하기 위해 영상 표시장치의 화면의 수직 방향(화살표 B)으로 연속적으로 배열된다.The cathode 14 is configured to face the gate electrode 15 while maintaining a predetermined interval on the base electrode 13. The gate electrodes 15 are continuously arranged in the vertical direction (arrow B) of the screen of the image display device to switch the scanning lines.

상기 단자 리드 부재(11a)는 정해진 피치에 따라 수평방향(화살표 A)으로 연속적으로 정렬되는데, 상기 절연 기판(10)의 종단부위에서 센터부위에 까지 연장된다.The terminal lead member 11a is continuously aligned in the horizontal direction (arrow A) according to a predetermined pitch, and extends from the end portion of the insulating substrate 10 to the center portion.

상기 단자 리드 부재(11a)로부터 전기적으로 절연되도록 상기 단자 리드 부재(11a)상에 배치된 상기 단자 리드 부재(11b)의 길이는 상기 단자 리드 부재(11a)의 길이보다 짧다.The length of the terminal lead member 11b disposed on the terminal lead member 11a to be electrically insulated from the terminal lead member 11a is shorter than the length of the terminal lead member 11a.

상술한 도 1의 전계 방출 표시장치는 캐소드(14)가 격층구조로 4분할되고 게이트 전극이 4라인씩 동시에 묶어서 공통 버스(16)중의 하나에 전기적으로 연결되므로, 예를 들어 640×480의 해상도를 갖는 패널을 4분할하였다고 가정하면 640×120의 해상도로 줄어드는 효과를 얻게 된다. 즉, 640×480의 듀티비는 1/480이 되고 640×120의 듀티비는 1/120이 되므로 이러한 듀티비의 향상은 구동시 화면의 밝기를 4배 정도 향상시킨다.In the above-described field emission display of FIG. 1, the cathode 14 is divided into four layers and the gate electrodes are simultaneously connected by four lines to be electrically connected to one of the common buses 16. For example, the resolution of 640x480 Assuming that the panel with 4 is divided into 4, the effect is reduced to a resolution of 640 × 120. That is, since the duty ratio of 640 × 480 becomes 1/480 and the duty ratio of 640 × 120 becomes 1/120, the improvement of the duty ratio increases the brightness of the screen by four times during driving.

그런데, 상술한 도 1의 전계 방출 표시장치에 따르면, 많은 수의 게이트 라인이 오버랩(overlap)되어 게이트 전극 패드를 형성하는 공정과정이 복잡하게 되고, 베이스 전극과 비디오 신호를 제공하는 전극간의 콘택이 좋지 않아 캐소드 라인과 전자방출원인 메탈 팁(metal tip)사이의 저항이 증가하는 문제점이 발생된다. 각각의 형광체에 대한 누화발생을 막을 수 없기 때문에 화질이 떨어진다.However, according to the field emission display of FIG. 1 described above, a process of forming a gate electrode pad by overlapping a large number of gate lines is complicated, and a contact between a base electrode and an electrode providing a video signal is complicated. The problem is that the resistance between the cathode line and the metal tip which is the electron emission source increases. The image quality is lowered because crosstalk cannot be prevented for each phosphor.

그리고, 상술한 도 1의 전계 방출 표시장치에 따르면, 패드가 적층 구조를 가짐으로써 상판 패드와 하판 패드의 전기적인 접촉이 어렵고, 패드가 2층 구조로 되어 있으므로 구동단과 연결시키는 방법이 어렵다.In addition, according to the field emission display of FIG. 1, since the pad has a stacked structure, electrical contact between the upper pad and the lower pad is difficult, and since the pad has a two-layer structure, it is difficult to connect with the driving stage.

또한, 상술한 도 1에서의 적층 구조는 기존의 공정과정에 추가의 공정이 필요함으로써 제조공정이 복잡해지는 문제가 발생된다.In addition, the laminated structure in FIG. 1 described above requires a further process in the existing process, thereby causing a problem in that the manufacturing process becomes complicated.

또, 도 1의 구성은 상대적으로 분할 구동없이 구동할 때보다 캐소드 패드의 증가로 인해 패드 사용 유효면적이 증가하고 패드 개수가 증가하여 비효율적이며, 구동 드라이버가 많이 사용되므로 구동단의 소비전력 소모가 많다는 문제가 있다.In addition, the configuration of FIG. 1 is relatively inefficient due to the increase in the number of pads used and the number of pads is increased due to the increase in the number of cathode pads. There are many problems.

따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 애노드의 픽셀간의 누화를 감소시키고 캐소드의 패드 수를 줄여 패드 사용 유효면적을 감소시키도록 한 전계 방출 표시장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a field emission display device which reduces crosstalk between pixels of an anode and reduces the effective pad area by reducing the number of pads of a cathode. .

그리고, 본 발명의 다른 목적은 구동단의 소비전력을 감소시킴과 더불어 현재 유효면적내에서 격층 구조를 사용하지 않고서도 이분할 구동을 가능하게 하는 전계 방출 표시장치를 제공함에 있다.Another object of the present invention is to provide a field emission display device which reduces power consumption of a driving stage and enables dividing driving without using a diaphragm structure within the current effective area.

상기한 목적들을 달성하기 위해 본 발명의 바람직한 실시예에 따른 전계 방출 표시장치는, 다수의 캐소드 라인과 상기 캐소드 라인에 직교하는 다수의 게이트 라인 및 그 다수의 게이트 라인과 일정거리를 두고 상부에 설치되는 다수의 애노드 라인을 구비한 패널을 갖춘 전계 방출 표시장치에 있어서,In order to achieve the above objects, a field emission display device according to an exemplary embodiment of the present invention is provided on a plurality of cathode lines, a plurality of gate lines orthogonal to the cathode lines, and a plurality of gate lines disposed above the gate lines. A field emission display having a panel with a plurality of anode lines, wherein

상기 캐소드 라인은 R 및 B라인이 수평으로 공통접속되고 G라인이 별도로 상기 R라인에 대해 소정치 쉬프트되어 위치한 전극 구조를 다수개 갖는 홀수번째의 캐소드 라인과 상기 홀수번째의 캐소드 라인 구조와 반대되는 전극 구조를 지닌 짝수번째의 캐소드 라인으로 구성되고,The cathode line is opposite to the odd-numbered cathode line and the odd-numbered cathode line structure having a plurality of electrode structures in which R and B lines are horizontally connected in common and G lines are separately shifted by a predetermined value with respect to the R line. Consists of even-numbered cathode lines with an electrode structure,

상기 게이트 라인에서 이웃하는 게이트 라인간의 R 및 B라인이 지그재그로 상호 접속됨과 함께 이웃하는 게이트 라인간의 G라인이 지그재그로 상호 접속되며,R and B lines between neighboring gate lines in the gate line are zigzag interconnected, and G lines between neighboring gate lines are zigzag interconnected.

상기 애노드 라인은 일정개수의 단자를 갖고 스위칭동작하는 것을 특징으로 한다.The anode line is characterized in that the switching operation with a certain number of terminals.

도 1은 종래 전계 방출 표시장치의 전자비임 발생부분의 배열을 도시한 도면,1 is a view showing an arrangement of an electron beam generating portion of a conventional field emission display;

도 2는 본 발명의 실시예에 따라 캐소드 위에 형성된 RGB의 전면도,2 is a front view of an RGB formed on a cathode according to an embodiment of the present invention,

도 3은 본 발명의 실시예에 따른 에미터 어레이에 대한 게이트의 배열을 나타낸 도면,3 shows an arrangement of gates for an emitter array in accordance with an embodiment of the present invention;

도 4는 본 발명의 실시예에 따른 애노드와 캐소드의 배열을 나타낸 도면,4 is a view showing an arrangement of an anode and a cathode according to an embodiment of the present invention,

도 5는 본 발명의 실시예에 따라 캐소드, 게이트, 애노드와 화소가 배열된 상태를 나타낸 전면도,5 is a front view showing a state in which a cathode, a gate, an anode, and a pixel are arranged according to an embodiment of the present invention;

도 6 내지 도 21은 본 발명의 실시예에 따른 전계 방출 표시장치의 픽셀 구동을 설명하는 도면,6 to 21 illustrate pixel driving of a field emission display device according to an exemplary embodiment of the present invention;

도 22는 본 발명의 실시예에 적용되는 애노드 스위칭 펄스와 게이트 스캔 펄스의 타이밍도이다.22 is a timing diagram of an anode switching pulse and a gate scan pulse applied to an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Explanation of symbols for the main parts of the drawings>

10 : 절연 기판 11a, 11b : 단자 리드 부재10: insulated substrate 11a, 11b: terminal lead member

12 : 절연층 13, 13a, 13b : 베이스 전극12: insulation layer 13, 13a, 13b: base electrode

14 : 캐소드 15 : 게이트 전극14 cathode 15 gate electrode

16 : 공통 버스16: common bus

이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따라 캐소드 위에 형성된 RGB의 전면도이다. 도 2에서, 홀수번째의 캐소드 라인은 R 및 B라인이 수평으로 공통접속되고 G라인이 그 아래에 별도로 상기 R라인에 대해 1/2정도 쉬프트되어 위치한다. 상기 홀수번째의 캐소드 라인은 이러한 형태의 RGB라인 구조를 다수개 구비한다.2 is a front view of an RGB formed over a cathode according to an embodiment of the invention. In Fig. 2, the odd-numbered cathode lines are positioned with the R and B lines horizontally connected in common, and the G lines are shifted about 1/2 of the R lines separately below them. The odd-numbered cathode lines have a plurality of RGB line structures of this type.

짝수번째의 캐소드 라인은 상기 홀수번째의 캐소드 라인 구조와 반대되는 전극 구조를 지닌다. 즉, 짝수번째의 캐소드 라인에서의 RGB구성은 상기 홀수번째의 캐소드 라인의 R 및 B라인에 해당하는 라인에 G라인만이 위치하고, R 및 B라인이 그 아래에 별도로 수평으로 공통접속된다. 상기 짝수번째의 캐소드 라인은 이러한 형태의 RGB 라인 구조를 다수개 구비한다.The even-numbered cathode lines have an electrode structure opposite to the odd-numbered cathode line structures. That is, in the RGB configuration of the even-numbered cathode line, only the G line is located on the line corresponding to the R- and B-line of the odd-numbered cathode line, and the R and B lines are separately horizontally connected in common below. The even-numbered cathode lines have a plurality of RGB line structures of this type.

도 3은 본 발명의 실시예에 따른 에미터 어레이에 대한 게이트의 배열을 나타낸 도면이다. 도 3에서, 상호 인접하는 게이트 라인간의 R 및 B라인이 지그재그로 상호 접속되고, 상호 인접하는 게이트 라인간의 G라인이 지그재그로 상호 접속된다. 배열 순서는 어레이위에 있는 번호 순서에 따른다. 상기 게이트 라인은 번호군에 따라 스캔을 하는데, 그 순서는 1, 2, 3, 2, 3, 2, 3, ···, 2, 3, 1의 순서를 갖는다.3 illustrates an arrangement of gates for an emitter array in accordance with an embodiment of the present invention. In Fig. 3, the R and B lines between adjacent gate lines are zigzag interconnected, and the G lines between mutually adjacent gate lines are zigzag interconnected. The sort order follows the order of the numbers on the array. The gate lines are scanned according to a number group, and the order thereof is 1, 2, 3, 2, 3, 2, 3, ..., 2, 3, 1 in order.

도 3에서, 첫번째와 마지막 게이트 라인은 1과 같은 배열로 접속되고, 그 이외의 게이트 라인은 2와 3의 배열로 접속된다.In Fig. 3, the first and last gate lines are connected in the same array as 1, and the other gate lines are connected in the array of 2 and 3.

도 4는 본 발명의 실시예에 따른 애노드와 캐소드의 배열을 나타낸 도면이다. 도 4에서, 애노드는 두개의 단자(A, B)를 갖으며 A, B순으로 반복적인 스위칭을 한다. 스위칭시간은 단자(A)가 한 화면 프레임시간에 대하여 2/3의 시간을 차지하면 단자(B)가 1/3을 차지하며, 반복적으로 스위칭한다.4 is a view showing an arrangement of an anode and a cathode according to an embodiment of the present invention. In FIG. 4, the anode has two terminals A and B and performs repeated switching in the order of A and B. When the terminal A occupies 2/3 of the time of one screen frame time, the terminal B occupies 1/3 and switches repeatedly.

그에 따라, 상술한 바와 같은 구성에 의해 캐소드, 게이트, 애노드와 화소는 도 5와 같이 배열된다.Accordingly, the cathode, gate, anode, and pixels are arranged as shown in FIG. 5 by the above-described configuration.

본 발명예서는 종래의 해상도가 640×RGB×480인 경우에 캐소드에 1920개의 라인이 필요하며 게이트는 480라인이 필요하다. 그러나, 본 발명의 실시예의 구조를 사용하면 캐소드에 1280라인이 필요하며 게이트는 480라인이 필요하다. 즉, 게이트 패드 수의 증가없이 캐소드 패드 수의 사용을 줄여 안정적인 패드 간격을 확보하게 된다.In the present invention, when the conventional resolution is 640 x RGB x 480, 1920 lines are required at the cathode and 480 lines are required at the gate. However, using the structure of the embodiment of the present invention, the cathode requires 1280 lines and the gate requires 480 lines. That is, the use of the number of cathode pads is reduced without increasing the number of gate pads, thereby ensuring a stable pad spacing.

그리고, 종래 방식의 이분할 구동을 할 경우에는 패드 수의 증가로 인해 패드 면적확보가 어려워 도 1에 도시된 격층 구조를 사용하지 않으면 구동하기가 어려웠으나, 본 발명의 실시예의 구조를 사용하면 이분할 구동을 위한 충분한 패드공간이 확보되어 이분할 구동이 가능해진다.In the case of the conventional bi-division driving, it is difficult to secure the pad area due to the increase in the number of pads, so that it is difficult to drive it without using the layer structure shown in FIG. 1, but using the structure of the embodiment of the present invention, Sufficient pad space for the divided drive is secured to allow the divided drive.

한편, 도 5에 도시된 바와 같이 화소가 전체 화면에서 발광하기 위해서는 다음과 같은 구동동작을 따른다.On the other hand, as shown in Figure 5 in order for the pixel to emit light on the entire screen, the following driving operation.

우선, 애노드 단자(A)를 일괄적으로 턴온시키고 게이트는 도 6에서와 같이 첫번째 게이트 라인을 스캔하면 캐소드의 G라인이 선택되고 게이트의 첫번째 라인이 애노드에서 발광된다. 이어, 도 7과 같이 세번째 게이트 라인이 스캔되는데, 이때 캐소드의 G라인이 선택되고 게이트의 두번째와 세번째 라인이 애노드에서 발광된다. 이후, 도 8과 같이 다섯번째 게이트 라인이 스캔되고, 이때 캐소드의 G라인이 선택되고 게이트의 네번째와 다섯번째 라인이 애노드에서 발광된다.First, when the anode terminal A is collectively turned on and the gate scans the first gate line as shown in FIG. 6, the G line of the cathode is selected and the first line of the gate emits light at the anode. Subsequently, as shown in FIG. 7, the third gate line is scanned, at which time the G line of the cathode is selected and the second and third lines of the gate emit light at the anode. Thereafter, as shown in FIG. 8, the fifth gate line is scanned, at which time the G line of the cathode is selected and the fourth and fifth lines of the gate emit light at the anode.

그리고, 그 후 도 9와 같이 일곱번째 게이트 라인이 스캔되면 캐소드의 G라인이 선택되고 게이트의 여섯번째와 일곱번째 라인이 애노드에서 발광된다. 이어, 도 10과 같이 아홉번째 게이트 라인이 스캔되면 캐소드의 G라인이 선택되고 게이트의 여덟번째와 아홉번째 라인이 애노드에서 발광된다. 이와 같은 방식으로 최종의 G게이트 라인까지 스캔하면 도 11과 같이 된다.Then, as shown in FIG. 9, when the seventh gate line is scanned, the G line of the cathode is selected, and the sixth and seventh lines of the gate emit light at the anode. Next, as shown in FIG. 10, when the ninth gate line is scanned, the G line of the cathode is selected, and the eighth and ninth lines of the gate emit light at the anode. Scanning to the final G gate line in this manner results in FIG. 11.

그리고 나서, 도 12에서와 같이 두번째 게이트 라인을 스캔하게 되는데, 이때 캐소드의 R/B(게이트의 첫번째 B와 게이트의 두번째 R)가 애노드에서 발광된다. 이어, 도 도 13과 같이 네번째 게이트 라인을 스캔하면 캐소드의 R/B(게이트의 세번째 B와 게이트의 네번째 R)가 애노드에서 발광된다. 그리고, 도 14와 같이 여섯번째 게이트 라인이 스캔되는데, 이때 캐소드의 R/B(게이트의 다섯번째 B와 게이트의 여섯번째 R)가 애노드에서 발광된다. 이후, 도 15와 같이 여덟번째 게이트 라인이 스캔되면 캐소드의 R/B(게이트의 일곱번째 B와 게이트의 여덟번째 R)가 애노드에서 발광된다. 이어, 도 16과 같이 열번째 게이트 라인이 스캔되면 캐소드의 R/B(게이트의 아홉번째 B와 게이트의 열번째 R)가 애노드에서 발광된다.Then, as shown in FIG. 12, the second gate line is scanned, wherein the cathode's R / B (the first B of the gate and the second R of the gate) emits light at the anode. Subsequently, as shown in FIG. 13, when the fourth gate line is scanned, the cathode R / B (the third B of the gate and the fourth R of the gate) emits light at the anode. Then, as shown in FIG. 14, the sixth gate line is scanned, wherein the cathode R / B (the fifth B of the gate and the sixth R of the gate) is emitted from the anode. Then, as shown in FIG. 15, when the eighth gate line is scanned, the cathode R / B (the seventh B of the gate and the eighth R of the gate) emits light at the anode. Then, as shown in FIG. 16, when the tenth gate line is scanned, the R / B of the cathode (the ninth B of the gate and the tenth R of the gate) emits light at the anode.

그리고, 상기 애노드 단자(A)를 턴오프시키고 애노드 단자(B)를 턴온시키고서 도 17에서와 같이 두번째 게이트 라인을 다시 스캔하면 캐소드의 R/B(게이트의 첫번째 R과 게이트의 두번째 B)가 애노드에서 발광된다. 이어, 도 18과 같이 네번째 게이트 라인을 스캔하면 캐소드의 R/B(게이트의 세번째 R과 게이트의 네번째 B)가 애노드에서 발광된다. 그리고, 도 19와 같이 여섯번째 게이트 라인이 스캔되는데, 이때 캐소드의 R/B(게이트의 다섯번째 R과 게이트의 여섯번째 B)가 애노드에서 발광된다.Then, when the anode terminal A is turned off, the anode terminal B is turned on, and the second gate line is scanned again as shown in FIG. 17, the R / B of the cathode (the first R of the gate and the second B of the gate) becomes Light is emitted from the anode. 18, when the fourth gate line is scanned, the cathode R / B (the third R of the gate and the fourth B of the gate) emits light at the anode. And, as shown in FIG. 19, the sixth gate line is scanned, wherein the cathode's R / B (the fifth R of the gate and the sixth B of the gate) is emitted from the anode.

이후, 도 20과 같이 여덟번째 게이트 라인이 스캔되면 캐소드의 R/B(게이트의 일곱번째 R과 게이트의 여덟번째 B)가 애노드에서 발광된다. 그리고, 도 21과 같이 열번째 게이트 라인이 스캔되면 캐소드의 R/B(게이트의 아홉번째 R과 게이트의 열번째 B)가 애노드에서 발광된다.Thereafter, as shown in FIG. 20, when the eighth gate line is scanned, the R / B of the cathode (the seventh R of the gate and the eighth B of the gate) is emitted from the anode. As shown in FIG. 21, when the tenth gate line is scanned, the R / B of the cathode (the ninth R of the gate and the tenth B of the gate) is emitted from the anode.

도 22는 본 발명의 실시예에 적용되는 애노드 스위칭 펄스와 게이트 스캔 펄스의 타이밍도이다.22 is a timing diagram of an anode switching pulse and a gate scan pulse applied to an embodiment of the present invention.

애노드 단자(A)가 턴온될 경우 T1시간에 게이트 G라인에 스캔되며 그 T1시간에 그린(G)의 비디오 정보가 전달된다. 또한, T2시간에 게이트 BR라인이 스캔되며 그 T2시간에 블루(B)와 레드(R)의 비디오 정보가 전달된다. 애노드 단자(B)가 턴온될 경우에 T3시간에 게이트 RB가 스캔되며 그 T3시간에 레드(R)와 블루(B)의 비디오 정보가 전달된다. 이와 같이 RGB 비디오 정보를 순차적으로 전달함에 따라 애노드에서 발광하는 화소간의 누화를 최소화하게 된다.When the anode terminal A is turned on, the gate G line is scanned at the time T1, and video information of the green G is transmitted at the time T1. In addition, the gate BR line is scanned at time T2, and video information of blue (B) and red (R) is transmitted at the time T2. When the anode terminal B is turned on, the gate RB is scanned at time T3, and video information of red (R) and blue (B) is transmitted at the time T3. As the RGB video information is sequentially transmitted, crosstalk between pixels emitting from the anode is minimized.

이상 설명한 바와 같은 본 발명에 의하면, 2라인방식을 사용하여 RGB를 구동하기 때문에 종래의 3라인 RGB구동방식에 비해 구동 회로의 사용이 쉽고 발광효율을 높일 수 있을 뿐만 아니라 화소간의 누화를 상당부분 해소시킬 수 있다.According to the present invention as described above, since the two-line system is used to drive RGB, it is easier to use the driving circuit than the conventional three-line RGB driving method, and the luminous efficiency can be improved, and crosstalk between pixels is substantially eliminated. You can.

그리고, 본 발명에 의하면 종래의 RGB 세라인을 사용할 때보다는 패드의 유효사용면적이 줄어 들어 라인 저항이 감소되고, 두 라인을 사용하여 픽셀을 구성하기 때문에 캐소드 라인수가 줄어 들어 캐소드 라인의 구동용 드라이버 수를 줄일 수 있다.In addition, according to the present invention, the effective area of the pad is reduced compared to the conventional RGB thin line, thereby reducing the line resistance, and the number of cathode lines is reduced because the two lines are used to configure the pixels, thereby driving the cathode line. The number can be reduced.

한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 이러한 수정 및 변형 등에 의한 기술사상은 다음의 특허청구범위에 속하는 기술사상으로 보아야 한다.Meanwhile, the present invention is not limited only to the above-described embodiments, but may be modified and modified within the scope not departing from the gist of the present invention, and the technical idea due to such modifications and variations is within the scope of the following claims. Should be seen.

Claims (3)

다수의 캐소드 라인과 상기 캐소드 라인에 직교하는 다수의 게이트 라인 및 그 다수의 게이트 라인과 일정거리를 두고 상부에 설치되는 다수의 애노드 라인을 구비한 패널을 갖춘 전계 방출 표시장치에 있어서,A field emission display device comprising: a panel having a plurality of cathode lines, a plurality of gate lines orthogonal to the cathode lines, and a plurality of anode lines disposed above the plurality of gate lines at a predetermined distance; 상기 캐소드 라인은 R 및 B라인이 수평으로 공통접속되고 G라인이 별도로 상기 R라인에 대해 소정치 쉬프트되어 위치한 전극 구조를 다수개 갖는 홀수번째의 캐소드 라인과 상기 홀수번째의 캐소드 라인 구조와 반대되는 전극 구조를 지닌 짝수번째의 캐소드 라인으로 구성되고,The cathode line is opposite to the odd-numbered cathode line and the odd-numbered cathode line structure having a plurality of electrode structures in which R and B lines are horizontally connected in common and G lines are separately shifted by a predetermined value with respect to the R line. Consists of even-numbered cathode lines with an electrode structure, 상기 게이트 라인에서 이웃하는 게이트 라인간의 R 및 B라인이 지그재그로 상호 접속됨과 함께 이웃하는 게이트 라인간의 G라인이 지그재그로 상호 접속되며,R and B lines between neighboring gate lines in the gate line are zigzag interconnected, and G lines between neighboring gate lines are zigzag interconnected. 상기 애노드 라인은 일정개수의 단자를 갖고 스위칭동작하는 것을 특징으로 하는 전계 방출 표시장치.And the anode line has a predetermined number of terminals for switching operation. 제 1 항에 있어서,The method of claim 1, 상기 G라인은 상기 R라인에 대해 1/2정도 쉬프트된 것을 특징으로 하는 전계 방출 표시장치.And the G line is shifted about 1/2 of the R line. 제 1 항에 있어서,The method of claim 1, 상기 애노드 라인은 두개의 단자를 갖고서 반복적으로 스위칭하는 것을 특징으로 하는 전계 방출 표시장치.And wherein the anode line has two terminals and repeatedly switches.
KR1019990047634A 1999-10-29 1999-10-29 Field emission display KR20010039307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990047634A KR20010039307A (en) 1999-10-29 1999-10-29 Field emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047634A KR20010039307A (en) 1999-10-29 1999-10-29 Field emission display

Publications (1)

Publication Number Publication Date
KR20010039307A true KR20010039307A (en) 2001-05-15

Family

ID=19617753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047634A KR20010039307A (en) 1999-10-29 1999-10-29 Field emission display

Country Status (1)

Country Link
KR (1) KR20010039307A (en)

Similar Documents

Publication Publication Date Title
US5160871A (en) Flat configuration image display apparatus and manufacturing method thereof
KR0129676B1 (en) Field emission cathode
CN106952940B (en) Organic light-emitting display panel and organic light-emitting display device
US5949394A (en) Image display device and drive device therefor
EP0435101A1 (en) Matrix liquid crystal display device using thin film transistors
JP4287104B2 (en) Organic EL display panel
JP3795447B2 (en) Organic EL device panel and manufacturing method thereof
KR100434276B1 (en) organic electroluminescence device
KR20010108244A (en) Organic electroluminescence display
US20050104822A1 (en) Self light emission display device
US5010411A (en) Video display system
US4935670A (en) Image display device
KR950020899A (en) Display device
JPH07114896A (en) Field emission type fluorescent character display device and its driving method
KR20010039307A (en) Field emission display
US5306984A (en) Plasma display device
JPH0713022Y2 (en) Fluorescent display
KR20010039305A (en) Field emission display
CN113012629A (en) Display panel and electronic device
KR20010039309A (en) Field emission display
JP2004206923A (en) Passive matrix type organic electroluminescent panel
KR20010054891A (en) Highly Bright Field Emission Display Device
US20230395027A1 (en) Display panel and driving method thereof, and display device
CN216647822U (en) LED display panel
CN219087718U (en) Display module and display panel

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid