KR20010037589A - Erasing Method of flash memory cell - Google Patents
Erasing Method of flash memory cell Download PDFInfo
- Publication number
- KR20010037589A KR20010037589A KR1019990045193A KR19990045193A KR20010037589A KR 20010037589 A KR20010037589 A KR 20010037589A KR 1019990045193 A KR1019990045193 A KR 1019990045193A KR 19990045193 A KR19990045193 A KR 19990045193A KR 20010037589 A KR20010037589 A KR 20010037589A
- Authority
- KR
- South Korea
- Prior art keywords
- threshold voltage
- cell
- target threshold
- erasing
- erase
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Abstract
Description
본 발명은 플래쉬 메모리 셀(flash memory cell)을 소거(erase)하는 방법에 관한 것으로서, 특히 소거작업에 소요되는 시간을 대폭 단축시키는 동시에, 소거작업 후 셀(flash memory cell)의 문턱전압(Threshod volage:Vth)을 목표 문턱전압 값에 정확히 맞추도록 하는 플래쉬 메모리 셀의 소거 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of erasing a flash memory cell, and in particular, significantly shortens the time required for the erase operation and at the same time, the threshold voltage of the flash memory cell after the erase operation. A method of erasing a flash memory cell to accurately match: V th ) to a target threshold voltage value.
일반적으로, 플래쉬 메모리 셀을 소거(erase)하는 방법은 짧은 소거펄스(erase pulse)를 사용해 셀(cell)을 소거(erase)한 후, 소거 확인과정(erase verify read)을 통해 소거(erase)과정 후의 셀 상태를 읽고, 만일 소거(erase)가 목표로 하는 값에 도달하지 못하였다면 다시 소거펄스(erase pulse)를 인가하고 확인(verify read)하여 소거과정의 성공 여부를 판단하는 상기 동작(erase/erase verify)을 계속해서 반복하는 방식을 채용하고 있다.In general, a method of erasing a flash memory cell is performed by erasing the cell using a short erase pulse and then erasing the erase memory through an erase verify read. After the cell state is read, and if the erase does not reach the target value, the erase pulse is applied again and verified to determine whether the erase process is successful. The method of repeating erase verify is adopted.
이와 같은 종래의 플래쉬 메모리 셀을 소거(erase)하는 방법을 첨부한 도1a 내지 도1d를 참조하여 설명하면 다음과 같다.A method of erasing such a conventional flash memory cell will now be described with reference to FIGS. 1A to 1D.
도1a와 도1b는 종래기술에서 사용되는 기술적 구성을 도시하고 있다. 먼저, 도1a는 소스단(source)에 인가되는 전압(VS)과 워드 라인(컨트롤 게이트)에 인가되는 전압(VWL)을 이용하여 셀(cell)의 소스영역으로 소거(erase)하는 경우의 예로서, VWL에 0V(GND)를 인가하고 VS에 높은 (+)전압을 인가하여 소거하거나 VS에는 상대적으로 낮은 (+)전압을 인가하고 대신 VWL에는 상대적으로 큰 (-)전압을 인가하여 플로팅 게이트에 충전(charge)된 전하를 소스영역으로 방출하므로써 소거동작을 수행한다. 이 때, SW(2)는 셀을 소거(erase)할 때와 확인(verify read)할 때 셀의 소스 전압을 동작에 맞게 공급하는 스위치이다.1A and 1B show a technical configuration used in the prior art. First, Figure 1a if the erase (erase) to the source region of the cell (cell) by using a voltage (V WL) applied to the voltage (V S) and a word line (control gate) is applied to the source end (source) as an example, applying a 0V (GND) to the V WL and applying a high positive voltage applied to the voltage to mute or V S is relatively low (+) to V S, and instead of the V WL is relatively large (-) The erase operation is performed by applying a voltage to release charges charged to the floating gate to the source region. At this time, SW 2 is a switch for supplying the source voltage of the cell in accordance with the operation when erasing and verifying the cell.
도1b는 셀을 구성하는 또하나의 단자인 이레이즈 게이트(erase gate)에 인가되는 전압 VE를 이용하여 이레이즈 게이트를 통해 셀을 소거하는 경우의 예로서, 보통 VWL에 0V(GND)를 인가하고 VE에 높은 (+)전압을 인가하여 셀을 소거한다.FIG. 1B is an example of erasing a cell through an erase gate using a voltage V E applied to an erase gate, which is another terminal constituting the cell, and typically 0 V (GND) at V WL . And erase the cell by applying high voltage to V E.
이상은 종래기술에 따른 플레쉬 메모리 셀(flash memory cell)을 소거하는 방법의 기본적인 동작을 나타낸 것으로, 실제적으로는 상술한 두 경우 모두, 높은 문턱전압(Vth)에 있는 셀을 목표로 하는 낮은 문턱전압으로 만드는 과정은 상술한 바와 같이 소거를 위한 임의의 전압(VER)을 펄스(이하 erase pulse라 칭함)형태로 짧게 인가하는 동작의 반복으로 이루어진다.The above shows the basic operation of a method of erasing a flash memory cell according to the prior art. In practice, in the above two cases, a low threshold for targeting a cell at a high threshold voltage V th is described. As described above, the process of making the voltage is performed by repeating an operation of briefly applying an arbitrary voltage V ER for erasing in the form of a pulse (hereinafter referred to as erase pulse).
도1c는 종래기술에서 셀을 소거하는 방법을 나타내는 소거 펄스(erase pulse) 그래프이다.1C is an erase pulse graph illustrating a method of erasing cells in the prior art.
여기서, VER은 도1a의 경우에는 VS에 해당하고 도1b의 경우에는 VE에 해당한다.Here, V ER corresponds to V S in FIG. 1A and V E in FIG. 1B.
먼저 셀에 소거를 위한 전압 VER에 해당하는 전압 펄스(erase pulse)를 인가하여 셀을 소거하고, 이 소거동작 후에는 바로 센스 엠프(4)를 이용하여 방금 소거한 셀의 문턱전압(Vth)이 목표로 하는 문턱전압인 VREF보다 낮은지 비교한다(확인동작). 만일 낮다면 전체 소거과정을 종료하지만, 그렇지 않다면 다시 erase pulse를 인가하여 셀을 조금 더 소거한 후 다시 센스 엠프(4)를 통한 확인·비교하는 확인동작을 반복한다. 이와 같은 소거동작과 확인동작을 셀의 문턱전압(Vth)이 목표로 하는 문턱전압값(VREF)에 도달할 때까지 계속 반복한다.First, the cell is erased by applying a voltage pulse (erase pulse) corresponding to the voltage V ER for erasing. After this erasing operation, the threshold voltage Vth of the cell just erased using the sense amplifier 4 immediately after the erase operation is performed. It is compared whether or not it is lower than the target threshold voltage V REF (check operation). If it is low, the entire erase process is terminated. If not, the erase pulse is applied again to erase the cell a little more, and then the check operation is repeated through the sense amplifier (4). The erase operation and the confirmation operation are repeated until the threshold voltage Vth of the cell reaches the target threshold voltage value V REF .
도1d는 상술한 소거동작과 확인동작을 반복하여 셀의 초기 문턱전압을 목표로 하는 값에 맞추는 과정을 나타내고 있는 그래프이다. 여기서, 우측 1점쇄선으로 나타낸 셀의 초기 문턱전압(Initial Vth)＜a＞을 좌측 실선으로 나타낸 목표 문턱전압(Target Vth)＜d＞으로 맞추는 즉, 이동시키는 과정이 전체 소거과정이며, 상기한 소거동작과 확인동작을 1회 반복할 때 마다 ＜a＞의 문턱전압은 ＜b＞의 문턱전압으로 또, ＜c＞의 문턱전압으로 이동하여 점점 목표 문턱전압＜d＞에 근접해지며 셀의 문턱전압(Vth)이 목표 문턱전압＜d＞보다 낮아지게 되면 전체 소거과정이 종료된다.FIG. 1D is a graph showing a process of adjusting the initial threshold voltage of a cell to a target value by repeating the above-described erase and confirm operations. Here, the process of adjusting the initial threshold voltage (Initial V th ) <a> of the cell indicated by the right dashed line to the target threshold voltage (Target V th ) <d> indicated by the solid left line is a whole erasing process. Each time the above erase operation and confirmation operation are repeated, the threshold voltage of <a> moves to the threshold voltage of <b> and the threshold voltage of <c>, and gradually approaches the target threshold voltage <d>. When the threshold voltage Vth becomes lower than the target threshold voltage <d>, the entire erase process is terminated.
이상과 같은 종래의 소거/확인 동작을 반복하는 방식은 플로팅 게이트에서 뽑아내는 전하의 양을 일정하게 양자화(quantize)하여 이 일정 양의 전하를 플로팅 게이트에서 뽑아내고(소거동작) 이로 인하여 셀의 문턱전압이 얼마나 감소했는지 검사(확인동작)하는 것으로, 소거 후의 셀의 최종 문턱전압을 목표 문턱전압과 가능한 한 가깝게 일치시키기 위해서는 한 번에 뽑아내는 전하의 양을 적게하여, 즉 erase pulse의 폭을 가능한 한 작게 하여야 한다. 하지만, 원하는 문턱전압 레벨에 도달하기 위한 플로팅 게이트 전하의 절대값은 동일하기 때문에 erase pulse 폭을 작게하여 한번에 뽑아내는 전하량을 매우 적게한 경우는, 물론 최종 문턱전압을 목표 전압 레벨과 매우 정밀하게 일치시킬 수는 있지만, erase pulse폭을 상대적으로 크게하여 한번에 뽑아내는 전하량을 많게한 경우에 비하여 더 많은 횟수의 소거동작과 이를 확인하는 확인동작을 수행해야하므로 목표 문턱전압 레벨에 도달하는 시간이 상대적으로 길어지는 단점이 있었다.The conventional method of repeating the erase / verify operation as described above quantizes the amount of charge drawn out from the floating gate to extract the predetermined amount of charge from the floating gate (erasing operation). By checking how much the voltage has decreased, in order to make the final threshold voltage of the cell after erasing as close as possible to the target threshold voltage, reduce the amount of charge drawn at once, i.e., the width of the erase pulse is possible. It should be as small as possible. However, since the absolute value of the floating gate charge to reach the desired threshold voltage level is the same, if the erase pulse width is made small so that the amount of charge drawn out at once is very small, of course, the final threshold voltage is very precisely matched with the target voltage level. Although the erase pulse width is relatively large, the number of erase operations and the confirmation operation must be performed more times than the amount of charge drawn out at one time. Therefore, the time to reach the target threshold voltage level is relatively longer. There was a drawback to lengthening.
또한, 이와 같은 단점을 극복하기 위해 erase pulse폭을 늘려 목표 전압으로 도달하는 시간을 줄이게 되면, 셀의 최종 문턱전압과 목표 문턱전압 사이의 오차가 커지는 문제점이 있었다.In addition, if the time to reach the target voltage is reduced by increasing the erase pulse width to overcome the disadvantage, there is a problem that the error between the final threshold voltage and the target threshold voltage of the cell increases.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 상대적으로 긴 erase pulse를 1회 인가하여 셀의 문턱전압(Vth)을 목표 문턱전압보다 낮게 소거한 후, 프로그램수단(PROGRAM MEANS)을 사용하여 프로그램동작(program:플로팅 게이트에 전기적 방법으로 전하를 충전시키는 동작)을 수행하여 목표 문턱전압 레벨 보다 낮은 상태의 셀 문턱전압(Vth)을 목표 문턱전압으로 맞추는 방식으로 전체 소거과정을 진행하므로써,Accordingly, the present invention has been made to solve the above problems, by applying a relatively long erase pulse once to erase the cell threshold voltage (V th ) lower than the target threshold voltage, and then programming means (PROGRAM MEANS). ) To perform the program operation (program: charges the floating gate in an electrical manner) to set the cell threshold voltage (V th ) below the target threshold voltage level to the target threshold voltage. By going through
전체 소거과정에 소요되는 시간을 대폭 단축하며, 동시에 소거과정 후의 최종 문턱전압을 목표 문턱전압에 보다 정확히 일치시킬 수 있는 플래쉬 메모리 셀의 소거방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a method of erasing a flash memory cell that can significantly shorten the time required for the entire erase process and at the same time more accurately match the final threshold voltage after the erase process to a target threshold voltage.
상기와 같은 목적을 이루고자 하는 본 발명은 우선, 플래쉬 메모리 셀과 이 셀을 소거하기 위한 소거수단(ERASE MEANS)과 셀을 프로그램(program:플로팅 게이트에 전기적 방법으로 전하를 충전시키는 동작)하기 위한 프로그램수단(PROGRAM MEANS)을 구비한 플래쉬 메모리 장치에 적용한 플래쉬 메모리 셀의 소거 방법으로써,The present invention aims to achieve the above object, first, a flash memory cell, an erasing means (ERASE MEANS) for erasing the cell, and a program (program: operation for charging electric charges in a floating gate). A method of erasing a flash memory cell applied to a flash memory device having a means (PROGRAM MEANS),
플래쉬 메모리 셀의 소스단에 연결되어 셀의 문턱전압을 낮추는 소거수단을 이용하여 셀의 문턱전압을 목표 문턱전압보다 충분히 낮게 만드는 이레이즈 단계와; 이 이레이즈 단계에서 목표 문턱전압보다 충분히 낮아진 상기 셀의 문턱전압을 플래쉬 메모리 셀의 드레인단에 연결되어 상기 셀의 문턱전압을 높이는 프로그램수단을 이용하여 목표 문턱전압에 근접하도록 맞추는 리커버리 단계와; 이 리커버리 단계에서 목표 문턱전압에 근접한 셀의 문턱전압을 프로그램수단을 이용하여 목표 문턱전압에 정밀하게 맞추는 프로그램 단계로 이루어진다.An erasing step of making the threshold voltage of the cell sufficiently lower than the target threshold voltage by using an erasing means connected to the source terminal of the flash memory cell to lower the threshold voltage of the cell; A recovery step of connecting the threshold voltage of the cell sufficiently lower than the target threshold voltage in this erasure step to a target threshold voltage by using a program means for increasing the threshold voltage of the cell by connecting the drain voltage of the flash memory cell; In this recovery step, a program step of precisely matching the threshold voltage of the cell close to the target threshold voltage to the target threshold voltage using the program means.
도 1a와 도 1b는 종래기술에 따른 플래쉬 메모리 장치의 회로도.1A and 1B are circuit diagrams of a flash memory device according to the prior art.
도 1c는 종래기술에서 사용되는 소거 펄스의 그래프.1C is a graph of an erase pulse used in the prior art.
도 1d는 종래기술에 의한 소거과정을 나타낸 셀 문턱전압 그래프.Figure 1d is a cell threshold voltage graph showing an erase process according to the prior art.
도 2a와 도 2b는 본 발명에 따른 플래쉬 메모리 장치의 회로도.2A and 2B are circuit diagrams of a flash memory device according to the present invention.
도 2c는 본 발명에 의한 소거과정을 나타낸 셀 문턱전압 그래프.Figure 2c is a cell threshold voltage graph showing an erase process according to the present invention.
도 2d는 본 발명의 동작을 단계별로 나타낸 플로우 차트.2d is a flow chart illustrating the operation of the present invention step by step.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
3. 프로그램수단 4. 스위치3. Programme 4. Switch
FMC : 플래쉬 메모리 셀FMC: Flash Memory Cell
이하 첨부된 도2a 내지 도2d를 참조하여 본 발명의 구성 및 동작을 설명한다.Hereinafter, the configuration and operation of the present invention will be described with reference to FIGS. 2A to 2D.
도2a는 VWL전압과 VS전압을 사용하여 셀의 소스영역으로 플로팅 게이트에 충전된 전하를 인출하여 소거하는 경우의 구성을 나타낸 것이며, 도2b는 셀을 구성하는 또하나의 단자인 이레이즈 게이트(erase gate)에 VE전압을 인가하여 소거하는 경우의 구성을 나타낸 것이다. 도2a와 도2b에 도시한 바와 같이 본 발명에 따른 소거방법을 적용하게될 플래쉬 메모리 장치의 기술적 구성은 종래기술과는 달리 프로그램수단(3)을 추가로 구비하고 있으며 erase pulse인가 후 셀의 상태를 확인하기 위해 사용하던 센스 엠프(1)는 사용하지 않는다.FIG. 2A illustrates a configuration in which the charge charged in the floating gate is drawn out and erased from the source region of the cell by using the V WL voltage and the V S voltage, and FIG. 2B is an erase, which is another terminal constituting the cell. The configuration in the case of erasing by applying the V E voltage to the gate (erase gate). As shown in FIGS. 2A and 2B, the technical configuration of the flash memory device to which the erase method according to the present invention is applied is additionally provided with a program means 3 unlike the prior art, and a state of a cell after application of an erase pulse. Do not use the sense amplifier (1) that was used to confirm.
도2c는 본 발명의 동작 개념을 나타내기 위한 그래프로서, ＜a＞,＜b＞,＜c＞,＜d＞는 본 발명의 동작에 따라 변화하는 셀의 문턱전압(Vth)을 순서대로 나타내고 있다.Fig. 2C is a graph for illustrating the operation concept of the present invention, wherein <a>, <b>, <c>, and <d> indicate the threshold voltages V th of the cells which change according to the operation of the present invention. It is shown.
초기 문턱전압(Initial Vth)인 ＜a＞상태의 셀을 목표 문턱전압(Target Vth)인 ＜d＞상태로 바꾸는 전체 과정이 소거과정이다. 본 발명의 동작 과정을 설명하면 다음과 같다.The entire process of changing the cell in the <a> state of the initial threshold voltage (Initial V th ) to the <d> state of the target threshold voltage (Target V th ) is an erase process. The operation process of the present invention is described as follows.
먼저, 충분히 긴 erase pulse를 사용하여 ＜a＞상태의 셀을 ＜b＞상태로 만든다. 즉, 목표 문턱전압(Target Vth)보다 훨씬 낮은 문턱전압을 갖도록 셀을 소거한다. 이 과정에서 확인동작(erase verify)은 불필요하지만 만일, 하나 이상의 셀을 동시에 소거할 경우 셀들 사이의 특성 차이로 인해 한 번에 소거하는 셀들이 모두 원하는 수준으로 소거되지 않을 경우, 1 또는 2회의 소거/확인동작을 반복할 수 있다. 이 경우 본 발명과 종래기술의 차이점은 종래기술의 경우 목표 문턱전압에 정확하게 맞추기 위해 소거/확인동작을 반복하는 것이고, 본 발명의 경우는 셀들이 목표 문턱전압보다 훨씬 낮은 수준으로 소거되었는지만을 검사하기 위한 것이다. 셀 특성이 어느 정도 예측된다면 종래기술에 비하여 폭이 상대적으로 긴 erase pulse를 한번 인가하므로써 ＜a＞상태에서 첫 번째 목적인 ＜b＞상태로 충분히 옮길 수 있다.First, a cell of <a> state is made into <b> state using a sufficiently long erase pulse. That is, the cell is erased to have a threshold voltage much lower than the target threshold voltage (Target V th ). Erase verify is unnecessary in this process, but if one or two cells are erased at the same time, if one or two cells are not erased to the desired level due to the difference in characteristics between the cells, one or two erases are required. / Confirmation can be repeated. In this case, the difference between the present invention and the prior art is that in the prior art, the erase / check operation is repeated to accurately match the target threshold voltage. In the present invention, only the cells are erased to a much lower level than the target threshold voltage. It is for. If the cell characteristics are predicted to some extent, it is possible to sufficiently move from the <a> state to the first purpose <b> state by applying an erase pulse having a relatively wider width than the prior art once.
일단, 셀의 문턱전압(Vth)이 목표 문턱전압보다 충분히 낮은 ＜b＞상태가 되면, 이번엔 프로그램수단(3)을 사용하여 셀을 약간 프로그램하여 셀의 상태를 ＜c＞상태로 만든다. 이 동작을 이하 리커버리동작(recovery)이라 칭한다. 이는 너무 과도하게 소거(erase)된 경우의 셀 문턱전압을 목표 문턱전압에 근접하도록 "회복"시키는 동작이기 때문이다. 이 리커버리동작은 셀이 너무 심하게 소거된 경우 프로그램전류가 과도하게 흐를 수 있으므로, 이를 보완하기 위한 것으로 만일 이 문제가 심각하지 않는 경우라면 생략해도 무방하다.Once the threshold voltage V th of the cell is in a <b> state which is sufficiently lower than the target threshold voltage, the cell is slightly programmed using the program means 3 this time to bring the cell state into the <c> state. This operation is hereinafter referred to as recovery operation. This is because the cell threshold voltage when excessively erased is "recovered" to approach the target threshold voltage. This recovery operation is intended to compensate for this, because the program current may flow excessively if the cell is erased too badly. If the problem is not serious, this recovery operation may be omitted.
리커버리동작 후에는 최종적으로 프로그램수단(3)을 사용하여 셀의 문턱전압을 프로그램동작하여 목표 문턱전압이 되도록 맞춘다.After the recovery operation, the threshold voltage of the cell is finally programmed by using the program means 3 to set the target threshold voltage.
상기한 본 발명의 방법으로 하나 이상의 셀을 동시에 소거할 경우, 도2c의 `소거동작후'에 해당하는 문턱전압(After erase)은 가장 덜 소거된 셀의 문턱전압이 목표 문턱전압보다 낮게 되는 수준으로 정하고, `리커버리 동작후'에 해당하는 문턱전압(After recovery)은 리커버리동작 수행 후 가장 많이 프로그램된 셀의 문턱전압이 목표 문턱전압보다 낮게 되는 수준으로 정한다.When one or more cells are simultaneously erased by the method of the present invention, the threshold voltage (after erase) corresponding to the 'after erase operation' of FIG. 2C is such that the threshold voltage of the least erased cell is lower than the target threshold voltage. After recovery, the threshold voltage of the most programmed cell after the recovery operation is set to a level lower than the target threshold voltage.
도2d는 본 발명의 동작순서를 도시한 플로우 차트로서, 목표 문턱전압이 0V(GND)근처일 경우를 가정한 것이다. 먼저 긴 erase pulse를 사용해 셀의 문턱전압(Vth)을 0V 아래로 충분히 낮추는 이레이즈 단계를 거친 후, 프로그램(program)과정을 수행하여 셀의 문턱전압을 0V근처로 복구하는 리커버리 단계를 거치고, 베이스 레벨(base level)의 프로그램(program)을 실시하는 프로그램 단계를 통해 셀의 문턱전압을 목표 문턱전압(0V) 수준으로 맞춘다.FIG. 2D is a flow chart showing an operation procedure of the present invention, assuming that the target threshold voltage is near 0V (GND). First, the erase phase is sufficiently reduced to lower the threshold voltage (V th ) of the cell below 0V using a long erase pulse.Then, a recovery process is performed to recover the threshold voltage of the cell to near 0V by performing a program. The threshold voltage of the cell is adjusted to the target threshold voltage (0V) level through a program step of executing a base level program.
상술한 바와 같은 본 발명의 방법에 따라 플래쉬 메모리 셀을 소거할 경우, 한번의 erase pulse를 사용하여 셀을 소거하므로 소거동작에 소요되는 시간을 최소로 줄일 수 있으며, 상기 소거동작 후에 셀의 문턱전압을 목표 문턱전압으로 맞추는 과정은 소거동작(erase) 보다 훨씬 더 정밀한 프로그램동작(program)을 사용하므로, 전체 소거과정에 소요되는 시간을 최소로 하면서, 동시에 셀의 최종 문턱전압을 목표 문턱전압으로 매우 정밀하게 맞출 수 있다.When the flash memory cell is erased according to the method of the present invention as described above, since the cell is erased by using one erase pulse, the time required for the erase operation can be minimized, and the threshold voltage of the cell after the erase operation is minimized. The process of matching to the target threshold voltage uses a much more precise program operation than the erase operation, thereby minimizing the time required for the entire erase process and simultaneously making the final threshold voltage of the cell the target threshold voltage. It can be precisely adjusted.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045193A KR100318325B1 (en) | 1999-10-19 | 1999-10-19 | Erasing Method of flash memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045193A KR100318325B1 (en) | 1999-10-19 | 1999-10-19 | Erasing Method of flash memory cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010037589A true KR20010037589A (en) | 2001-05-15 |
| KR100318325B1 KR100318325B1 (en) | 2001-12-22 |
Family
ID=19615837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990045193A KR100318325B1 (en) | 1999-10-19 | 1999-10-19 | Erasing Method of flash memory cell |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100318325B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492694B1 (en) * | 2002-12-30 | 2005-06-07 | 매그나칩 반도체 유한회사 | Flash memory device having a circuit for compensating a threshold voltage of a lock flash cell |
| KR100926950B1 (en) * | 2001-06-27 | 2009-11-17 | 쌘디스크 코포레이션 | Computation technique to reduce the coupling effect between two memory elements of non-volatile memory operated in multiple data states |
| US7684250B2 (en) | 2007-03-15 | 2010-03-23 | Samsung Electronics Co., Ltd. | Flash memory device with reduced coupling effect among cells and method of driving the same |
| US8045382B2 (en) | 2008-01-28 | 2011-10-25 | Samsung Electronics Co., Ltd. | Flash memory devices and erasing methods thereof |
-
1999
- 1999-10-19 KR KR1019990045193A patent/KR100318325B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100926950B1 (en) * | 2001-06-27 | 2009-11-17 | 쌘디스크 코포레이션 | Computation technique to reduce the coupling effect between two memory elements of non-volatile memory operated in multiple data states |
| KR100492694B1 (en) * | 2002-12-30 | 2005-06-07 | 매그나칩 반도체 유한회사 | Flash memory device having a circuit for compensating a threshold voltage of a lock flash cell |
| US7684250B2 (en) | 2007-03-15 | 2010-03-23 | Samsung Electronics Co., Ltd. | Flash memory device with reduced coupling effect among cells and method of driving the same |
| US8045382B2 (en) | 2008-01-28 | 2011-10-25 | Samsung Electronics Co., Ltd. | Flash memory devices and erasing methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100318325B1 (en) | 2001-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6301161B1 (en) | Programming flash memory analog storage using coarse-and-fine sequence | |
| US5563823A (en) | Fast FLASH EPROM programming and pre-programming circuit design | |
| US7200043B2 (en) | Nonvolatile memory using a two-step cell verification process | |
| US7227783B2 (en) | Memory structure and method of programming | |
| US5912845A (en) | Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage | |
| KR100308192B1 (en) | Flash memory devcie capable of preventing an over-erase of flash memory cells and an erasure method thereof | |
| US5357476A (en) | Apparatus and method for erasing a flash EEPROM | |
| US20150200014A1 (en) | Controlling Dummy Word Line Bias During Erase In Non-Volatile Memory | |
| US20030026132A1 (en) | Programming methods for multi-level flash eeproms | |
| US20080266970A1 (en) | Programming and/or erasing a memory device in response to its program and/or erase history | |
| US5576991A (en) | Multistepped threshold convergence for a flash memory array | |
| KR20100056860A (en) | Mehod for programming the non-volatile memory device | |
| KR20000029024A (en) | Method for erasing and programming memory devices | |
| US20020196691A1 (en) | System for trimming non-volatile memory cells | |
| KR20040044360A (en) | Movolatile memory and method of date erasing for nonvolatile memory | |
| JP2568792B2 (en) | Erase method for electrically erasable and programmable read-only memory | |
| KR100525910B1 (en) | Method of programming a flash memory cell and method of programing an NAND flash memory using the same | |
| US20040066685A1 (en) | Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof | |
| KR100318325B1 (en) | Erasing Method of flash memory cell | |
| US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
| JP3591849B2 (en) | Storage device and method of operating the storage device | |
| JPH09180480A (en) | Snap programming preadjustment procedure for nonvolatile memory device | |
| KR100655281B1 (en) | Flash memory devcie capable of preventing over-erase of flash memory cells and erasure method thereof | |
| US20050207230A1 (en) | Method for erasing/programming a non-volatile electrically erasable memory | |
| KR100496794B1 (en) | Semiconductor device with electrically erasable and programmable cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |