KR20010027916A - Method for testing chill programs using test scenario - Google Patents
Method for testing chill programs using test scenario Download PDFInfo
- Publication number
- KR20010027916A KR20010027916A KR1019990039897A KR19990039897A KR20010027916A KR 20010027916 A KR20010027916 A KR 20010027916A KR 1019990039897 A KR1019990039897 A KR 1019990039897A KR 19990039897 A KR19990039897 A KR 19990039897A KR 20010027916 A KR20010027916 A KR 20010027916A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- program
- chill
- execution
- scenario
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
본 발명은 범용 컴퓨터 시스템상에서 실행되는 다수의 병행 칠(CHILL) 프로그램을 효과적으로 시험하기 위한 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것으로, 특히 병행성 및 비결정성에 의해서 실행 시나리오 공간이 다양한 병행 칠(CHILL) 프로그램을 시험함에 있어서 기존에 시험한 시험 절차를 이용하여 시험 시나리오를 생성하고 이를 이용하여 자동으로 시험하는 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.The present invention relates to a method of testing a chill program for effectively testing a plurality of CHILL programs executed on a general-purpose computer system, and to a computer readable recording medium having recorded thereon a program for realizing the method. And the non-deterministic realization of the seven program test method and the above method in which a test scenario is generated using an existing test procedure and automatically tested using the existing test procedure in testing a parallel CHILL program having various execution scenario spaces. The present invention relates to a computer-readable recording medium having recorded thereon a program.
일반적으로 병렬 프로그램을 시험할 경우에는 프로그램의 비결정성 및 병행성 때문에 상용 디버거를 사용하여 반복 실행하면서 시험하는 방법이 통용되지 않는다.In general, when testing a parallel program, it is not commonly used to test iteratively using a commercial debugger because of the amorphousness and the parallelism of the program.
따라서, 종래에는 프로그램을 실행시키는 운영체제 또는 실행시간 라이브러리를 수정하여 병행 프로그램의 실행 순서를 기록하고, 이를 이용하여 재실행하는 방법을 사용하거나, 프로그램을 실행하지 않고 정적 분석을 하여 오류를 검출하는 방법을 사용하였다.Therefore, conventionally, a method of recording an execution sequence of a parallel program by modifying an operating system or a runtime library for executing a program, using the method of re-execution, or a method of detecting an error by performing static analysis without executing the program. Used.
전자의 경우에는 병행 프로그램을 시험하기 위하여 병행 프로그램을 실행시키면서 실행되는 프로그램에서 병행성 및 비결정성을 유발하는 사건의 종류 및 순서 등을 기록하고 이를 재실행의 수단으로 사용하였다. 이 방법에서는 프로그램의 실행을 기록하기 위하여 운영체제나 실행시간 지원 시스템을 확장하여야 하므로 비효율적인 문제점이 있었다.In the former case, in order to test the parallel program, the type and sequence of events causing concurrency and non-determination in the program executed while executing the parallel program were recorded and used as a means of re-execution. This method has an inefficient problem because the operating system or runtime support system must be extended to record the execution of the program.
후자의 경우에는 프로그램을 컴파일 시간에 분석하여 프로그램 연관성 그래프를 구축하고 이를 이용하여 프로그램에 데드록이 존재하는지, 병행성에 의하여 데이터 경쟁 또는 접근 순서 경쟁이 발생하는지를 검사하였다. 이 방법에서는 병행 프로그램에서 발생하는 오류중 일부만을 수정할 수 있을뿐 실행 시간에 발생하는 전반적인 오류를 검출할 수 없는 문제점이 있었다.In the latter case, the program was analyzed at compile time to construct a program association graph, and then used to check whether the deadlock exists in the program and whether data contention or access order contention occurs due to concurrency. In this method, only a part of errors occurring in the parallel program can be corrected, but there is a problem in that the overall error occurring at execution time cannot be detected.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 컴퓨터 시스템상에서 시험 효율성을 증가시키기 위하여 시험 시나리오를 이용하여 병행 칠CHILL) 프로그램을 시험하는 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.In order to solve the above problems, the present invention provides a computer program recording method for testing a parallel chiller program using a test scenario in order to increase test efficiency on a computer system, and a computer for recording the program for realizing the method. The purpose is to provide a readable recording medium.
또한, 본 발명은, 병행 칠(CHILL) 디버거를 이용하여 온라인상에서 시험한 절차를 이력 파일로 생성하고 반복하여 시험한 결과로 생성된 시험 절차를 시험 시나리오로 변환한 후에, 이를 이용하여 병행 칠 프로그램을 자동으로 반복 시험하는 칠 프로그램 시험 방법과 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.In addition, the present invention, by using the CHILL debugger to convert the test procedure generated as a test file generated by the test results generated online and the results of repeated tests into a test scenario, using the parallel paint program It is an object of the present invention to provide a seven-program test method for automatically repeating a test and a computer-readable recording medium recording a program for realizing the method.
도 1 은 본 발명이 적용되는 하드웨어의 구성예시도.1 is an exemplary configuration diagram of hardware to which the present invention is applied.
도 2 는 본 발명에 따른 시나리오를 이용한 병행 칠(CHILL) 프로그램 시험 방법에 대한 일실시예 흐름도.Figure 2 is an embodiment flow diagram for a parallel chill (CHILL) program test method using a scenario according to the present invention.
도 3 은 본 발명에 따른 시나리오를 이용한 병행 칠 프로그램 시험 방법에 대한 일실시예 상세 흐름도.Figure 3 is an embodiment detailed flow chart for a parallel fill program test method using a scenario according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
101 : 중앙 처리 장치 102 : 메인 메모리101: central processing unit 102: main memory
103 : 보조 기억 장치 104 : 입출력 장치103: auxiliary memory 104: input and output device
105 : 시스템 버스105: system bus
상기 목적을 달성하기 위한 본 발명의 방법은, 병행 칠 프로그램을 시험하기 위한 칠 프로그램 시험 장치에 적용되는 칠 프로그램 시험 방법에 있어서, 각 병행 칠(CHILL) 프로그램을 실행시키면서 시험 절차를 실행 시나리오 파일에 기록하여 다수의 실행 시나리오를 생성하는 제 1 단계; 상기 생성된 다수의 실행 시나리오를 인식하여 상기 기록된 시험 절차대로 재현할 수 있도록 다수의 시험 시나리오로 변환하는 제 2 단계; 및 상기 변환된 각 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키면서 프로그램의 오류를 검사하는 제 3 단계를 포함하여 이루어진 것을 특징으로 한다.In the method of the present invention for achieving the above object, in the chill program test method applied to the chill program test apparatus for testing the parallel chill program, the test procedure is executed in the execution scenario file while executing each CHILL program. A first step of recording to generate a plurality of execution scenarios; A second step of recognizing the generated plurality of execution scenarios and converting the generated plurality of test scenarios into a plurality of test scenarios so as to reproduce the recorded test procedure; And a third step of checking an error of the program while re-executing the CHILL program using each of the converted test scenarios.
또한, 본 발명의 다른 방법은, 병행 칠 프로그램을 시험하기 위한 칠 프로그램 시험 장치에 적용되는 칠 프로그램 시험 방법에 있어서, 시험 시나리오 리스트와 반복 시험횟수를 입력받는 제 1 단계; 상기 시험 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고, 실행 칠(CHILL) 파일의 시작점에 중단점을 설정한 후에 실행 칠(CHILL) 파일을 실행시키는 제 2 단계; 상기 모든 칠(CHILL) 프로세스 제어 명령어를 하나씩 수행시키면서 상기 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고, 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시키는 제 3 단계; 및 상기 모든 시험 시나리오에 대하여 상기 제 2 단계부터 반복 수행한 후에 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, another method of the present invention is a seven program test method applied to a seven program test apparatus for testing a parallel seven program, comprising: a first step of receiving a list of test scenarios and the number of repetitive tests; Read one of the above test scenarios to construct a list of CHILL process control commands to control the execution of the parallel CHILL program under test, set a breakpoint at the beginning of the CHILL file, and then run the CHILL. A second step of executing the file; If all the CHILL process control commands are executed one by one and the result of executing the command matches the preceding condition, the pass item is increased by one in the test scenario result table. fail) a third step of increasing the item; And a fourth step of outputting an execution result using each execution scenario result table after repeatedly performing the second step with respect to all the test scenarios.
한편, 본 발명은, 컴퓨터에, 각 병행 칠(CHILL) 프로그램을 실행시키면서 시험 절차를 실행 시나리오 파일에 기록하여 다수의 실행 시나리오를 생성하는 제 1 기능; 상기 생성된 다수의 실행 시나리오를 인식하여 상기 기록된 시험 절차대로 재현할 수 있도록 다수의 시험 시나리오로 변환하는 제 2 기능; 및 상기 변환된 각 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 재실행시키면서 프로그램의 오류를 검사하는 제 3 기능을 실현시키기 위한 프로그램을 기록한, 컴퓨터로 읽을 수 있는 기록매체를 제공한다.On the other hand, the present invention provides a computer program comprising: a first function of generating a plurality of execution scenarios by recording a test procedure in an execution scenario file while executing each parallel CHILL program; A second function of recognizing the generated plurality of execution scenarios and converting the generated plurality of test scenarios into a plurality of test scenarios for reproducing according to the recorded test procedure; And a computer-readable recording medium having recorded thereon a program for realizing a third function of checking an error of a program while re-executing a parallel CHILL program using each of the converted test scenarios.
또한, 본 발명은, 컴퓨터에, 시험 시나리오 리스트와 반복 시험횟수를 입력받는 제 1 기능; 상기 시험 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고, 실행 칠(CHILL) 파일의 시작점에 중단점을 설정한 후에 실행 칠(CHILL) 파일을 실행시키는 제 2 기능; 상기 모든 칠(CHILL) 프로세스 제어 명령어를 하나씩 수행시키면서 상기 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고, 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시키는 제 3 기능; 및 상기 모든 시험 시나리오에 대하여 상기 제 2 기능부터 반복 수행한 후에 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력하는 제 4 기능을 실현시키기 위한 프로그램을 기록한, 컴퓨터로 읽을 수 있는 기록매체를 제공한다.The present invention also provides a computer with a first function of receiving a test scenario list and a repetition test frequency; Read one of the above test scenarios to construct a list of CHILL process control commands to control the execution of the parallel CHILL program under test, set a breakpoint at the beginning of the CHILL file, and then run the CHILL. A second function to execute the file; If all the CHILL process control commands are executed one by one and the result of executing the command matches the preceding condition, the pass item is increased by one in the test scenario result table. fail) a third function of incrementing one item; And a computer readable recording medium having recorded thereon a program for realizing a fourth function of outputting execution results using each execution scenario result table after repeatedly performing the second function with respect to all the test scenarios. .
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.The above objects, features and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 본 발명이 적용되는 하드웨어의 구성예시도로서, 중앙 처리 장치(101)와 메인 메모리(102)와 보조 기억 장치(103)와 입출력 장치(104)가 시스템 버스(105)로 서로 연결 구성된 일반 범용 컴퓨터에 범용 운영체제를 띄운 시스템이다.1 is an exemplary configuration diagram of a hardware to which the present invention is applied, in which a central processing unit 101, a main memory 102, an auxiliary memory device 103, and an input / output device 104 are connected to each other by a system bus 105. It is a system with a general operating system on a general purpose computer.
병행 칠(CHILL) 실행 블록들은 컴퓨터 시스템의 메인 메모리(102)에 탑재되어 중앙 처리 장치(101)에서 실행되고, 입출력 장치(104)를 통하여 출력 및 오류 메세지가 입출력되며, 각 장치간에 주고 받는 메세지는 시스템 버스(105)를 통하여 이루어진다. 범용 운영체제(UNIX)는 프로그램들과 장치들을 제어한다.The parallel CHILL execution blocks are mounted in the main memory 102 of the computer system, executed in the central processing unit 101, output and error messages are inputted and outputted through the input / output device 104, and messages exchanged between the devices. Is done via the system bus 105. The universal operating system (UNIX) controls programs and devices.
그리고, 보조 기억 장치(103)에는 사용자 실행 블록과 공유 라이브러리 블록에서 출력하는 결과가 저장되며, 메인 메모리(102)에 탑재되지 않은 파일과 도구들이 저장된다.The auxiliary memory 103 stores the output from the user execution block and the shared library block, and stores files and tools not mounted in the main memory 102.
다음으로, 본 발명의 특징을 살펴보면, 본 발명은 범용 운영체제를 사용하고 이더넷으로 연결된 컴퓨터 시스템상에서 실행되는 병행 칠(CHILL) 실행 파일을 온라인으로 시험할 때 실행 시나리오를 기록하고, 기록된 실행 시나리오를 시험 시나리오로 변환한 후에, 수집된 시험 시나리오들을 이용하여 병행 칠(CHILL) 프로그램을 반복 시험하여 그 결과를 출력한다. 이러한 방법을 도 2 를 참조하여 상세히 살펴보면 다음과 같다.Next, looking at the features of the present invention, the present invention records the execution scenarios when testing online the parallel CHILL executable file running on a computer system using a general-purpose operating system and connected via Ethernet, and records the recorded execution scenarios. After converting to a test scenario, the parallel CHILL program is repeatedly tested using the collected test scenarios and the result is output. This method is described in detail with reference to FIG. 2 as follows.
도 2 는 본 발명에 따른 시나리오를 이용한 병행 칠(CHILL) 프로그램 시험 방법에 대한 일실시예 흐름도이다.2 is a flow chart of an embodiment of a parallel chill (CHILL) program test method using a scenario according to the present invention.
먼저, 사용자는 병행 칠(CHILL) 프로그램 디버거를 구동하고(201) 이를 이용하여 병행 칠(CHILL) 프로그램을 실행시키며 디버깅을 수행한다(202). 이때, 사용자가 디버거를 이용하여 수행한 일련의 디버깅 절차는 하나의 실행 시나리오 파일에 기록된다(203). 상기 과정(201,202,203)에서 병행 칠(CHILL) 프로그램에 대한 하나의 실행 시나리오가 생성이 된다. 상기 과정을 반복 수행하면 반복한 횟수만큼의 실행 시나리오가 생성된다.First, a user drives a parallel chiller program debugger (201), executes a parallel chiller program using the same, and performs debugging (202). At this time, a series of debugging procedures performed by the user using the debugger is recorded in one execution scenario file (203). In the process 201, 202, 203, one execution scenario for the parallel CHILL program is generated. Repeating the above process generates an execution scenario as many times as the repeated number.
상기 방식으로 생성된 실행 시나리오를 병행 칠(CHILL) 디버거가 인식하여 기록된 디버깅 절차대로 재현할 수 있도록 시험 시나리오로 변환한다(204).The execution scenario generated in this manner is converted into a test scenario so that the parallel CHILL debugger recognizes and reproduces the recorded debugging procedure (204).
이렇게 작성된 모든 병행 칠(CHILL) 프로그램 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 실행시키고, 각 시험 시나리오에서 시험한 결과가 기록된 시험 결과를 취합하여 총 시험 시나리오에 대한 시험 결과를 출력한다(206).All parallel CHILL program test scenarios are executed to execute the CHILL program, and the test results for the test results recorded in each test scenario are collected and the test results for the total test scenario are output. 206).
이러한 방법은 병행성 및 비결정성에 의해서 실행 시나리오 공간이 다양한 병행 칠(CHILL) 프로그램을 시험 시나리오를 이용하여 자동으로 시험하는 방법을 제공한다. 그리고, 이러한 방법은 기존에 수집된 시험 시나리오를 이용하여 이전에 수행하였던 모든 시험 절차를 자동으로 시험할 수 있기 때문에 규모가 큰 병행 칠(CHILL) 프로그램을 효율적으로 시험할 수 있다.This method provides a method for automatically testing a CHILL program using test scenarios in which execution scenario space varies due to concurrency and indetermination. In addition, these methods can automatically test all previously performed test procedures using previously collected test scenarios, enabling efficient testing of large CHILL programs.
도 3 은 본 발명에 따른 시나리오를 이용한 병행 칠 프로그램 시험 방법에 대한 일실시예 상세 흐름도로서, 수집된 시험 시나리오를 이용하여 병행 칠(CHILL) 프로그램을 자동 시험하는 방법을 보여주고 있다.FIG. 3 is a detailed flowchart illustrating an exemplary parallel fill program test method using a scenario according to the present invention, and illustrates a method of automatically testing a parallel chill program using a collected test scenario.
먼저, 사용자가 병행 칠(CHILL) 디버깅 시스템을 구동시키면, 디버깅 시스템은 시험 시나리오 리스트와 반복 시험횟수를 입력받는다(310,321). 구동된 디버깅 시스템은 시나리오를 하나 읽어서 시험 대상인 병행 칠(CHILL) 프로그램의 실행을 제어할 칠(CHILL) 프로세스 제어 명령어 리스트를 구성하고(323), 실행 칠(CHILL) 파일의 시작점에 중단점을 설정한 후에, 실행 칠(CHILL) 파일을 실행시킨다(324). 실행을 시작한 칠(CHILL) 실행 파일은 프로그램 시작점에서 정지하게 된다. 이때부터 디버깅 시스템은 작성된 칠(CHILL) 프로세스 제어 명령어(323)를 하나씩 수행시킨다(326). 명령어를 실행한 결과가 선행 조건과 일치하면 시험 시나리오 결과 테이블에서 통과(pass) 항목을 하나 증가시키고(329), 일치하지 않으면 시험 시나리오 결과 테이블에서 실패(fail) 항목을 하나 증가시킨다(328). 명령어에는 문장을 수행하라는 명령어와 수행 결과를 선행 조건과 비교하는 명령어가 있다. 이러한 두가지 명령어를 이용하여 현재 수행한 명령어의 결과가 원하는 결과값과 일치하는지를 비교할 수 있다. 시험 명령어 실행을 시험 명령어 리스트가 널(NULL)이 될때까지 반복 수행한다(325 내지 329). 하나의 시험 시나리오에 대한 시험이 종료되면(325) 다음 시험 시나리오를 읽어서 상기 각 과정(323 내지 329)을 반복 수행한다. 이러한 반복 시험 과정을 모든 시험 시나리오에 대하여 수행한 후에(322) 각 실행 시나리오 결과 테이블을 이용하여 실행 결과를 출력한다(330).First, when the user runs the parallel CHILL debugging system, the debugging system receives a list of test scenarios and the number of repeated tests (310 and 321). The running debugging system reads one scenario to construct a list of CHILL process control commands to control the execution of the parallel CHILL program under test (323), and sets a breakpoint at the beginning of the CHILL file. After that, the executable CHILL file is executed (324). The CHILL executable file that started execution stops at the program start point. At this time, the debugging system executes the written CHILL process control command 323 one by one (326). If the result of executing the command matches the preceding condition, the pass item is increased by one in the test scenario result table (329), and if it does not match, the fail item is increased by one in the test scenario result table (328). Commands include a command to execute a statement and a command to compare an execution result with a precondition. These two commands can be used to compare the results of the current command with the desired result. Test command execution is repeated until the test command list is null (325 to 329). When the test for one test scenario is finished (325), the following test scenarios are read and the processes 323 to 329 are repeated. After the repeated test process is performed for all test scenarios (322), the execution result is output using the execution scenario result table for each operation (330).
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기와 같은 본 발명은, 병행성 및 비결정성을 가지는 병행 칠(CHILL) 프로그램의 다양한 실행 공간을 시험 시나리오를 이용하여 시험할 수 있다.As described above, the present invention can test various execution spaces of a parallel chill (CHILL) program using a test scenario.
또한, 본 발명은 수집된 실행 시나리오를 시험 시나리오로 자동 변환하고, 이를 이용하여 시험하기 때문에 수집된 시험 시나리오가 풍부하면 풍부할수록 시험 대상 프로그램을 완벽하게 시험할 수 있다.In addition, the present invention automatically converts the collected execution scenarios into test scenarios and tests using them, so that the richer the collected test scenarios, the more fully the test subject program can be tested.
또한, 본 발명은 기존에 수집된 시험 시나리오를 이용하여 이전에 수행하였던 모든 시험 절차를 자동으로 시험할 수 있기 때문에 규모가 큰 병행 칠(CHILL) 프로그램을 효율적으로 시험할 수 있어 프로그램 개발 비용을 줄일 수 있다.In addition, the present invention can automatically test all the test procedures that were previously performed using the previously collected test scenarios, and thus can efficiently test a large CHILL program, thereby reducing the cost of program development. Can be.
또한, 본 발명은 시나리오를 이용하여 시험할 경우에 병행 프로그램의 다양한 실행 시나리오를 시험할 수 있기 때문에 프로그램의 완성도를 예측할 수 있다.In addition, the present invention can test the various execution scenarios of the parallel program when the test using the scenario can predict the completeness of the program.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990039897A KR100340049B1 (en) | 1999-09-16 | 1999-09-16 | Method for testing chill programs using test scenario |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990039897A KR100340049B1 (en) | 1999-09-16 | 1999-09-16 | Method for testing chill programs using test scenario |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010027916A true KR20010027916A (en) | 2001-04-06 |
KR100340049B1 KR100340049B1 (en) | 2002-06-12 |
Family
ID=19611891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990039897A KR100340049B1 (en) | 1999-09-16 | 1999-09-16 | Method for testing chill programs using test scenario |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100340049B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101014684B1 (en) * | 2007-09-14 | 2011-02-16 | 주식회사 신한은행 | System and Method for Analysing Program Test Result using Test Result Log and Program Recording Medium |
KR101158637B1 (en) * | 2010-10-29 | 2012-06-26 | 한국과학기술원 | Experimental frame for efficient simulation data collection, and simulation method and system using it |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61180342A (en) * | 1985-02-06 | 1986-08-13 | Omron Tateisi Electronics Co | Step execution system for high level language |
JPS61202241A (en) * | 1985-03-06 | 1986-09-08 | Fujitsu Ltd | Debug system for high-level language program |
JPH02115951A (en) * | 1988-10-26 | 1990-04-27 | Nec Corp | Maintenance and debug system for high level language program |
-
1999
- 1999-09-16 KR KR1019990039897A patent/KR100340049B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101014684B1 (en) * | 2007-09-14 | 2011-02-16 | 주식회사 신한은행 | System and Method for Analysing Program Test Result using Test Result Log and Program Recording Medium |
KR101158637B1 (en) * | 2010-10-29 | 2012-06-26 | 한국과학기술원 | Experimental frame for efficient simulation data collection, and simulation method and system using it |
Also Published As
Publication number | Publication date |
---|---|
KR100340049B1 (en) | 2002-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100401265C (en) | Keyword-driven automatic testing system and method | |
US20070006037A1 (en) | Automated test case result analyzer | |
US20150269060A1 (en) | Development tools for logging and analyzing software bugs | |
US20060271345A1 (en) | Debugging a circuit using a circuit simulation verifier | |
US20030046609A1 (en) | Method, system, and computer program product for automated test generation for non-deterministic software using state transition rules | |
CN111950212A (en) | Efficient multi-mode verification platform and method | |
CN115684896B (en) | Chip testability design test method, test platform, and generation method and device thereof | |
JPH07230484A (en) | Limited-state machine-transition analyzer | |
JPH01180645A (en) | Automatic verification system for maintenance diagnosing mechanism | |
CN115656791B (en) | Test method and test platform for chip testability design | |
US20040015863A1 (en) | Automatically generated symbol-based debug script executable by a debug program for software debugging | |
JP2017117442A (en) | Method and device for data flow analysis in processor trace log using compiler-type information | |
CN111813672B (en) | Non-invasive coverage rate statistical method for various processor architectures | |
CN117787155B (en) | Chip testability code dynamic simulation test system and test method | |
US8381185B2 (en) | Apparatus, system, and method for dynamic module flow analysis | |
KR100340049B1 (en) | Method for testing chill programs using test scenario | |
US10579761B1 (en) | Method and system for reconstructing a graph presentation of a previously executed verification test | |
US6546526B2 (en) | Active trace debugging for hardware description languages | |
Ulewicz et al. | System regression test prioritization in factory automation: Relating functional system tests to the tested code using field data | |
CN114756463A (en) | Test environment development method, system, equipment and medium | |
CN110597705B (en) | Program debugging method and device capable of repeatedly acquiring test data | |
CN117093353B (en) | Interrupt control method and device, electronic equipment and readable storage medium | |
CN113076247B (en) | Method and system for managing and running test script | |
US20170220450A1 (en) | Analytic method and analyzing apparatus | |
CN112395190A (en) | Non-invasive coverage rate statistical method for various processor architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080428 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |